專利名稱：半導體器件、圖案生成方法、制造方法及圖案生成裝置的制作方法
技術領域：
本發(fā)明涉及半導體集成電路器件、產(chǎn)生半導體集成電路器件的圖案的方法、制造半導體集成電路器件的方法以及半導體集成電路器件的圖案產(chǎn)生裝置。更具體地，本發(fā)明涉及包括旁路電容器和電感器，以針對噪聲保護半導體集成電路器件的半導體集成電路器件，以及產(chǎn)生該半導體集成電路器件的圖案的方法。
背景技術：
LSI已經(jīng)廣泛的用在通信設備中，例如，移動電話、普通家用電器或玩具、汽車以及計算機。然而，在這些裝置中出現(xiàn)的電磁干擾(EMI)引起接收設備，例如，電視和收音機，產(chǎn)生無線電干擾，或引起另一個系統(tǒng)產(chǎn)生故障。為了克服這些問題，對整個裝置采取了各種措施，例如，濾波或屏蔽。然而，根據(jù)該方法，存在元件數(shù)量增加導致成本增加的問題?；蛘?，已經(jīng)強烈地要求在LSI封裝中的噪聲抑制。
在這種情況下，在每個裝置中，LSI作為關鍵器件并且在適當?shù)奈恢锰峁?。為了確保有競爭力的商品，要求具有大尺寸和高速度的LSI。在產(chǎn)品生命周期變短的情況下，為了滿足這些要求，必須使LSI的設計自動化。作為引入設計自動化技術的先決條件，必須采用同步設計。然而，當所有的電路與基準時鐘同步操作，并且LSI具有大尺寸和高速度時，瞬時電流急劇增加，從而電磁干擾增大。
如此，由于LSI的尺寸極小，并且工作頻率較高，所以除去噪聲成為重要的問題。
通常，在基于單元的設計方法中，電容器單元布置在容易受電源電壓的變化影響的單元的外圍，并且位于電容器的兩個電極的接線端被固定到電源線路和接地線路上，從而形成旁路電容器。因此，能夠抑制電源電壓的變化并且抑制噪聲通過電源傳輸。
然而，作為應對閂鎖效應的措施(measure for latch-up)，當在襯底單元附近還提供電容器單元時，芯片面積增大。
因此，一位申請人提出了一種方法，該方法通過防止芯片面積增加、在圖案布置之后檢測未用區(qū)域、在未用區(qū)域的電源線路下面設置襯底接觸、并且在電源線路與接地線路之間安排具有旁路單元的電容器，能夠抑制半導體集成電路器件的面積增加，以抑制噪聲傳輸，并且抑制由于從外部透入的噪聲引起的故障(參見日本專利申請No.2002-229216)。
根據(jù)該方法，能夠抑制由于噪聲引起的故障而不會增加半導體集成電路的面積。
另一方面，當CMOS邏輯電路切換時，電源電流流動。當電源電流經(jīng)過封裝的焊絲的電感器時，產(chǎn)生電源噪聲。往往在數(shù)字電路中產(chǎn)生電源噪聲，并且通過電磁干擾(EMI)在其它裝置上產(chǎn)生壞影響。另外，在混合模擬/數(shù)字(A/D)電路的LSI中，在數(shù)字電路產(chǎn)生的噪聲通過襯底傳輸?shù)侥M電路，對模擬電路的性能具有有害的影響。
因此，即使在布置圖案之后將具有必需容量的旁路電容器布置在未用區(qū)域中，布置旁路電容器的位置也在電路模塊與另一個電路模塊之間，從而旁路電容器遠離電路模塊中的噪聲源。因此，存在降噪作用不足的問題。
此外，因為相關技術的旁路電容器占據(jù)襯底的表面，當靠近電路模塊布置旁路電容器時，電路模塊占據(jù)的面積增大。
此外，即使在具有多層線路結構的半導體襯底的表面上提供旁路電容器，因為存在許多在上層上提供電源線路的情況，所以垂直方向的距離較大，并且由于在垂直方向上線路的距離引起的寄生電阻的增加成為問題。

發(fā)明內(nèi)容
設計本發(fā)明是為了解決上述問題，并且本發(fā)明的目的是提供能夠有效地吸收電源噪聲并且能夠進行穩(wěn)定的電路操作的半導體集成電路器件。具體地，本發(fā)明的目的是提供能夠在噪聲產(chǎn)生源附近吸收噪聲的半導體集成電路器件。
此外，本發(fā)明的另一個目的是提供能夠可靠地降低電源噪聲并且能夠容易地自動產(chǎn)生圖案的半導體集成電路器件。
此外，本發(fā)明的再一個目的是提供能夠可靠地降低電源噪聲并且能夠形成具有大容量的電容器而不會增加占用面積的半導體集成電路器件。
為了實現(xiàn)上述目的，在本發(fā)明的半導體集成電路器件中，旁路電容器不是在布局設計之后布置在未用區(qū)域上，而是在必需的電路模塊的上層部分上形成。從而，能夠通過減少芯片面積和旁路電容器的最佳布置實現(xiàn)降噪作用。
即，根據(jù)本發(fā)明的第一方面，提供具有至少一個電路模塊的半導體集成電路器件，包括具有第一線路層和在第一線路層上形成的第二線路層的旁路電容器，之間插置有電容器絕緣膜，其中第一和第二線路層分別連接到連接到電路模塊并具有不同電位的兩個電源線。
根據(jù)這一方面，因為靠近線路層形成旁路電容器，從而使其連接到將形成電容器的電路模塊，所以能夠降低寄生電阻。
在相關技術的MOS型旁路電容器中，旁路電容器必須形成在襯底的表面上。另外，因為應該在電路模塊的外圍提供旁路電容器，而不是在電路模塊的中心部分上形成旁路電容器，所以實際的占用面積增加。
并且，在MOS型旁路電容器中，因為在襯底的表面上形成旁路電容器，所以當連接到上層部分的電源線路時，在垂直方向的線路長度增加。相反，在多層結構中，在垂直方向上線路的距離減小。并且，因為垂直方向?qū)嶋H上接近水平方向，所以降低了寄生電阻。
此外，在本發(fā)明的半導體集成電路中，旁路電容器布置在電路模塊上。
根據(jù)該方面，因為旁路電容器布置在將形成電容器的電路模塊上，所以能夠顯著地減小在垂直方向上線路的距離并減小寄生電容。并且，在作為噪聲源的電路模塊的線路圖案上形成電容器絕緣膜，而不會在未用區(qū)域下面形成旁路電容器，并如此形成電容器。因此，能夠用簡單的結構形成電容器，而不會增加芯片面積。此外，因為能夠在靠近噪聲源的位置提供電容器，所以能夠可靠地減小噪聲。
此外，本發(fā)明的半導體集成電路器件中，旁路電容器的第一和第二線路層的一個通過襯底接觸連接到固定襯底電位的接地線路，另一個連接到電源線路。
根據(jù)該方面，通過將旁路電容器通過襯底接觸連接到鄰近的接地線路和鄰近的電源線路，能夠形成旁路電容器并且用簡單的結構形成具有高可靠性的圖案。
此外，在本發(fā)明的半導體集成電路器件中，在半導體集成電路的其他區(qū)域中，用插在構成一個線路層的第一和第二導體層之間的電容器絕緣膜形成旁路電容器。
根據(jù)該方面，線路層形成兩層結構，并且在將形成電容元件的區(qū)域中提供介質(zhì)層。結果，能夠容易地額外提供電容器。即，彼此相對的第一和第二導體層的整個區(qū)域作為電容器，因此，能夠有效地使用面積。另外，因為襯底側電位(substrate side potential)也能夠通過擴散區(qū)提取，所以可以減小用于電位提取的電阻的尺寸，并因此它能夠在大面積上整體地形成。并且，因為可以用與線路層相同的工藝形成第一和第二導體層，所以容易進行第一和第二導體層的制造。同時，第一和第二導體層可以由不同的材料形成。另外，第一和第二導體層可以由相同的材料形成，并且在制造工藝期間插入成為電容器絕緣膜的介質(zhì)層。
在本發(fā)明的半導體集成電路器件中，電源線的一個是接地線路，另一個是電源線路。
根據(jù)該方面，能夠在電源線路與接地線路之間可靠地形成電容器。
在本發(fā)明的半導體集成電路器件中，第一線路通過在襯底表面上形成的擴散區(qū)連接到接地線路或電源線路。
根據(jù)該方面，因為在電源線路與接地線路之間形成旁路電容器，所以能夠形成旁路電容器而不增加占用面積，其中僅僅通過另外形成接觸將接地線路的電位固定在襯底電位。
在本發(fā)明的半導體集成電路器件中，旁路電容器由多個單元組成，并且多個單元以矩陣或陣列的方式布置在電路模塊上。
根據(jù)該方面，布置多個單元以使操作容易。另外，能夠容易地以高速形成圖案。
在本發(fā)明的半導體集成電路器件中，第一線路層與在襯底表面上形成的第一擴散區(qū)接觸，第一擴散區(qū)連接到作為固定襯底電位的襯底接觸的第二擴散區(qū)。
根據(jù)該方面，第一擴散區(qū)可以有效地連接到第二擴散區(qū)，不用另外提供接觸區(qū)。
在本發(fā)明的半導體集成電路器件中，第一擴散區(qū)與構成襯底接觸的第二擴散區(qū)具有相同的導電類型。
根據(jù)該方面，第一擴散區(qū)可以容易地連接到第二擴散區(qū)，并且可以減小連接電阻。
在本發(fā)明的半導體集成電路器件中，第一擴散區(qū)具有與構成襯底接觸的第二擴散區(qū)不同的導電類型，并且第一和第二擴散區(qū)通過在構成襯底接觸的第二擴散區(qū)的表面上形成的硅化物層彼此連接。
根據(jù)該方面，在與襯底接觸相連接的部分，如果以擴散層的方式連接，因為具有相反的導電類型，所以在接觸面形成具有少數(shù)載流子的區(qū)域，從而連接電阻增大。然而，進行硅化物工藝，從而柵極電極下面的擴散區(qū)通過在擴散區(qū)表面上提供的硅化物層連接。因此，可以減小連接電阻，并因此可以得到優(yōu)良的旁路電容器。
實際上，當產(chǎn)生圖案時，選擇可以布置去耦電容器(decoupling capacitor)的區(qū)域。當布置連接擴散層(connecting diffusion layer)時，將襯底接觸區(qū)和連接擴散區(qū)重疊的部分隔開，使之連接到線路。通過圖形邏輯操作和縮放工藝自動地進行該工藝。
另外，在本發(fā)明的半導體集成電路器件中，在電路模塊上形成旁路電容器，之間插入層間絕緣膜，并且由在其表面上形成的具有不平坦部分的第一線路層和通過之間插入電容器絕緣膜形成的第二線路層組成。
根據(jù)該方面，能夠僅通過改變線路圖案增加容量。另外，通過不僅形成不平坦部分而且適當?shù)卣{(diào)整電容器的形狀為鰭狀，能夠?qū)崿F(xiàn)具有大容量的電容器。
在本發(fā)明的半導體集成電路器件中，通過依次疊置第一線路層、電容器絕緣膜和第二線路層形成旁路電容器，第一線路層沿絕緣膜表面上形成的溝槽內(nèi)壁形成，第二線路層在第一線路層上形成。
根據(jù)該方面，能夠不增加占用面積而增加每單位面積的容量并且得到具有大容量的旁路電容器。
在本發(fā)明的半導體集成電路器件中，沿溝槽分隔區(qū)域形成溝槽。
這樣，通過形成第一線路層從而超過溝槽分隔區(qū)域，以具有臺階差，能夠形成具有大容量的旁路電容器。
優(yōu)選地，用半導體制造中的線路圖案規(guī)則的最小圖形寸形成旁路電容器。
根據(jù)該方面，能夠自動地設計圖案。
優(yōu)選地，旁路電容器具有不同的電容器絕緣膜，并且在芯片中每單位面積的容量是不同的。
這里，根據(jù)考慮到規(guī)范的設計規(guī)則決定區(qū)域的位置，并且為每個區(qū)提供具有不同特性的旁路電容器。通常，在靠近電源的芯片的外圍必須具有高耐壓，以防止浪涌。相反，該芯片內(nèi)部不必具有高耐壓。因此，柵極絕緣膜的厚度在芯片的外圍附近較大，在芯片內(nèi)部柵極絕緣膜的厚度較小。另外，存在僅在芯片的外圍附近提供具有多層結構的柵極絕緣膜的情況。因此，當電容器單元與外圍電路元件同時形成時，可以根據(jù)外圍電路元件選擇電容器絕緣膜的厚度。另外，可以由必需的容量或耐壓控制。
另外，在功能元件附近的頻率特性是重要的。即，必須為高頻中的使用提供具有大容量的旁路電容器，同時為低頻中的使用提供小容量的旁路電容器。
這里，通過用處理信息設置初始距離的邏輯操作和縮放處理，可以將從框架向內(nèi)部方向的距離分為外圍部分和內(nèi)部，因此可以布置具有不同規(guī)格的旁路電容器。根據(jù)考慮到規(guī)范的設計規(guī)則決定區(qū)域的位置，并且為每個區(qū)提供具有不同特性的旁路電容器。結果，能夠提供具有優(yōu)異特性和高可靠性的半導體集成電路器件。
根據(jù)本發(fā)明的第二方面，提供產(chǎn)生半導體集成電路器件的圖案的方法，包括形成布局圖案，以設計和布置半導體芯片的布局圖案的步驟；從布局圖案中選擇容易產(chǎn)生噪聲的電路模塊的步驟；確定電容器單元是否可以布置在電路模塊上的步驟；以及使用在確定步驟中確定電容器單元可以布置在電路模塊上的區(qū)域作為布置區(qū)，布置電容器的步驟。
在第二方面的方法中，因為選擇容易產(chǎn)生噪聲的電路模塊，并且旁路電容器布置在電路模塊上，所以能夠自動地形成圖案布局以及進一步容易地和有效地進行圖案布局。
根據(jù)本發(fā)明的第二方面，確定步驟包括在布局圖案的電路模塊中檢測形成電容器單元的線路層區(qū)的步驟，以及確定電容器單元是否可以布置在線路層區(qū)上的步驟，電容器布置步驟包括布置第二線路層從而電容器絕緣膜插入在確定步驟中確定的電容器單元可以布置在線路層區(qū)上的線路層區(qū)的上層或底層中，并且布設第二線路層，從而第二線路層連接到不同于線路層區(qū)的電位的線路布置步驟。
根據(jù)該方面，檢測在電路模塊上形成電容器單元的線路層區(qū)，并且確定是否可以布置電容器單元。因此，可以在成為噪聲產(chǎn)生源的電路模塊上容易地布置電容器單元。
另外，根據(jù)該方面，線路布置步驟包括將第二線路層連接到電源線路或接地線路的步驟。
如此，僅通過將第二線路層連接到電源層或接地層，就能夠容易地形成電容器。
此外，在本發(fā)明的方法中，確定步驟(determination step)包括在布局圖案的線路中的電路模塊中檢測形成電容器單元的區(qū)域的步驟；在確定步驟中確定可以形成電容器單元的區(qū)域中布置電容器單元的步驟；以及布置線路，從而每個電容器單元的一個導體連接到第一電位，襯底連接到第二電位的步驟。
根據(jù)該方面，能夠自動地形成半導體集成電路器件。
此外，根據(jù)本發(fā)明的第三方面，提供用于半導體集成電路器件的圖案產(chǎn)生裝置，包括用于設計和布置半導體芯片的布局圖案的布局圖案形成裝置；用于從布局圖案中選擇容易產(chǎn)生噪聲的電路模塊的選擇裝置；用于確定電容器單元是否可以布置在電路模塊上的確定裝置；以及用于使用在確定裝置中確定電容器單元可以布置在電路模塊上的區(qū)域作為布置區(qū)，布置電容器的電容器布置裝置。
此外，根據(jù)本發(fā)明的第四方面，提供使用通過上述產(chǎn)生半導體集成電路器件的圖案的方法產(chǎn)生的用于半導體集成電路器件的圖案制造半導體集成電路器件的方法。
因為在容易產(chǎn)生噪聲的電路模塊而不是未用區(qū)域上通過形成使用線路層的旁路電容器，形成本發(fā)明的半導體集成電路器件，所以能夠形成旁路電容器而不增加芯片面積和工序的數(shù)量。這樣，可以減小噪聲。并且，當產(chǎn)生圖案時，使用圖形邏輯操作和縮放工藝自動地搜索，從而選擇容易產(chǎn)生噪聲的電路模塊，并確定是否可以產(chǎn)生去耦電容器，并且搜索到的區(qū)域用作去耦電容器線路區(qū)。因此，能夠自動地產(chǎn)生圖案并且高精度地減小噪聲。
此外，根據(jù)半導體集成電路器件的圖案產(chǎn)生裝置，可以有效地吸收電源噪聲。并且，能夠自動地形成電路可以穩(wěn)定操作的半導體集成電路器件的布局圖案。


圖1示出了根據(jù)本發(fā)明第一實施例的圖案產(chǎn)生裝置的方框圖。
圖2示出了根據(jù)本發(fā)明第一實施例產(chǎn)生旁路電容器圖案的序列的流程圖。
圖3示出了根據(jù)本發(fā)明第一實施例的線路的剖視圖。
圖4A-4C示出了根據(jù)本發(fā)明第一實施例的線路制造過程圖。
圖5示出了根據(jù)本發(fā)明第一實施例布置電容器的工藝的說明圖。
圖6示出了根據(jù)本發(fā)明第一實施例布置電容器的工藝的說明圖。
圖7示出了根據(jù)本發(fā)明第一實施例布置電容器的工藝的說明圖。
圖8示出了根據(jù)本發(fā)明第一實施例布置電容器的工藝的說明圖。
圖9示出了本發(fā)明第二實施例的說明圖。
圖10示出了本發(fā)明第三實施例的說明圖。
圖11A-11B示出了本發(fā)明第四實施例的說明圖。
圖12示出了本發(fā)明第五實施例的說明圖。
圖13示出了在本發(fā)明的第五實施例中電容器與圖案形狀之間的關系的說明圖。
圖14A-14B示出了在本發(fā)明的第五實施例中電容器與圖案形狀之間的關系的說明圖。
圖15A-15C示出了在本發(fā)明的第五實施例中電容器與圖案形狀之間的關系的說明圖。
圖16A-16B示出了本發(fā)明第六實施例的說明圖。
圖17示出了根據(jù)本發(fā)明第七實施例的制造工藝圖。
具體實施例方式
在下文中，將參考附圖詳細介紹本發(fā)明的實施例。
第一實施例圖1示出了根據(jù)本發(fā)明第一實施例的圖案產(chǎn)生裝置的方框圖，圖2示出了圖案產(chǎn)生方法的流程圖。
根據(jù)第一實施例，在成為噪聲源的電路模塊N上形成去耦電容器CD。如圖3所示，形成一區(qū)域，在該區(qū)域中電容器絕緣膜1c插在構成位于在布局圖案中成為噪聲源的電路模塊上的一個線路層1的第一和第二導體層1a和1b之間。另外，第一和第二導體層1a和1b連接到電源線2a和接地線2b，形成電容元件，并且在線路層上形成由電容元件構成的去耦電容器CD。
如圖1所示，圖案產(chǎn)生裝置包括設計和布置半導體芯片的布局圖案的布局圖案形成裝置101、從由布局圖案形成裝置101產(chǎn)生的布局圖案中選擇成為噪聲源的電路模塊的噪聲區(qū)域選擇裝置102、根據(jù)布局選擇設計規(guī)則的設計規(guī)則選擇裝置103、確定電容器單元是否可以布置在電路模塊上的確定裝置104以及使用由確定裝置確定的可以布置電容器單元的區(qū)域作為布置區(qū)域，在布置區(qū)域上布置電容器單元的電容器布置裝置105。另外，在線路層上布置去耦電容器，這樣從布局圖案形成裝置101輸出再次添加電容器的布局圖案數(shù)據(jù)。
即，如圖2所示，在圖案產(chǎn)生裝置中，根據(jù)要布置的半導體芯片的布局數(shù)據(jù)201設計布局圖案。接著，從布局圖案中選擇容易產(chǎn)生噪聲的電路模塊，即，容易成為噪聲源的電路模塊(步驟202)。接著，根據(jù)由設計規(guī)則得到的技術確定電容器單元是否可以布置在容易產(chǎn)生噪聲的電路模塊上(步驟203)。接著，使用確定可以布置電容器單元的區(qū)域作為布置區(qū)，在布置區(qū)域上布置電容器(步驟204)。
在步驟203中，實際上進行兩步確定。首先，如圖5所示，在確定成為噪聲源的電路模塊上的布置確定區(qū)域(arrangement determination region)Rd中確定是否存在線路布局。然后，當在布置確定區(qū)域Rd中確定是否不存在線路圖案時，確定可以布置具有單元框架CeO的電容器單元(步驟1)。
接著，在布置確定區(qū)域Rd中確定存在線路圖案的情況下，當線路圖案L1和L2的尺寸增加預定的線路裕度Y(μm)時，確定線路圖案L1與L2之間的間隙Z(μm)是否大于由設計規(guī)則形成的電容器單元的尺寸的最小值(步驟2)。
當在步驟1中確定可以布置電容器單元時，在布置電容器單元的步驟204中布置電容器單元Ce，如圖7所示。在布置電容器單元的步驟204中，在確定可以布置電容器單元的區(qū)域Rd上布置電容器單元。這里，為了使電容器單元不從可以布置電容器單元的區(qū)域伸出，按照具有大尺寸的單元Ce1緊鄰具有小尺寸的單元Ce2的順序依次布置單元。
另外，當在步驟1中確定可以布置電容器單元時，進行步驟2的確定。例如，如圖8所示，當在布置確定區(qū)域Rd中存在第一線路層的線路圖案L11時，確定是否在位于第一線路層上的第二線路層上形成電容器單元。這樣，沿向上的方向依次搜索可以布置電容器單元的線路層。
如此，選擇容易產(chǎn)生噪聲的電路模塊，由此在電路模塊上布置旁路電容器。因此，能夠有效和容易地進行圖案布局，從而有助于自動形成。
由設計規(guī)則得到的技術意思是，例如單元、旁路電容器和線路等元件的尺寸由各自的工藝，例如，擴散工藝、濺射工藝和刻蝕工藝的設計規(guī)則定義。
在該例子中，如圖3所示，電容器絕緣膜1c插在要形成去耦電容器的區(qū)域中構成一個線路層1的第一和第二導體層1a和1b之間，從而形成電容元件。
這里，線路層1具有由大約180nm厚的多晶硅層1a和大約300nm厚的鎢層1b構成的多晶硅硅化物(polyside)結構。當形成線路層1時，在線路層中的多晶硅層1a和鎢層1b之間插入作為電容器絕緣膜的厚64nm的氮化硅膜1c。
即，在線路區(qū)1001中，形成由多晶硅層1a和在多晶硅層1a上形成的鎢層1b構成的多晶硅硅化物結構。在電容器形成區(qū)域1002中，在多晶硅層1a和在多晶硅層1a上形成的鎢層1b之間插入氮化硅膜1c，從而形成去耦電容器CD。
根據(jù)該結構，用之間插入的電容器分隔區(qū)域1003將電容器形成區(qū)域1002與線路區(qū)1001分離。另外，連接到下接觸2a的多晶硅層1a連接到與線路層相同的電位，鎢層1b通過上接觸2b連接到地電位或電源電位。從而，可以另外提供去耦電容器而不增加工序的數(shù)量。
如圖1和2所示，根據(jù)形成的布局圖案制造半導體集成電路器件。如圖4A到4C所示，當制造半導體集成電路器件時，去耦電容器的額外安裝與線路層的形成同時進行。
首先，如圖4A所示，當形成線路層時，通過CVD方法形成多晶硅層1a。
此外，如圖4B所示，通過濺射方法形成作為電容器絕緣膜的氮化硅膜1c。然后，使用對應于電容器形成區(qū)域1002的掩模，通過照相和蝕刻技術僅在電容器形成區(qū)域1002上保留氮化硅膜1c。
隨后，如圖4C所示，通過CVD方法在氮化硅膜1c上形成鎢層1b。
接著，為了形成線路圖案，通過典型的光刻工藝形成光致抗蝕劑圖案，并且使用光致抗蝕劑圖案作為掩模進行刻蝕工藝。結果，如圖3所示，形成線路區(qū)1001和電容器形成區(qū)域1002。在線路區(qū)1001中，形成由多晶硅層1a和在多晶硅層1a上形成的鎢層1b構成的多晶硅硅化物結構。在電容器形成區(qū)域1002中，形成去耦電容器，其中在多晶硅層1a和在多晶硅層1a上形成的鎢層1b之間插入氮化硅膜。
通過該結構，線路層形成為兩層結構，并且在形成電容元件的區(qū)域中插入介質(zhì)層。結果，可以容易地另外提供電容器。即，彼此相對的第一和第二導體層的整個區(qū)域作為電容器，以有效地使用面積。并且，因為襯底側的電位可以通過擴散區(qū)提取，所以用于提取電位的電阻的尺寸較小，并因此能夠在大面積上整體地形成必要元件。另外，因為可以用通過與線路層相同的工藝形成第一和第二導體層，所以容易進行制造工藝。
第二實施例第二實施例說明了接觸結構，該接觸結構為在第一實施例中介紹的電容器形成區(qū)域提供電位。圖9和10示出了接觸結構的例子。另外，圖9和10示出了在連接到地電位VSS的線路4s或連接到電源電位VDD的線路4d的任何區(qū)域中提供去耦電容器的情況的例子。圖9示出了電容器形成區(qū)域1002布置在連接到地電位VSS的線路4s的區(qū)域上的例子，圖10示出了電容器形成區(qū)域1002布置在連接到電源電位VDD的線路4d的區(qū)域上的例子。如此，類似于第一實施例，形成電容器形成區(qū)域1002和線路區(qū)1001。根據(jù)該例子，在襯底中，通過在阱5和15的表面上形成的高濃度擴散區(qū)6和16的表面上形成的硅化物層7，向作為電容器形成區(qū)域1002的下側電極的多晶硅層1a提供電位。
另外，根據(jù)第二實施例，與第一實施例相同的組成元件用相同的參考數(shù)字表示。
例如，如圖9所示，因為氮化硅膜1c插入在多晶硅層1a與鎢層1b之間形成去耦電容器，所以作為電容器形成區(qū)域1002的上側電極的鎢層1b通過第一接觸2b連接到線路4s，線路4s連接到地電位VSS。
成為下側電極的多晶硅層1a通過第一襯底接觸2a與在硅襯底表面上提供的硅化物層7接觸，并通過硅化物層7連接到第二襯底接觸3a。另外，第二襯底接觸3a連接到線路區(qū)1001的多晶硅層1a和鎢層1b。另外，第二襯底接觸3a通過提供以接觸線路區(qū)1001的電極接觸3b連接到電源線路4d。
在圖10所示的例子中，因為氮化硅膜1c插入在多晶硅層1a與鎢層1b之間形成去耦電容器，所以作為電容器形成區(qū)域1002的上側電極的鎢層1b通過第一接觸2b連接到線路4d，線路4d連接到電源電位VDD。
作為下側電極的多晶硅層1a通過第一襯底接觸2a與在硅襯底表面上提供的硅化物層7接觸，并通過硅化物層7連接到第二襯底接觸3a。并且，第二襯底接觸3a連接到線路區(qū)1001的多晶硅層1a和鎢層1b。另外，第二襯底接觸3a通過提供以便與線路區(qū)1001接觸的電極接觸3b連接到接地線路4s。
這樣，能夠在產(chǎn)生大量噪聲的電路模塊上形成去耦電容器，而不增加占用面積。
根據(jù)第二實施例，通過在電源線路1下面自動地布置旁路電容器，能夠提供減小電源噪聲的電容器而不增加芯片的面積。并且，電源線路5下面的、形成旁路電容器的擴散區(qū)15與接地線路下面的、形成襯底接觸的擴散區(qū)16彼此連接，由此，電源線路和旁路電容器可以用低于具有高電阻的襯底的電阻彼此連接。另外，接地線路5和旁路電容器可以用低于襯底的電阻的電阻彼此連接。
此外，可以在形成柵極絕緣膜以前，用與位于另一個區(qū)域的硅化物層相同的工藝形成金屬硅化物層7。并且，當構成旁路電容器的柵極電極的多晶硅層進行硅化工藝時，柵極絕緣膜與多晶硅的圖案同時構圖，然后形成金屬層并進行硅化工藝。然后，通過有選擇地蝕刻并除去經(jīng)受硅化工藝的部分，即，在柵極絕緣膜的端面提供的金屬層，能夠除去位于柵極電極下面的部分并在襯底表面上形成硅化物層。這樣，可以不用PN結進行電流提取，從而得到優(yōu)良的旁路電容器。
第三實施例第三實施例說明了在第二實施例中說明的去耦電容器的修改例。即，第三實施例說明了接觸結構的修改例，以便為電容器形成區(qū)域提供電位。根據(jù)第三實施例，在包括MOSFET的電路模塊上形成去耦電容器。MOSFET包括柵極電極10和由n+擴散區(qū)18與p+擴散區(qū)6構成的源極/漏極。
圖11A和11B是接觸結構的剖視圖和頂視圖。在第三實施例中，電容器形成區(qū)域1002的線路由連接到電源電位VDD的線路4d和連接到地電位VSS的線路4s組成。另外，連接到地電位VSS的線路4s和連接到電源電位VDD的線路4d直接連接到在p+擴散區(qū)16和n+擴散區(qū)18上形成的襯底接觸3a，以便固定P阱和N阱的電位。另外，這些線路4s和4d通過第二襯底接觸3a連接到由n+擴散區(qū)18和p+擴散區(qū)6構成的源極/漏極，并且連接到電容器形成區(qū)域的第一電極1a。
如圖11B所示的頂視圖可見，形成包括MOSFET的電路模塊的襯底的整個表面可以被線路覆蓋，因此，可以形成具有大容量的去耦電容器。
根據(jù)該結構，可以更靠近作為噪聲產(chǎn)生源的電路模塊形成去耦電容器，可以減少淀積線路層的數(shù)量，并且可以平面化表面。
第四實施例根據(jù)第四實施例，如圖12所示，增加擴散區(qū)的尺寸以固定襯底電位并且在擴散區(qū)上形成去耦電容器。在第四實施例中，以陣列方式布置第二襯底接觸3a，線路層分為兩層，并且提供在該兩層之間形成電容器絕緣膜的電容器形成區(qū)域。
圖12示出了在第三實施例中介紹的耦合電容器的修改例。在圖12中，類似于圖11A，在位于右端的線路區(qū)1001的外部形成電容器形成區(qū)域1002，襯底接觸3a通過第一襯底接觸2a連接到線路4d，線路4d連接到電源電位VDD，作為上層側電極的鎢層1b通過第一接觸2b連接到線路4s，線路4s連接到上層側地電位VSS。結果，電容器形成區(qū)域1002充當了去耦電容器。
另外，與第一到第三實施例相同的組成元件用相同的參考數(shù)字表示，并省略其介紹。
第五實施例根據(jù)第五實施例，在作為噪聲源的電路模塊上形成去耦電容器，以防止噪聲傳輸。優(yōu)選形成大容量的電容器而不增加占用面積。根據(jù)本實施例，測量電容器與占用面積之間的關系，并且最優(yōu)化其形狀。
首先，類似于第一實施例，形成具有0.01到1mm2的面積和0.04到8mm的周長的評估圖案(evaluation pattern)。這里，對于電容器絕緣膜，使用通過等離子體CVD方法形成的64nm厚的氮化硅膜。
由測量結果可見，總電容C是面積分量的電容Cs與邊緣部分的電容Cl之和。
C＝Cs*S+Cl*LCs＝0.9527fF/μm2Cl＝0.0775fF/μmC電容器S面積L周長圖13示出了電容與周長/面積之間的關系。這里，橫軸表示周長/面積，縱軸表示電容。由圖13可見，隨著周長增加，電容量增大。
此外，當面積固定地設置為0.01mm2，并且周長在0.04到8.0mm的范圍中時，測量耐壓和漏電流。在圖14A和14B中示出了測量結果。這里，因為耐壓及其偏差稍大，但電容可以較大，因此優(yōu)選具有矩陣形狀，如圖14B所示。
圖15A到15C示出了當占用面積不變時，電容值隨形狀的變化。這里，整個塊分為九個小塊B1。整體地形成所有的塊，以形成C1，只有位于外圍部分的小塊B1構成電容器塊，以形成C2，只除去位于中心部分的小塊B1，以形成C3。此時，電容值分別為9.5043(fF)、5.5018(fF)和8.8616(fF)。
通過使用上述結果，必要時可以整體地形成小塊，小塊可以分成陣列，并且可以適當?shù)剡x擇電容器圖案的圖案形狀。
第六實施例在第一到第五實施例中，介紹了用之間插入的層間絕緣膜在襯底表面上形成旁路電容器的例子。然而，根據(jù)第六實施例，如圖16所示，在襯底的表面上形成的層間絕緣膜20S上形成溝槽T，在溝槽T中提供作為第一線路層的多晶硅層10b，多晶硅層10b的表面經(jīng)過氧化工藝，在多晶硅層10b的表面上形成氧化硅膜10c，在氧化硅膜10c上形成作為第二線路層的鎢層10a。這里，第一線路層的表面經(jīng)過氧化工藝，并在第一線路層的表面上形成電容器絕緣膜10c。另外，當形成作為第二線路層的鎢層時，形成作為上層側電極的第二導體層15a，從而形成旁路電容器。第二線路層10a通過接觸2b連接到線路4s，線路4s連接到地電位VSS。另一方面，作為第一線路層10b的多晶硅層通過襯底接觸3a連接到線路(未示出)，線路連接到電源電位VDD。
如此，僅通過在襯底表面上形成的層間絕緣膜中形成溝槽，通過在制造MOSFET的工藝中間形成線路，就能夠形成大容量的去耦電容器而不增加工序的數(shù)量。
此外，在層間膜中形成溝槽之后，在溝槽的內(nèi)壁提供第一線路層，第一線路層的表面經(jīng)過氧化工藝，并且在第一線路層上形成第二線路層10a。然而，可以獨立形成電容器絕緣膜。
實際上，可以布置去耦電容器的區(qū)域是在產(chǎn)生圖案時選擇的。并且，當布置連接擴散層時，分開襯底接觸區(qū)和連接擴散層重疊的部分，使之連接到線路。通過圖形邏輯操作和縮放工藝自動地進行該工藝。
此外，根據(jù)第六實施例，形成溝槽T。然而，即使使用在表面上形成的具有不平坦部分的第一導體層，而不必形成溝槽，也能夠用通過電容器絕緣膜形成的第二導體層形成大容量的旁路電容器。
這樣，能夠通過僅改變線路圖案增加電容。另外，通過不僅形成不平坦部分而且適當?shù)貙㈦娙萜鞯男螤钫{(diào)整為，例如鰭狀，能夠?qū)崿F(xiàn)具有大容量的電容器。
另外，可以以陣列方式布置多個旁路電容器。由此，能夠在電源線路下面更有效地形成大容量的電容器。
另外，優(yōu)選每個旁路電容器具有不同的電容器絕緣膜，并且在芯片中每單位面積的電容不同。這里，根據(jù)考慮到規(guī)范的設計規(guī)則決定區(qū)域的位置，并且為每個區(qū)提供具有不同特性的旁路電容器。通常，在靠近電源的芯片的外圍必須具有高耐壓，以防止浪涌。相反，該芯片內(nèi)部不必具有高耐壓。因此，柵極絕緣膜的厚度在芯片的外圍附近較大，在芯片內(nèi)部柵極絕緣膜的厚度較小。另外，存在在芯片的外圍附近提供具有多層結構的柵極絕緣膜的情況。
另外，在功能元件附近的頻率特性是重要的。即，必須為高頻中的使用提供具有大容量的旁路電容器，同時為低頻中的使用提供小容量的旁路電容器。
此外，通過用處理信息設置初始距離的邏輯操作和縮放工藝，從芯片框架向內(nèi)部方向的距離可以分為外圍部分和內(nèi)部，因此可以布置具有不同規(guī)格的旁路電容器。根據(jù)考慮到規(guī)范的設計規(guī)則決定區(qū)域的位置，并且為每個區(qū)提供具有不同特性的旁路電容器。結果，能夠提供具有優(yōu)異特性和高可靠性的半導體集成電路器件。
此外，當用在制造半導體中的線路圖案的最小圖案尺寸形成旁路電容器時，能夠自動地設計圖案。
第七實施例如圖17所示，在半導體集成電路器件中，根據(jù)要連接的電路模塊而插入的、構成去耦電容器的旁路電容器分為用于小電容器區(qū)域的旁路電容器1901和用于大電容器區(qū)域的旁路電容器1902。
這里，根據(jù)考慮到規(guī)范的設計規(guī)則決定區(qū)域的位置，并且為每個區(qū)提供具有不同特性的旁路電容器。通常，在靠近電源的芯片的外圍必須具有高耐壓，以防止浪涌。相反，芯片內(nèi)部不必具有高耐壓。因此，柵極絕緣膜的厚度在芯片的外圍附近較大，在芯片內(nèi)部柵極絕緣膜的厚度較小。
另外，存在僅在芯片的外圍附近提供具有多層結構的柵極絕緣膜的情況。
此外，在功能元件附近的頻率特性是重要的。即，必須為高頻中的使用提供具有大容量的旁路電容器，同時為低頻中的使用提供小容量的旁路電容器。因此，根據(jù)要使用的頻帶適當?shù)剡x擇旁路電容器。
根據(jù)本發(fā)明，能夠提供具有低噪聲和高可靠性的半導體集成電路器件。因此，本發(fā)明可以有效地用于混合模擬電路和數(shù)字電路的集成電路。
權利要求
1.至少具有一個電路模塊的半導體集成電路器件，包括旁路電容器，具有第一線路層和在第一線路層上形成的第二線路層，之間插入電容器絕緣膜，其中所述第一和第二線路層分別連接到兩個電源線，兩個電源線連接到電路模塊并具有不同的電位。
2.根據(jù)權利要求1的半導體集成電路器件，其中所述旁路電容器布置在所述電路模塊上。
3.根據(jù)權利要求1或2的半導體集成電路器件，其中所述旁路電容器的第一和第二線路層之一通過固定襯底電位的襯底接觸連接到所述電源線之一。
4.根據(jù)權利要求1到3中任一個的半導體集成電路器件，其中在所述半導體集成電路的其他區(qū)域中，用插在構成一個線路層的第一和第二導體層之間的電容器絕緣膜形成所述旁路電容器。
5.根據(jù)權利要求1到4中任一個的半導體集成電路器件，其中所述電源線之一為接地線路，另一個為電源線路。
6.根據(jù)權利要求1到5中任一個的半導體集成電路器件，其中所述第一線路層通過在襯底表面上形成的擴散層連接到接地線路或電源線路。
7.根據(jù)權利要求1到6中任一個的半導體集成電路器件，其中所述旁路電容器形成在電源線路區(qū)域下面。
8.根據(jù)權利要求1到7中任一個的半導體集成電路器件，其中所述第一線路層與在襯底表面上形成的第一擴散區(qū)接觸，且所述第一擴散區(qū)連接到作為固定襯底電位的襯底接觸的第二擴散區(qū)。
9.根據(jù)權利要求8的半導體集成電路器件，其中所述第一擴散區(qū)與構成襯底接觸的所述第二擴散區(qū)具有相同的導電類型。
10.根據(jù)權利要求8的半導體集成電路器件，其中所述第一擴散區(qū)與構成襯底接觸的所述第二擴散區(qū)具有不同的導電類型，且所述第一和第二擴散區(qū)通過在第二擴散區(qū)表面上形成的硅化物層彼此連接。
11.根據(jù)權利要求1的半導體集成電路器件，其中所述旁路電容器用插入其間的層間絕緣膜在電路模塊上形成，并且由其表面形成有不平坦部分的第一線路層和通過在其間插入電容器絕緣膜形成的第二線路層組成。
12.根據(jù)權利要求1的半導體集成電路器件，其中所述旁路電容器通過依次疊置第一線路層、電容器絕緣膜和第二線路層形成，所述第一線路層沿絕緣膜表面上形成的溝槽內(nèi)壁形成，所述第二線路層在第一線路層上形成。
13.根據(jù)權利要求11的半導體集成電路器件，其中所述溝槽沿溝槽分隔區(qū)域形成。
14.根據(jù)權利要求1到13中任一個的半導體集成電路器件，其中以陣列方式布置多個旁路電容器。
15.根據(jù)權利要求13的半導體集成電路器件，其中每個旁路電容器具有不同的電容器絕緣膜，并且在芯片中每單位面積的電容不同。
16.根據(jù)權利要求1的半導體集成電路器件，其中所述旁路電容器由第一線路層和第二線路層組成，期間插入電容器絕緣膜，所述第一線路層在線路區(qū)上以鰭狀方式形成，所述第二線路層在第一線路層的外圍形成。
17.產(chǎn)生半導體集成電路器件圖案的方法，包括以下步驟形成布局圖案，以設計和布置半導體芯片的布局圖案；從所述布局圖案中選擇容易產(chǎn)生噪聲的電路模塊；確定電容器單元是否可以布置在所述電路模塊上；以及使用在確定步驟中確定電容器單元可以布置在電路模塊上的區(qū)域作為布置區(qū)，布置電容器。
18.根據(jù)權利要求17的產(chǎn)生半導體集成電路器件的圖案的方法，其中所述確定步驟包括在所述布局圖案的電路模塊中檢測其中形成電容器單元的線路層區(qū)的步驟，和確定電容器單元是否可以布置在所述線路層區(qū)上的步驟，且所述電容器布置步驟包括線路布置步驟，布置第二線路層，從而在在確定步驟中確定可以在線路層區(qū)上布置電容器單元的線路層區(qū)的上層或下層中插入電容器絕緣膜，并且布設第二線路層，從而第二線路層連接到與線路層區(qū)不同的電位。
19.根據(jù)權利要求18的產(chǎn)生半導體集成電路器件圖案的方法，其中所述線路布置步驟包括將所述第二線路層連接到電源線路或接地線路的步驟。
20.根據(jù)權利要求17的產(chǎn)生半導體集成電路器件圖案的方法，其中所述確定步驟包括以下步驟在所述布局圖案的線路中的電路模塊中檢測形成電容器單元的區(qū)域；在在所述確定步驟中確定可以形成電容器單元的區(qū)域中布置電容器單元；以及布置線路，從而每個電容器單元的一個導體連接到第一電位，襯底連接到第二電位。
21.用于半導體集成電路器件的圖案產(chǎn)生裝置，包括布局圖案形成裝置，用于設計和布置半導體芯片的布局圖案；選擇裝置，用于從布局圖案中選擇容易產(chǎn)生噪聲的電路模塊；確定裝置，用于確定電容器單元是否可以布置在所述電路模塊上；以及電容器布置裝置，使用在確定裝置中確定電容器單元可以布置在電路模塊上的區(qū)域作為布置區(qū)，布置電容器。
22.使用由根據(jù)權利要求17到20中任一個的產(chǎn)生半導體集成電路器件圖案的方法產(chǎn)生的半導體集成電路器件的圖案制造半導體集成電路器件的方法。
全文摘要
提供一種能夠有效地吸收電源噪聲、能夠?qū)崿F(xiàn)電路的穩(wěn)定操作的半導體集成電路器件，具體地，能夠在噪聲產(chǎn)生源附近吸收噪聲的半導體集成電路器件。半導體集成電路器件具有至少一個電路模塊。半導體集成電路器件包括具有在電路模塊上形成的第一導體層1a和在第一導體層1a上形成的第二導體層1b以及其間插入的電容器絕緣膜1c的旁路電容器。旁路電容器的第一和第二導體層的一個通過固定襯底電位的襯底接觸連接到接地線路或電源線路的一個，另一個連接到電源線路或接地線路的另一個。
文檔編號H01L27/08GK1694254SQ20051007626
公開日2005年11月9日 申請日期2005年4月12日 優(yōu)先權日2004年4月12日
發(fā)明者向井清士, 辻川洋行 申請人:松下電器產(chǎn)業(yè)株式會社