專利名稱：具有靜電放電保護(hù)結(jié)構(gòu)的mos型半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有ESD(靜電放電)保護(hù)結(jié)構(gòu)的MOS(金屬氧化物半導(dǎo)體)型半導(dǎo)體器件，構(gòu)造ESD保護(hù)結(jié)構(gòu)使得MOS型半導(dǎo)體器件的內(nèi)部電路免受ESD現(xiàn)象引起的損壞，特別涉及包括多個(gè)MOS晶體管的這樣的ESD保護(hù)結(jié)構(gòu)的改進(jìn)。
背景技術(shù)：
為了保護(hù)MOS型半導(dǎo)體器件的內(nèi)部電路免受ESD現(xiàn)象引起的損壞，在MOS型半導(dǎo)體器件中提供ESD保護(hù)結(jié)構(gòu)。
如下文中所詳細(xì)討論的，提供ESD保護(hù)結(jié)構(gòu)具有發(fā)生不均勻快速返回(snapback-occurrence)問題和鎖住(latch-up)問題，必需在ESD保護(hù)結(jié)構(gòu)合適地工作之前解決這些問題。但是，由于它們之間的折衷關(guān)系所以難以同時(shí)解決發(fā)生不均勻快速返回和鎖住問題。
例如，在公開了具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的JP-A-H11-274404中，盡管討論了發(fā)生不均勻快速返回問題的解決方法，但沒有對(duì)發(fā)生鎖住問題的參考。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是提供具有靜電放電(ESD)保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件，構(gòu)成該ESD保護(hù)結(jié)構(gòu)使得能同時(shí)解決發(fā)生不均勻快速返回和鎖住問題。
根據(jù)本發(fā)明，提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底，形成在半導(dǎo)體襯底中的阱區(qū)，限定在阱區(qū)中的晶體管形成區(qū)，以及制作在晶體管形成區(qū)中的并且以包括多個(gè)指的多指結(jié)構(gòu)為特征的靜電放電保護(hù)器件。各指包括彼此平行布置的伸長(zhǎng)的柵電極，相對(duì)于伸長(zhǎng)的柵電極交替布置的表現(xiàn)出第一導(dǎo)電類型的多個(gè)第一區(qū)和表現(xiàn)出第一導(dǎo)電類型的多個(gè)第二區(qū)。該半導(dǎo)體器件還包括在阱區(qū)中形成的保護(hù)環(huán)，使其包圍晶體管形成區(qū)，形成在晶體管形成區(qū)和保護(hù)環(huán)之間的阱區(qū)中的阱阻擋區(qū)，以及與靜電放電保護(hù)器件相關(guān)的襯底電阻確定系統(tǒng)以確定在晶體管形成區(qū)的襯底電阻分布從而在所有指中以連鎖反應(yīng)的方式發(fā)生快速返回，并且抑制了鎖住狀態(tài)的發(fā)生。。
當(dāng)阱區(qū)表現(xiàn)出第一導(dǎo)電類型時(shí)，阱阻擋區(qū)可以表現(xiàn)出與阱區(qū)相同的導(dǎo)電類型。可選地，阱阻擋區(qū)可以限定為表現(xiàn)出第二導(dǎo)電類型的高電阻區(qū)。
在優(yōu)選實(shí)施例中，晶體管形成區(qū)形成為矩形區(qū)域，并且構(gòu)造阱阻擋區(qū)使得在垂直于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的邊的中央的旁邊限定間隙。在這種情況下，襯底電阻確定系統(tǒng)包括限定間隙的阱阻擋區(qū)。此外，優(yōu)選地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，每個(gè)第二區(qū)具有形成在其上的第二硅化物層，硅化物阻擋區(qū)限定在第二硅化物層中。
在另一個(gè)優(yōu)選實(shí)施例中，該半導(dǎo)體器件還包括限定晶體管形成區(qū)的淺溝槽隔離層，以及位于淺溝槽隔離層之下的阱阻擋區(qū)。淺溝槽隔離層具有在其中形成在阱阻擋區(qū)的間隙之上的間隙。在這種情況下，襯底電阻確定系統(tǒng)還包括從保護(hù)環(huán)延伸到形成在淺溝槽隔離層中的間隙的突出部。優(yōu)選地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，每個(gè)第二區(qū)具有形成在其上的第二硅化物層，硅化物阻擋區(qū)限定在第二硅化物層中。
在又一個(gè)優(yōu)選實(shí)施例中，用一對(duì)阱阻擋區(qū)替代阱阻擋區(qū)。在這種情況下，構(gòu)造并布置一對(duì)阱阻擋區(qū)使得在垂直于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的相對(duì)邊的中央的旁邊限定兩個(gè)間隙，并且襯底電阻確定系統(tǒng)包括限定間隙的一對(duì)阱阻擋區(qū)。優(yōu)選地，第一阱阻擋區(qū)限定在每個(gè)第一區(qū)之下的阱區(qū)中并且第二阱阻擋區(qū)限定在每個(gè)第二區(qū)之下的阱區(qū)中。
在又另一個(gè)優(yōu)選實(shí)施例中，半導(dǎo)體器件還包括限定了晶體管形成區(qū)的淺溝槽隔離層，并且阱阻擋區(qū)位于淺溝槽隔離層之下。在這種情況中，晶體管形成區(qū)形成為矩形區(qū)，并且襯底電阻確定系統(tǒng)包括形成在接近最外面的指的阱阻擋區(qū)的各邊之上的淺溝槽隔離層上的兩個(gè)電阻層，每個(gè)所述電阻層連接到形成在阱區(qū)中并且表現(xiàn)出第一導(dǎo)電類型的至少一個(gè)區(qū)，并被進(jìn)一步連接到保護(hù)環(huán)。優(yōu)選地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，并且每個(gè)第二區(qū)具有形成在其上的第二硅化物層，硅化物阻擋區(qū)限定在第二硅化物層中。
在又另一個(gè)優(yōu)選實(shí)施例中，用多個(gè)阱阻擋區(qū)替代阱阻擋區(qū)。在這種情況下，構(gòu)造并布置多個(gè)阱阻擋區(qū)使得在平行于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的每個(gè)相對(duì)邊的旁邊限定兩個(gè)間隙，并且襯底電阻確定系統(tǒng)包括限定間隙的多個(gè)阱阻擋區(qū)。優(yōu)選地，第一阱阻擋區(qū)限定在每個(gè)第一區(qū)之下的阱區(qū)中并且第二阱阻擋區(qū)限定在每個(gè)第二區(qū)之下的阱區(qū)中?？蛇x地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，每個(gè)第二區(qū)具有形成在其上的第二硅化物層，硅化物阻擋區(qū)限定在第二硅化物層中。
在又另一個(gè)優(yōu)選實(shí)施例中，用一對(duì)阱阻擋區(qū)替代阱阻擋區(qū)。在這種情況下，沿垂直于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的相對(duì)邊布置一對(duì)阱阻擋區(qū)，并且襯底電阻確定系統(tǒng)包括限定在第一區(qū)之下的阱區(qū)中的多個(gè)第一阱阻擋區(qū)和限定在第二區(qū)之下的阱區(qū)中的多個(gè)第二阱阻擋區(qū)。優(yōu)選地，保護(hù)環(huán)具有與平行于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的相對(duì)邊相接近的兩個(gè)內(nèi)相對(duì)邊。
在又另一個(gè)優(yōu)選實(shí)施例中，襯底電阻確定系統(tǒng)包括沿垂直于伸長(zhǎng)的柵電極的延伸方向的晶體管形成區(qū)的各相對(duì)邊布置的兩個(gè)伸長(zhǎng)的電阻層。在這種情況下，每個(gè)伸長(zhǎng)的柵電極在其末端連接到伸長(zhǎng)的電阻層中的一個(gè)，在其另一末端連接到另一個(gè)伸長(zhǎng)的電阻層，伸長(zhǎng)的電阻層在其末端連接到保護(hù)環(huán)。優(yōu)選地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，每個(gè)第二區(qū)具有形成在其上的第二硅化物層。
在又另一個(gè)優(yōu)選實(shí)施例中，半導(dǎo)體器件還包括限定了晶體形成區(qū)域的淺溝槽隔離層和位于淺溝槽隔離層之下的阱阻擋區(qū)。在這種情況下，晶體管形成區(qū)形成為矩形區(qū)域，并且襯底電阻確定系統(tǒng)包括形成在垂直于伸長(zhǎng)的柵電極的延伸方向的阱阻擋區(qū)域的邊之上的淺溝槽隔離層上的電阻層，電阻層連接到形成在阱區(qū)域中并且表現(xiàn)出第一導(dǎo)電類型的至少一個(gè)區(qū)，并且被進(jìn)一步連接到保護(hù)環(huán)。優(yōu)選地，每個(gè)第一區(qū)具有形成在其上的第一硅化物層，每個(gè)第二區(qū)具有形成在其上的第二硅化物層，硅化物阻擋區(qū)限定在第二硅化物層中。


參考附圖，從下面的說明中可以更加清楚地理解上述目的和其他目的，其中圖1是具有靜電放電(ESD)保護(hù)結(jié)構(gòu)的第一現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的平面圖；圖2是沿圖1的II-II線的部分截面圖；圖3是具有ESD保護(hù)結(jié)構(gòu)的第一現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的等效電路；圖4是示出了當(dāng)向其施加正浪涌電流作為ESD電流時(shí)，具有ESD保護(hù)結(jié)構(gòu)的第一現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的電流/電壓特性的圖；圖5是具有ESD保護(hù)結(jié)構(gòu)的第二現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的平面圖；圖6是沿圖5的VI-VI線的部分截面圖；
圖7是具有ESD保護(hù)結(jié)構(gòu)的第三現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的概念性部分截面圖；圖8是具有靜電放電(ESD)保護(hù)結(jié)構(gòu)的第四現(xiàn)有技術(shù)的MOS型半導(dǎo)體器件的平面圖；圖9是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第一實(shí)施例的平面圖；圖10是沿圖9的X-X線的部分截面圖；圖11是沿圖9的XI-XI線的部分截面圖；圖12是沿圖9的XII-XII線的部分截面圖；圖13是包括在圖9所示的MOS型半導(dǎo)體器件中的多指型ESD保護(hù)器件的電路圖；圖14是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第二實(shí)施例的平面圖；圖15是沿圖14的XV-XV線的部分截面圖；圖16是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第三實(shí)施例的平面圖；圖17是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第四實(shí)施例的平面圖；圖18是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第五實(shí)施例的平面圖；圖19是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第六實(shí)施例的平面圖；圖20是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第七實(shí)施例的平面圖；圖21是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第八實(shí)施例的平面圖；以及圖22是根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第九實(shí)施例的平面圖。
具體實(shí)施例方式
在描述本發(fā)明的優(yōu)選實(shí)施例之前，為了更好地理解本發(fā)明，下面先說明具有靜電放電(ESD)保護(hù)結(jié)構(gòu)的現(xiàn)有技術(shù)MOS(金屬氧化物半導(dǎo)體)型半導(dǎo)體器件。
圖1和圖2示出了具有ESD保護(hù)結(jié)構(gòu)的第一現(xiàn)有技術(shù)MOS型半導(dǎo)體器件。
如圖2所示，第一現(xiàn)有技術(shù)MOS型半導(dǎo)體器件包括P型半導(dǎo)體襯底10，其來自于例如P型硅片；以及P型阱區(qū)12，其形成在P型半導(dǎo)體襯底10中。該現(xiàn)有技術(shù)MOS型半導(dǎo)體器件以用于有效地構(gòu)成ESD保護(hù)結(jié)構(gòu)的多指結(jié)構(gòu)為特征。
在多指結(jié)構(gòu)中，在P型阱區(qū)12上形成多個(gè)伸長(zhǎng)的柵電極14使其彼此平行布置。如圖2所示，每個(gè)伸長(zhǎng)的柵電極14具有在P型阱區(qū)12上形成為二氧化硅層的柵絕緣層14A，以及在柵絕緣層14A上形成為多晶硅層的柵電極層14B。
此外，在多指結(jié)構(gòu)中，在P型阱區(qū)12中形成多個(gè)N型雜質(zhì)擴(kuò)散區(qū)16S和16D使其相對(duì)于伸長(zhǎng)的柵電極14交替布置，如圖1所示。在該實(shí)施例中，N+型區(qū)16S作為源區(qū)，N+型區(qū)16D作為漏區(qū)，在源區(qū)和漏區(qū)16S和16D之間限定了溝道區(qū)16C。
盡管在圖1和圖2中未示出，但實(shí)際上，在包括P型阱區(qū)12的P型半導(dǎo)體襯底10的表面上形成絕緣中間層，以由此覆蓋伸長(zhǎng)的柵電極14、源區(qū)16S和漏區(qū)16D。
在每個(gè)源區(qū)16S上的絕緣中間層中形成接觸栓17S使其與相應(yīng)的源區(qū)16S接觸，并且接觸栓17S在伸長(zhǎng)的柵電極14的延伸方向上彼此對(duì)齊，如圖1所示。相似地，在每個(gè)漏區(qū)16D上的絕緣中間層中形成接觸栓17D使其與相應(yīng)的漏區(qū)16D接觸，并且接觸栓17D在伸長(zhǎng)的柵電極14的延伸方向上彼此對(duì)齊。此外，在每個(gè)伸長(zhǎng)的柵電極14的末端上的絕緣中間層中形成兩個(gè)接觸栓14C以便與其各末端接觸。
在圖1中，標(biāo)號(hào)18表示限定晶體管形成區(qū)19的淺溝槽隔離(STI)層，在該處制作并形成伸長(zhǎng)的柵電極14、源區(qū)16S和漏區(qū)16D。此外，標(biāo)號(hào)20表示制作并形成在P型阱區(qū)12中以包圍STI層18的P+型區(qū)，并且P+型區(qū)20作為保護(hù)環(huán)。
簡(jiǎn)而言之，在圖1所示的以多指結(jié)構(gòu)為特征的MOS型半導(dǎo)體器件中，由伸長(zhǎng)的柵電極14中的一個(gè)、以及沿伸長(zhǎng)的柵電極14的各邊布置的源區(qū)16S和漏區(qū)16D來限定一個(gè)指，沿每個(gè)伸長(zhǎng)的柵電極14串連制作和布置多個(gè)MOS晶體管。
如圖2代表性地所示，每個(gè)源區(qū)16S通過接觸栓17S(圖2中不可見)的中介而接地。相似地，每個(gè)伸長(zhǎng)的柵電極14通過接觸栓14C(圖2中不可見)的中介而接地。也就是說，沿每個(gè)伸長(zhǎng)的柵電極14布置的每個(gè)MOS晶體管被限定為二極管連接的MOS晶體管。此外，P+型區(qū)或P+型保護(hù)環(huán)20通過形成在絕緣中間層中的過孔栓(未示出)的中介而接地。此外，漏區(qū)16D通過形成在絕緣中間層中的過孔栓(未示出)的中介而連接到形成在絕緣中間層上的電極焊盤(圖1和圖2中未示出)。
圖3示出了具有ESD保護(hù)結(jié)構(gòu)的第一現(xiàn)有技術(shù)MOS型半導(dǎo)體器件的等效電路。
在圖3中，標(biāo)號(hào)TR代表性地表示沿每個(gè)伸長(zhǎng)的柵電極14布置的MOS晶體管之一。此外，標(biāo)號(hào)PD表示形成在前述絕緣中間層上的電極焊盤。此外，標(biāo)號(hào)BU表示形成為在P型半導(dǎo)體襯底10中形成的互補(bǔ)金屬氧化物晶體管(CMOS)反相器的輸入緩沖器，并且該CMOS反相器包括彼此相互關(guān)聯(lián)的P溝道MOS晶體管和N溝道MOS晶體管，如圖3所示。
如已參考圖2所述，MOS晶體管TR的柵14和源16S接地(GND)，MOS晶體管TR的漏16D連接到電極焊盤PD。此外，輸入緩沖器或CMOS反相器BU的公共柵連接到電極焊盤PD，并且CMOS反相器BU的公共漏連接到形成在P型半導(dǎo)體襯底10中的內(nèi)部電路(未示出)。此外，在輸入緩沖器或CMOS反相器BU中，布線P溝道MOS晶體管的源從而為其提供電源電壓(VDD)，并且布線N溝道MOS晶體管的源從而使其接地(GND)，如圖2所示。
當(dāng)負(fù)ESD電流通過電極焊盤PD和表現(xiàn)出相對(duì)低電阻的二極管連接的MOS晶體管TR流入到地(GND)時(shí)，由此可以保護(hù)內(nèi)部電路不受由負(fù)浪涌電流引起的損壞。
另一方面，當(dāng)正ESD電流通過電極焊盤PD流入到MOS晶體管TR時(shí)，MOS晶體管TR作為寄生NPN型雙極晶體管22，如圖2象征性所示，其中源區(qū)16S作為發(fā)射極、漏區(qū)16D作為集電極、并且包括P型阱區(qū)12和保護(hù)環(huán)20的P型半導(dǎo)體襯底10作為基極。注意，在圖2中，標(biāo)號(hào)R1和R2代表包括P型阱區(qū)12的P型半導(dǎo)體襯底10的襯底電阻。也就是說，通過進(jìn)行寄生NPN型雙極晶體管22的工作，能夠保護(hù)內(nèi)部電路不受由正浪涌電流引起的損壞。
特別地，當(dāng)浪涌電流通過電極焊盤PD的中介流入到漏區(qū)16D時(shí)，MOS晶體管TR表現(xiàn)出圖4的曲線所示的電流/電壓特性或I-V曲線。也就是說，由于浪涌電流流入到漏區(qū)16D中，漏電壓在漏區(qū)16D升高，并且當(dāng)漏電壓超過閾值電壓Vt0時(shí)，在漏區(qū)16D和溝道區(qū)16C之間的PN結(jié)處發(fā)生雪崩擊穿(圖4)，從而在PN結(jié)處產(chǎn)生電子空穴對(duì)。電子被漏區(qū)16D吸引。另一方面，空穴作為襯底電流流入到包括P型阱區(qū)12的P型半導(dǎo)體襯底10中，并且最終到達(dá)保護(hù)環(huán)20。
襯底電流引起包括P型阱區(qū)12的P型半導(dǎo)體襯底10中的電位差，該電位差對(duì)應(yīng)于襯底電流和P型半導(dǎo)體襯底10的電阻的乘積，因而源區(qū)16S的底部附近的電位相對(duì)于保護(hù)環(huán)20升高。當(dāng)電位升高到漏區(qū)16D和溝道區(qū)16C之間的PN結(jié)被正向偏置的電壓(例如0.7伏)時(shí)，即當(dāng)漏電壓到達(dá)電壓Vt1(圖4)時(shí)，寄生雙極晶體管22導(dǎo)通，從而在漏區(qū)16D和源區(qū)16S之間產(chǎn)生低阻狀態(tài)。該現(xiàn)象稱作快速返回，并且電壓Vt1被稱作觸發(fā)電壓。簡(jiǎn)而言之，源-漏電阻顯著降低從而大量的浪涌電流流過寄生雙極晶體管22，由此浪涌電流或ESD電流可以被安全地放電。
在這種情況下，擊穿電壓Vt2(圖4)必須被設(shè)置得足以高于觸發(fā)電壓Vt1。否則，在其余部分的指處發(fā)生快速返回之前，電流集中在最先發(fā)生快速返回的部分指處。當(dāng)施加到最先發(fā)生快速返回的部分指的電壓到達(dá)擊穿電壓Vt2時(shí)，擊穿電流It2流過最先發(fā)生快速返回的部分指。此時(shí)，MOS型半導(dǎo)體器件的內(nèi)部電路被破壞。簡(jiǎn)而言之，為了解決該電流集中問題，必須保證在所有的指均勻發(fā)生快速返回。
圖5和6示出了具有ESD保護(hù)結(jié)構(gòu)的第二現(xiàn)有技術(shù)MOS型半導(dǎo)體器件，其公布于例如JP-A-H11-274404中。在圖5和6中，與圖1和2相似的特征用相同的標(biāo)號(hào)表示。
在具有ESD保護(hù)結(jié)構(gòu)的該第二現(xiàn)有技術(shù)MOS型半導(dǎo)體器件中，在P+型保護(hù)環(huán)20和晶體管形成區(qū)19之間的P型阱區(qū)12中限定了P型阱阻擋區(qū)24使得其位于STI層18下面，如圖5和6所示。也就是說，晶體管形成區(qū)19被P型阱阻擋區(qū)24所包圍。
注意，在用P型雜質(zhì)注入工藝形成P型阱區(qū)12時(shí)通過掩模對(duì)應(yīng)于P型阱阻擋區(qū)24的區(qū)域而進(jìn)行P型阱阻擋區(qū)24的限定。此外，注意，P型阱阻擋區(qū)24可以限定為低密度N型區(qū)。
由于P型阱阻擋區(qū)24的存在，所以增加了晶體管形成區(qū)19和保護(hù)環(huán)20之間的襯底電阻(其由圖6中的標(biāo)號(hào)R3表示)，導(dǎo)致了觸發(fā)電壓(Vt1)的降低，由此在第二現(xiàn)有技術(shù)MOS型半導(dǎo)體器件的ESD保護(hù)結(jié)構(gòu)中的所有指中都能均勻地發(fā)生快速返回。
在該第二現(xiàn)有技術(shù)MOS型半導(dǎo)體中，在確保所有指中均勻發(fā)生快速返回之前，必需適當(dāng)?shù)卮_定晶體管形成區(qū)19和保護(hù)環(huán)20之間的襯底電阻的值。通過調(diào)整P型阱阻擋區(qū)24的寬度來進(jìn)行襯底電阻值的確定。在這種情況下，不能使P型阱阻擋區(qū)24的寬度太窄，因?yàn)镻型雜質(zhì)從P型阱區(qū)12擴(kuò)散到P型阱阻擋區(qū)24中從而P型阱阻擋 24可能消失。
這樣，在第二現(xiàn)有技術(shù)MOS型半導(dǎo)體器件中，為確保所有指中均勻地發(fā)生快速返回，可能存在不能夠適當(dāng)且正確地設(shè)定晶體管形成區(qū)19和保護(hù)環(huán)20之間的襯底電阻的情況。
圖7概念性地示出了具有ESD保護(hù)結(jié)構(gòu)的第三現(xiàn)有技術(shù)MOS型半導(dǎo)體器件，該ESD保護(hù)結(jié)構(gòu)以互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)為特征，例如，如Tung-Yang Chen等人在IEEE TRANSACTIONSEMICONDUCTOR MANUFACTURING的第16卷第3期，2003年8月，486-500頁中的題為“Analysis on the Dependence of LayoutParameters on ESD Robustness of CMOS Devices for Manufacturing inDeep-Submission CMOS process”的文章中所公開的。注意，在圖7中，雖然ESD保護(hù)結(jié)構(gòu)以截面圖示出，但是由于是概念性地說明，因此該視圖與實(shí)際截面不同。
如圖7所示，第三現(xiàn)有技術(shù)MOS型半導(dǎo)體器件包括P型半導(dǎo)體襯底26，其來自于例如P型硅片。與上述第一現(xiàn)有技術(shù)MOS型半導(dǎo)體器件相似，該第三現(xiàn)有技術(shù)MOS型半導(dǎo)體器件以有效地構(gòu)成ESD保護(hù)結(jié)構(gòu)的多指結(jié)構(gòu)為特征。在每個(gè)指中，沿伸長(zhǎng)的柵電極(未示出)在P型半導(dǎo)體襯底26中形成N型阱區(qū)28N和P型阱區(qū)28P使得它們彼此相鄰。
在N型阱區(qū)28N中，源區(qū)30PS形成為P+型區(qū)。盡管在圖7中未示出，但是在N型阱區(qū)28N中，漏區(qū)形成為P+型區(qū)。簡(jiǎn)而言之，在N型阱區(qū)28N中制作通常用標(biāo)號(hào)32P表示的P溝道MOS晶體管，并且被形成為N型阱區(qū)28N中的N+型區(qū)的保護(hù)環(huán)34N所包圍。
另一方面，在P型阱區(qū)28P中，源區(qū)30NS形成為N+型區(qū)。盡管在圖7中未示出，但是在P型阱區(qū)28P中，漏區(qū)形成為N+型區(qū)。簡(jiǎn)而言之，在P型阱區(qū)28P中制作通常用標(biāo)號(hào)32N表示的N溝道MOS晶體管，并且被形成為P型阱區(qū)28P中的P+型區(qū)的保護(hù)環(huán)34P所包圍。
如圖7所示，在P溝道MOS晶體管32P中，布線源區(qū)30PS和保護(hù)環(huán)34N從而向其提供電源電壓(VDD)。此外，在N溝道MOS晶體管32N中，布線源區(qū)30NS和保護(hù)環(huán)34P使其接地(GND)。盡管在圖7中未示出，但是P溝道MOS和N溝道MOS晶體管32P和32N的漏區(qū)都通過輸入緩沖器的中介連接到該現(xiàn)有技術(shù)MOS型半導(dǎo)體器件的內(nèi)部電路。這樣，能夠保護(hù)內(nèi)部電路免受由負(fù)浪涌電流或正浪涌電流引起的損壞。
然而，在上述具有ESD保護(hù)結(jié)構(gòu)的第三現(xiàn)有技術(shù)MOS型半導(dǎo)體器件中，如下所述必需解決鎖住問題。
在具有P溝道MOS和N溝道MOS晶體管32P和32N的CMOS結(jié)構(gòu)中，不可避免地制成寄生PNPN結(jié)構(gòu)或寄生三極管結(jié)構(gòu)，如圖7所示意性表示。也就是說，寄生三極管結(jié)構(gòu)包括寄生PNP雙極晶體管TR1和寄生NPN雙極晶體管TR2。在寄生PNP雙極晶體管TR1中，P型半導(dǎo)體襯底26作為集電極，N型阱28N作為基極，源區(qū)30PS作為發(fā)射極。另一方面，在寄生NPN雙極晶體管TR2中，P型半導(dǎo)體襯底26和P型阱區(qū)作為基極，P型阱28P作為集電極，源區(qū)30NS作為發(fā)射極。注意，在圖7中，標(biāo)號(hào)RN1、RN2、RN3和RN4表示N型阱區(qū)28N的襯底電阻，標(biāo)號(hào)RP1、RP2、RP3和RP4表示P型阱區(qū)28P的襯底電阻，標(biāo)號(hào)Rsub表示寄生PNP雙極晶體管TR1的集電極和NPN雙極晶體管TR2的基極之間的襯底電阻。
例如，當(dāng)P溝道MOS晶體管32P的漏區(qū)(未示出)被提供大量的載流子(電子)時(shí)，一部分載流子被N型雜質(zhì)擴(kuò)散區(qū)或保護(hù)環(huán)34N吸收，但是剩余部分載流子流入到P溝道晶體管32P的源區(qū)30PS中，由此在N型阱區(qū)28N中引起電流。此時(shí)，在N型阱區(qū)28N中發(fā)生電位降低，該電位降低對(duì)應(yīng)于N型阱區(qū)28N的襯底電阻的值和在其中引起的電流的值的乘積。這樣，由于在N型阱區(qū)28N中的電位降低，寄生PNP雙極晶體管TR1導(dǎo)通。由于PNP雙極晶體管TR1的集電極和NPN雙極晶體管TR2的基極之間的連接，寄生PNP雙極晶體管TR1的導(dǎo)通狀態(tài)引起了NPN雙極晶體管TR2的基極電位的升高，從而NPN雙極晶體管TR2的基極也導(dǎo)通，導(dǎo)致了在寄生三級(jí)管(PNPN)結(jié)構(gòu)中發(fā)生鎖住狀態(tài)。
發(fā)生鎖住狀態(tài)導(dǎo)致了電源線(VDD)和地線(GND)之間的襯底電阻的降低，從而大量電流流過半導(dǎo)體襯底26，導(dǎo)致ESD保護(hù)結(jié)構(gòu)的損壞。
注意，在上述第一和第二MOS型半導(dǎo)體器件中，由于圖1和5所示的每個(gè)ESD保護(hù)電路通常形成一部分CMOS結(jié)構(gòu)，所以可能發(fā)生鎖住狀態(tài)。
在例如Tiziana Cavioni等人在Proc.IEEE 1990 Int.Conference onMicroelectronic Test Structures，Vol.3，1990年3月，41-46頁的“Latch-Up Characterization in Standard and Twin-Tub Test Structures byElectrical Measurements，2-D Simulations and IR Microscopy”的文章中討論了鎖住狀態(tài)的發(fā)生。
此外，在Liao S等人在Reliability Symposium Proceedings，2003 41stAnnual.2003 IEEE International，March 30-April 4，2003；PP92-98的“New Observation and Analysis of Various Guard-ring Structures onLatch-Up Hardness by Backside Photo Emission Image”的文章中作為光發(fā)射照片(photo emission photograph)公開了鎖住狀態(tài)的發(fā)生。
為了避免鎖住狀態(tài)的發(fā)生，在半導(dǎo)體襯底26中形成P溝道MOS和N溝道MOS晶體管32P和32N從而使其彼此隔離是有效的。但是，不能采用該工序，因?yàn)樵赑溝道MOS和N溝道MOS晶體管32P和32N之間的間隔導(dǎo)致具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的布圖面積增加。
此外，通過使包括N型和P型阱區(qū)28N和28P的半導(dǎo)體襯底26的襯底電阻小，能夠防止發(fā)生鎖住狀態(tài)。特別地，在半導(dǎo)體襯底26中的電位根據(jù)襯底電阻值和流過半導(dǎo)體襯底26的電流值的乘積而變化。因此，當(dāng)襯底電阻小時(shí)，在半導(dǎo)體襯底26中的電位變化也小，從而難以導(dǎo)通寄生雙極晶體管TR1和TR2，導(dǎo)致了防止鎖住狀態(tài)的發(fā)生。
但是，當(dāng)使襯底電阻小時(shí)，快速返回發(fā)生的電壓或觸發(fā)電壓(Vt1)升高，從而發(fā)生局部發(fā)生快速返回的問題，如下文所述。也就是說，鎖住問題和局部發(fā)生快速返回問題之間存在折衷關(guān)系。
與圖5相似的圖8示出了具有ESD保護(hù)結(jié)構(gòu)的第四現(xiàn)有技術(shù)MOS型半導(dǎo)體器件，如JP-A-H11-274404中所公開的。注意，在圖8中，與圖5相似的特征用相同的標(biāo)號(hào)表示。
第四現(xiàn)有技術(shù)MOS型半導(dǎo)體器件與圖5和6所示的第二現(xiàn)有技術(shù)MOS型半導(dǎo)體器件基本相同，不同之處在于在保護(hù)環(huán)20和晶體管形成區(qū)19之間的P型阱區(qū)12中限定了兩個(gè)P型阱阻擋區(qū)36A和36B使得其沿最外面的伸長(zhǎng)的柵電極14延伸。也就是說，在沿垂直于伸長(zhǎng)的柵電極14的晶體管形成區(qū)19的每個(gè)邊38A和38B沒有限定P型阱阻擋區(qū)。
在第四現(xiàn)有技術(shù)MOS型半導(dǎo)體器件中，通過合適地調(diào)節(jié)保護(hù)環(huán)20和每個(gè)邊38A和38B之間的距離，能夠控制包括P型阱區(qū)12的半導(dǎo)體襯底10的襯底電阻，從而發(fā)生不均勻快速返回的問題不會(huì)發(fā)生。
此外，在該第四現(xiàn)有技術(shù)MOS型半導(dǎo)體器件中，由于半導(dǎo)體襯底自身形成為低阻襯底，所以基本上不會(huì)發(fā)生鎖住問題。
第一實(shí)施例參考圖9到12，下面說明根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第一實(shí)施例。
如圖10所示，MOS型半導(dǎo)體器件包括P型半導(dǎo)體襯底40，其來自于例如P型硅片。從圖9和10中明顯看出，在P型半導(dǎo)體襯底40中形成P型阱區(qū)41P，并且在P型半導(dǎo)體襯底40中形成N型阱區(qū)41N。此外，通過在其中形成STI層43P，在P型阱區(qū)41P中限定了矩形晶體管形成區(qū)42P，并且通過在其中形成STI層43N，在N型阱區(qū)41N中限定了矩形晶體管形成區(qū)42N。
MOS型半導(dǎo)體器件以有效地構(gòu)成ESD保護(hù)結(jié)構(gòu)的多指結(jié)構(gòu)為特征。
特別地，在晶體管形成區(qū)42P處，在P型阱區(qū)41P上形成多個(gè)伸長(zhǎng)的柵電極44P使其彼此平行布置。如圖10所示，每個(gè)伸長(zhǎng)的柵電極44P包括在P型阱區(qū)41P上的形成為二氧化硅層的柵絕緣層44PA，以及在柵絕緣層44PA上的形成為多晶硅層的柵電極層44PB。注意，柵電極層44PB的每個(gè)末端通過過孔栓(未示出)的中介連接到P型阱區(qū)41P。
此外，在晶體管形成區(qū)42P處，在P型阱區(qū)41P中形成多個(gè)N+型區(qū)45PS和45PD使其相對(duì)于伸長(zhǎng)的柵電極44P交替排列。在該實(shí)施例中，N+型區(qū)45PS作為源區(qū)，N+型區(qū)45PD作為漏區(qū)，溝道區(qū)45PC限定在源和漏區(qū)45PS和45PD之間，如圖10所示。
每個(gè)源區(qū)45PS被形成在其上的硅化物層46PS所覆蓋。此外，每個(gè)漏區(qū)45PD被形成于其上的中央硅化物層46PD1和兩邊硅化物層46PD2部分覆蓋，從而在有關(guān)的漏區(qū)45PD上限定了硅化物阻擋區(qū)47P，如圖9所最佳表示的。每個(gè)邊硅化物層46PD2沿相應(yīng)的伸長(zhǎng)的柵電極44P延伸。
另一方面，在晶體管形成區(qū)42N處，在N型阱區(qū)41N中形成多個(gè)伸長(zhǎng)的柵電極44N使其彼此相互平行布置。如圖11所示，每個(gè)伸長(zhǎng)的柵電極44N包括在N型阱區(qū)41N上的形成為二氧化硅層的柵絕緣層44NA，以及在柵絕緣層44NA上的形成為多晶硅層的柵電極層44NB。注意，柵電極層44PB的每個(gè)末端通過過孔栓(未示出)的中介連接到N型阱區(qū)41N。
此外，在晶體管形成區(qū)42N處，在N型阱區(qū)41N中形成多個(gè)P+型區(qū)45NS和45ND使其相對(duì)于伸長(zhǎng)的柵電極44N交替排列。在該實(shí)施例中，P+型區(qū)45NS作為源區(qū)，P+型區(qū)45ND作為漏區(qū)，溝道區(qū)45NC限定在源和漏區(qū)45NS和45ND之間，如11所示。
每個(gè)源區(qū)45NS被形成在其上的硅化物層46NS所覆蓋。此外，每個(gè)漏區(qū)45ND被形成于其上的中央硅化物層46ND1和兩邊硅化物層46ND2部分覆蓋，從而在有關(guān)的漏區(qū)45ND上限定了硅化物阻擋區(qū)47N，如圖9所最佳表示的。每個(gè)邊硅化物層46ND2沿相應(yīng)的伸長(zhǎng)的柵電極44N延伸。
盡管在圖9、10和11中沒有示出，但實(shí)際上，在包括P型和N型阱區(qū)41P和41N的P型半導(dǎo)體襯底40的表面上形成了絕緣中間層，從而伸長(zhǎng)的柵電極44P和44N、源區(qū)45PS和45NS、以及漏區(qū)45PD和45ND都被絕緣中間層覆蓋。
在晶體管形成區(qū)42P處，在每個(gè)源區(qū)45PS上的絕緣中間層中形成了接觸栓47PS使其與相應(yīng)的硅化物層46PS相接觸，并且在伸長(zhǎng)的柵電極44P的延伸方向上彼此對(duì)齊，如圖9所示。相似地，在每個(gè)漏區(qū)45PD上的絕緣中間層中形成了接觸栓47PD使其與相應(yīng)的中央硅化物層46PD1相接觸，并且在伸長(zhǎng)的柵電極44P的延伸方向上彼此對(duì)齊。此外，在每個(gè)伸長(zhǎng)的柵電極44P的末端之上的絕緣中間層中形成接觸栓44PC使其與有關(guān)的伸長(zhǎng)的柵電極44P的相應(yīng)末端相接觸。
如圖9和10所示，在P型阱區(qū)41P中制作和形成P+型區(qū)48P作為保護(hù)環(huán)，從而包圍STI層43P。
簡(jiǎn)而言之，形成在晶體管形成區(qū)42P中的伸長(zhǎng)的柵電極44P、源區(qū)45PS和漏區(qū)45PD限定了多指型ESD保護(hù)器件，并且由伸長(zhǎng)的柵電極44P之一、沿有關(guān)的伸長(zhǎng)的柵電極44P的各邊布置的源和漏區(qū)46PS和46PD限定一個(gè)指，沿每個(gè)伸長(zhǎng)的柵電極44P串連制作和布置了多個(gè)N溝道MOS晶體管。注意，在該實(shí)施例中，該多指型ESD保護(hù)器件包括彼此平行布置的6個(gè)指。
另一方面，在晶體管形成區(qū)42N處，在每個(gè)源區(qū)45NS上的絕緣中間層中形成了接觸栓47NS使其與相應(yīng)的硅化物層46NS相接觸，并且在伸長(zhǎng)的柵電極44N的延伸方向上彼此對(duì)齊，如圖9所示。相似地，在每個(gè)漏區(qū)45ND上的絕緣中間層中形成了接觸栓47ND使其與相應(yīng)的中央硅化物層46ND1相接觸，并且在伸長(zhǎng)的柵電極44N的延伸方向上彼此對(duì)齊。此外，在每個(gè)伸長(zhǎng)的柵電極44N的末端之上的絕緣中間層中形成接觸栓44NC使其與有關(guān)的伸長(zhǎng)的柵電極44N的相應(yīng)末端相接觸。
如圖9和11所示，在N型阱區(qū)41N中制作和形成N+型區(qū)48N作為保護(hù)環(huán)，從而包圍STI層43N。
簡(jiǎn)而言之，形成在晶體管形成區(qū)42N中的伸長(zhǎng)的柵電極44N、源區(qū)45NS和漏區(qū)45ND限定了多指型ESD保護(hù)器件，并且由伸長(zhǎng)的柵電極44N之一、沿有關(guān)的伸長(zhǎng)的柵電極44N的各邊布置的源和漏區(qū)45NS和45ND限定一個(gè)指，沿每個(gè)伸長(zhǎng)的柵電極44N串連制作和布置了多個(gè)P溝道MOS晶體管。注意，在該實(shí)施例中，該多指型ESD保護(hù)器件包括6個(gè)指，通常用標(biāo)號(hào)F1、F2、F3、F4、F5和F6表示。
在晶體管形成區(qū)42P和42N中限定的ESD保護(hù)器件中，布線漏區(qū)45PD和45ND使得它們連接到形成在前述絕緣中間層上的電極焊盤(未示出)，該電極焊盤通過輸入緩沖器(未示出)的中介連接到內(nèi)部電路(未示出)。此外，布線源區(qū)45PS使得其被提供電源電壓(VDD)，并且布線漏區(qū)45NS使其接地(GND)。
在第一實(shí)施例中，P型阱阻擋區(qū)49限定在晶體管形成區(qū)42P和P型雜質(zhì)擴(kuò)散區(qū)或保護(hù)環(huán)48P之間的P型阱區(qū)42中，使其位于STI層43P之下，如圖9和10所示。特別地，構(gòu)成P型阱阻擋區(qū)49使得在晶體管形成區(qū)42P的邊51的中央的旁邊限定一個(gè)間隙50，其緊鄰晶體管形成區(qū)42N并且垂直于伸長(zhǎng)的柵電極44P的延伸方向，如圖9和12所示。注意，如圖12可明顯看出的，間隙50限定為P型阱區(qū)41P的一部分。
當(dāng)由P型雜質(zhì)注入工藝形成P型阱區(qū)41P時(shí)，可以通過掩模與P型阱阻擋區(qū)49相對(duì)應(yīng)的區(qū)域進(jìn)行P型阱阻擋區(qū)49的限定，然后沿P型阱阻擋區(qū)49進(jìn)行STI層43P的形成。
圖13示出了在晶體管形成區(qū)42P中限定的ESD保護(hù)器件的等效電路。注意，在該圖中，標(biāo)號(hào)F1到F6如上所述表示各個(gè)指。
如圖13所示，每個(gè)指F1到F6包括N溝道MOS晶體管，并且這些N溝道MOS晶體管彼此串連連接。每個(gè)N溝道MOS晶體管的漏45PD通過漏電阻RD的中介連接到輸入電極焊盤52，該電阻來自于每個(gè)漏區(qū)45PD上的硅化物阻擋區(qū)47P的限定。
在圖13中，標(biāo)號(hào)53表示輸入緩沖器，其形成為在P型半導(dǎo)體襯底40中形成的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器，并且CMOS反相器包括彼此相關(guān)聯(lián)的P溝道MOS晶體管和N溝道晶體管。輸入緩沖器或CMOS反相器BU的公共柵連接到輸入電極焊盤52，并且CMOS反相器53的公共漏連接到形成在P型半導(dǎo)體襯底40中的內(nèi)部電路(未示出)。此外，在輸入緩沖器或CMOS反相器53中，P溝道MOS晶體管的源連接到電源電壓線(VDD)，N溝道MOS晶體管的源連接到地線(GND)。
在圖13中，各標(biāo)號(hào)RSUB1、RSUB2、RSUB3、RSUB4、RSUB5、RSUB6、RSUB7和RSUB8表示指F1到F6的溝道區(qū)45PC之間的襯底電阻。例如，指F1的溝道區(qū)45PC和指F2的溝道區(qū)45PC通過襯底電阻RSUB1、RSUB2和RSUB3的中介彼此連接。此外，指F3的溝道區(qū)45PC和指F4的溝道區(qū)45PC通過襯底電阻RSUB3、RSUB4、RSUB5和RSUB6的中介彼此連接。
在圖13中，標(biāo)號(hào)RSUB/GAP表示襯底電阻，其來自于位于晶體管形成區(qū)42P的邊51的中央的旁邊的間隙50。也就是說，襯底電阻RSUB/GAP插入在地線(GND)和指F1到F6的每個(gè)溝道區(qū)45PC之間，并且位于中央指F3和F4的溝道區(qū)45PC之間的連接處。結(jié)果，地線(GND)和最外面的指F1和F6的每個(gè)溝道區(qū)45PC之間的襯底電阻相對(duì)大，而地線(GND)和中央指F3和F4的每個(gè)溝道區(qū)45PC之間的襯底電阻相對(duì)小。
如已經(jīng)陳述的，每個(gè)伸長(zhǎng)的柵電極44P的柵電極層44PA在其末端連接到P型阱區(qū)41P。而且，間隙50位于晶體管形成區(qū)42P的邊51的中央的旁邊。因此，和最外面的指F1和F6相比，在指F2到F5中，地線(GND)和每個(gè)伸長(zhǎng)的柵電極44P之間的柵電阻相對(duì)小。這樣，在指F2到F5中，每個(gè)N溝道MOS晶體管可以被看作gg(柵極接地)-NMOS晶體管。注意，在圖13中，各標(biāo)號(hào)RGG1和RGG6表示地線(GND)和最外面的指F1和F6的伸長(zhǎng)的柵電極44P之間的柵電阻，并且柵電阻RGG1和RGG6的每個(gè)落在從100Ω到1kΩ的范圍內(nèi)。
接著，將在下面說明根據(jù)本發(fā)明的MOS型半導(dǎo)體器件的第一實(shí)施例的操作。
例如，當(dāng)輸入電極焊盤52被提供正向浪涌電流時(shí)，該電流流入到限定在晶體管形成區(qū)42P中的ESD保護(hù)器件的漏區(qū)45ND中。此時(shí)，由于最外面的指F1到F6的襯底電阻大于其余指F2到F5中的襯底電阻，所以在每個(gè)最外面的指F1和F6中發(fā)生快速返回。然后，由快速返回的發(fā)生而產(chǎn)生的襯底電流依次通過指2和5的襯底部分和指3和4的襯底部分的中介而流向間隙50，從而在指2和5以及指3和4的每個(gè)襯底部分處襯底電位升高。結(jié)果，在每個(gè)指F2和F5中發(fā)生快速返回，然后在每個(gè)指F3和F4中發(fā)生快速返回。也就是說，從最外面的指F1和F6向中央指F3和F4以連鎖反應(yīng)的方式發(fā)生快速返回。這樣，能夠安全地將正浪涌電流放電到地線(GND)中。
根據(jù)第一實(shí)施例，僅僅通過調(diào)節(jié)間隙50的寬度，就能夠容易且最佳地確定襯底電阻RSUB/GAP的值，從而可以確保在所有的指F1到F6中以連鎖反應(yīng)的方式發(fā)生快速返回。在這種情況下，為了正確地控制在所有的指F1到F6中發(fā)生快速返回，無需增加晶體管形成區(qū)42P和保護(hù)環(huán)48P之間的距離，并且無需使P型阱阻擋區(qū)49的寬度過窄。
此外，由于在晶體管形成區(qū)42P的邊51的中央的旁邊的間隙50的存在，不僅能夠使中央指F3和F4的襯底電阻相對(duì)小，而且也能夠使P型阱區(qū)41P和N型阱區(qū)41N之間的襯底電阻小。這樣，能夠有效地防止在晶體管形成區(qū)42P和42N中限定的ESD保護(hù)器件中發(fā)生鎖住狀態(tài)。
根據(jù)第一實(shí)施例，能夠合適地解決前述局部發(fā)生快速返回和鎖住問題而不會(huì)增加P型阱區(qū)41P和N型阱區(qū)41N之間的距離。
在能夠安全地確保在所有的指F1到F6中發(fā)生快速返回的之前，間隙50的寬度應(yīng)該盡可能小。優(yōu)選地，間隙50的寬度應(yīng)該設(shè)置得小于漏區(qū)45PD的寬度。
簡(jiǎn)而言之，在該實(shí)施例中，由于包圍晶體管形成區(qū)41P的P型阱阻擋區(qū)49的存在，半導(dǎo)體襯底表現(xiàn)出高電阻，這樣能夠避免鎖住問題。但是，根據(jù)本發(fā)明，僅僅通過調(diào)整間隙50的寬度，就能夠在半導(dǎo)體襯底40中設(shè)置希望的電阻分布，從而解決了局部快速返回發(fā)生和鎖住問題。
第二實(shí)施例圖14和15示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第二實(shí)施例。注意，在圖14和15中，與圖9和12相似的特征用相同的標(biāo)號(hào)表示。
該第二實(shí)施例與上述第一實(shí)施例基本相同，不同之處在于，在與晶體管形成區(qū)42N相鄰的晶體管形成區(qū)42P的邊51的中央處的STI層43P中形成間隙54并且保護(hù)環(huán)48P具有整體地從其中延伸到間隙54的突出部48PP。
在該第二實(shí)施例中，由于形成為保護(hù)環(huán)48P的一部分的突出部48PP的存在，所以能夠使晶體管形成區(qū)42P和保護(hù)環(huán)48之間的襯底電阻(RSUB/GAP)較小，這樣能夠進(jìn)一步確保在所有的指F1到F6中發(fā)生快速返回。
此外，根據(jù)第二實(shí)施例，不僅通過調(diào)整間隙50的寬度還可調(diào)整突出部48PP的長(zhǎng)度來最佳確定襯底電阻(RSUB/GAP)的值。
注意，在第二實(shí)施例中，ESD保護(hù)器件以與圖9到13所示的上述第一實(shí)施例基本上相似的方式工作。
第三實(shí)施例圖16示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第三實(shí)施例。注意，在圖16中，與圖9相似的特征用相同的標(biāo)號(hào)表示。
在圖16中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，并且從圖16中去掉了STI層43P以用實(shí)線直接示出一對(duì)P型阱阻擋區(qū)491和492。
在第三實(shí)施例中，ESD保護(hù)器件以包括10個(gè)指的多指結(jié)構(gòu)為特征，并且每個(gè)指包括伸長(zhǎng)的柵電極44P、沿有關(guān)的伸長(zhǎng)的柵電極44P的各邊布置的源和漏區(qū)45PS和45PD。每個(gè)源區(qū)45PS被形成在其上的硅化物層46PS所覆蓋。相似地，每個(gè)漏區(qū)45PD被形成在其上的硅化物層46PD所覆蓋。注意，在該實(shí)施例中，在硅化物層46PD中沒有限定硅化物阻擋區(qū)。在每個(gè)源區(qū)45PS上布置接觸栓47PS使得它們?cè)谏扉L(zhǎng)的柵電極44P的延伸方向上彼此對(duì)齊，并且在每個(gè)漏區(qū)45PD上布置接觸栓47PD使得它們?cè)谏扉L(zhǎng)的柵電極44P的延伸方向上彼此對(duì)齊。簡(jiǎn)而言之，與上述第一實(shí)施例相似，在晶體管形成區(qū)42P中制作多個(gè)N溝道MOS晶體管使其沿每個(gè)伸長(zhǎng)的柵電極44P串連布置。
此外，在第三實(shí)施例中，在沿接觸栓47PS的排列的每個(gè)源區(qū)45PS之下的P型阱區(qū)41P中限定伸長(zhǎng)的P型阱阻擋區(qū)55S。此外，在沿接觸栓47PD的排列的每個(gè)漏區(qū)45PD之下的P型阱區(qū)41P中限定伸長(zhǎng)的P型阱阻擋區(qū)55D。這樣，由于伸長(zhǎng)的P型阱阻擋區(qū)55S和55D的存在，所以在晶體管形成區(qū)42P處，襯底電阻增加。
此外，在第三實(shí)施例中，一對(duì)P型阱阻擋區(qū)491和492通常具有C形形狀，并且被布置為兩個(gè)間隙50A和50B在其間限定在垂直于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的邊51A和51B的各中央的旁邊。
在上述第一實(shí)施例中，當(dāng)在每個(gè)指F1到F6中發(fā)生快速返回時(shí)，快速返回容易在接近于P型阱阻擋49的間隙50的晶體管形成區(qū)42P的邊51的每個(gè)指的一個(gè)末端處開始。當(dāng)在有關(guān)的指的末端處開始發(fā)生快速返回時(shí)，大量電流易于集中在該指的末端處。在這種情況下，在該指的末端處可能產(chǎn)生大量的熱。
在第三實(shí)施例中，當(dāng)在每個(gè)指中發(fā)生快速返回時(shí)，由于兩個(gè)間隙50A和50B各自位于晶體管形成區(qū)42P的邊51A和51B的中央的旁邊，所以易于在每個(gè)指的中央處開始發(fā)生快速返回。然后，快速返回從有關(guān)的指的中央向其末端移動(dòng)，并且由此能夠防止在半導(dǎo)體器件中局部生成熱。
注意，在第三實(shí)施例中，ESD保護(hù)器件基本上以與圖9到13所示的上述第一實(shí)施例相同的方式工作。
第四實(shí)施例圖17示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第四實(shí)施例。注意，在圖17中，與圖9相似的特征用相同的標(biāo)號(hào)表示。
在圖17中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖17中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49。此外，以與圖9到13所示的上述第一實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第四實(shí)施例中，在晶體管形成區(qū)42P處的P型阱區(qū)41P中形成多個(gè)P+型區(qū)56使其沿每個(gè)最外面的指布置，并且這些P+型區(qū)56通過過孔栓58連接到導(dǎo)電層57。在接近于每個(gè)最外面的指的P型阱阻擋區(qū)49的邊之上的STI層43P上形成電阻層59，并且通過過孔栓61連接到從導(dǎo)電層57整體地延伸的導(dǎo)電層60。此外，電阻層59通過過孔栓64連接到一對(duì)導(dǎo)電層63A和63B，并且這些導(dǎo)電層63A和63B通過過孔栓65連接到P+型保護(hù)環(huán)48P。簡(jiǎn)而言之，P+型區(qū)56通過電阻層59的中介連接到保護(hù)環(huán)48P。
注意，盡管在圖17中沒有示出，但是該MOS型半導(dǎo)體器件包括多層布線結(jié)構(gòu)，并且在多層布線結(jié)構(gòu)中形成前述各導(dǎo)電層和各過孔栓。
優(yōu)選地，電阻層59由多晶硅制成。在該情況中，在形成伸長(zhǎng)的柵電極44P的柵電極層時(shí)可以同時(shí)進(jìn)行電阻層59的形成。
在第四實(shí)施例中，在最外面的指處的襯底電阻小于中央指處的襯底電阻。這樣，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND時(shí)，在中央指中發(fā)最先發(fā)生快速返回。然后，快速返回的發(fā)生向最外面的指移動(dòng)。也就是說，快速返回以連鎖反應(yīng)的方式從中央指向最外面的指發(fā)生。
當(dāng)然，盡管必需在每個(gè)最外面的指處最佳地確定襯底電阻的值使得能夠確保在所有的指中發(fā)生快速返回，但是通過調(diào)節(jié)電阻層或多晶硅層59的電阻值，可以容易地實(shí)現(xiàn)襯底電阻值的最佳確定。
第五實(shí)施例圖18示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第五實(shí)施例。注意，在圖18中，與圖16相似的特征用相同的標(biāo)號(hào)表示。
在圖18中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖18中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49A、49B、49C和49D。此外，以與圖16所示的上述第三實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第五實(shí)施例中，如圖18所示，P型阱阻擋區(qū)49A和49B通常具有C形形狀，并且沿垂直于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的各相對(duì)邊布置。此外，P型阱阻擋區(qū)49C和49D具有伸長(zhǎng)的形狀，并且沿平行于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的各相對(duì)邊布置。也就是說，進(jìn)行P型阱阻擋區(qū)49A、49B、49C和49D的布置使得一對(duì)間隙66A和66B以及一對(duì)間隙67A和67B限定在晶體管形成區(qū)42P中制作的ESD保護(hù)器件的各最外面的指的旁邊之間。優(yōu)選地，如圖18所示，一對(duì)間隙66A和66B以及一對(duì)間隙67A和67B相對(duì)于平行于伸長(zhǎng)的柵電極44P的延伸方向的穿過矩形晶體管形成區(qū)42P的中軸對(duì)稱地定位。與在上述第一實(shí)施例中使用的間隙50相似，間隙隙66A、66B、67A和67B限定為P型阱區(qū)41P的一部分。
與圖17所示的上述第四實(shí)施例相似，在該第五實(shí)施例中，由于間隙66A、66B、67A和67B的存在，所以在最外面的指處的襯底電阻比在其余指處的襯底電阻小。這樣，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND時(shí)，在中央指最先發(fā)生快速返回。然后，快速返回的發(fā)生向最外面的指移動(dòng)。也就是說，快速返回以連鎖反應(yīng)的方式從中央指向最外面的指發(fā)生。
當(dāng)然，盡管必需在每個(gè)最外面的指處最佳地確定襯底電阻的值使得能夠確保在所有的指中發(fā)生快速返回，但是通過調(diào)節(jié)間隙66A、66B、67A和67B的寬度可以容易地實(shí)現(xiàn)襯底電阻值的最佳確定。
此外，在第五實(shí)施例中，構(gòu)成ESD保護(hù)器件使得襯底電流在垂直于伸長(zhǎng)的柵電極44P的延伸方向的方向中流動(dòng)，這樣能夠進(jìn)一步以連鎖反應(yīng)方式促進(jìn)快速返回的發(fā)生。
第六實(shí)施例圖19示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第六實(shí)施例。注意，在圖19中，與圖9相似的特征用相同的標(biāo)號(hào)表示。
在圖19中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖19中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49E1、49E2、49F1到49F6，以及49G1到49G6。此外，以與圖9到13所示的上述第一實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第六實(shí)施例中，如圖19所示，P型阱阻擋區(qū)49E1和49E2通常具有C形形狀，并且沿垂直于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的各相對(duì)邊布置。此外，P型阱阻擋區(qū)49F1到49F6具有正方形形狀，并且沿平行于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的相對(duì)邊中的一個(gè)布置。此外，P型阱阻擋區(qū)49G1到49G6具有正方形形狀，并且沿平行于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的另一個(gè)邊布置。也就是說，進(jìn)行P型阱阻擋區(qū)49E1、49E2、49F1到49F6，以及49G1到49G6的布置使得一組7個(gè)間隙68和一組7個(gè)間隙69在其間限定在晶體管形成區(qū)42P中制作的ESD保護(hù)器件的各最外面的指的旁邊。優(yōu)選地，如圖19所示，一組7個(gè)間隙68和一組7個(gè)間隙69相對(duì)于平行于伸長(zhǎng)的柵電極44P的延伸方向的穿過矩形晶體管形成區(qū)42P的中軸對(duì)稱地定位。與在上述第一實(shí)施例中使用的間隙50相似，間隙68和69的每個(gè)限定為P型阱區(qū)41P的一部分。
與圖17所示的上述第四實(shí)施例相似，在該第六實(shí)施例中，在最外面的指處的襯底電阻比在中央指處的襯底電阻小。這樣，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND時(shí)，在中央指最先發(fā)生快速返回。然后，快速返回的發(fā)生向最外面的指移動(dòng)。也就是說，快速返回以連鎖反應(yīng)的方式從中央指向最外面的指發(fā)生。
當(dāng)然，盡管必需在每個(gè)最外面的指處最佳地確定襯底電阻的值使得能夠確保在所有的指中發(fā)生快速返回，但是通過調(diào)節(jié)間隙68和69的寬度可以容易地實(shí)現(xiàn)襯底電阻值的最佳確定。
第七實(shí)施例圖20示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第七實(shí)施例。注意，在圖20中，與圖16相似的特征用相同的標(biāo)號(hào)表示。
在圖20中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖20中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49。此外，以與圖16所示的上述第三實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第七實(shí)施例中，一對(duì)伸長(zhǎng)的P型阱阻擋區(qū)70A和70B沿保護(hù)環(huán)48P的內(nèi)相對(duì)邊71A和71B限定在P型阱區(qū)41P中，該內(nèi)相對(duì)邊垂直于伸長(zhǎng)的柵電極44P的延伸方向。也就是說，沒有沿保護(hù)環(huán)48P的每個(gè)另外內(nèi)相對(duì)邊72A和72B在P型阱區(qū)41P中限定P型阱阻擋區(qū)。替代地，保護(hù)環(huán)48P的另外相對(duì)邊72A和72B接近于晶體管形成區(qū)42P的相應(yīng)的相對(duì)邊。
在第七實(shí)施例中，由于沒有沿保護(hù)環(huán)48P的另外內(nèi)相對(duì)邊72A和72B的P型阱阻擋區(qū)，這能夠降低在作為整體的晶體管形成區(qū)42處的襯底電阻，從而能夠有效地防止鎖住狀態(tài)的發(fā)生。
另一方面，由于在每個(gè)源區(qū)45PS之下的P型阱區(qū)41P中限定了伸長(zhǎng)的P型阱阻擋區(qū)55S，并且由于在每個(gè)漏區(qū)45PD之下的P型阱區(qū)41P中限定了伸長(zhǎng)的P型阱阻擋區(qū)55D，在源和漏區(qū)45PS和45PD的每個(gè)處襯底電阻增加，由此能夠保證在所有指中發(fā)生均勻快速返回。
與圖17所示的第四實(shí)施例相似，在第七實(shí)施例中，在最外面的指處的襯底電阻小于在中央指處的襯底電阻。這樣，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND中，在中央指中最先發(fā)生快速返回。然后，快速返回的發(fā)生向最外面的指移動(dòng)。也就是說，快速返回以連鎖反應(yīng)的方式從中央指向最外面的指發(fā)生。
當(dāng)然，盡管必需在每個(gè)最外面的指處最佳地確定襯底電阻的值使得能夠確保在所有的指中發(fā)生快速返回，但是通過調(diào)節(jié)伸長(zhǎng)的P型阱阻擋區(qū)域55S和55D的長(zhǎng)度可以容易地實(shí)現(xiàn)襯底電阻值的最佳確定。
第八實(shí)施例圖21示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第八實(shí)施例。注意，在圖21中，與圖9相似的特征用相同的標(biāo)號(hào)表示。
在圖21中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖21中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49。此外，以與圖9到13所示的上述第一實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第八實(shí)施例中，在垂直于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的各相對(duì)邊上形成兩個(gè)伸長(zhǎng)的電阻層73A和73B。也就是說，伸長(zhǎng)的電阻層73A和73B的每個(gè)都位于并且沿著晶體管形成區(qū)42P和從圖21去掉的STI層43P之間的邊界。簡(jiǎn)而言之，形成每個(gè)伸長(zhǎng)的電阻層73A和73B使得與襯底形成區(qū)42P和STI層43P部分地重疊。
每個(gè)伸長(zhǎng)的電阻層73A和73B具有基本上等于最外面的伸長(zhǎng)的柵電極44P之間的長(zhǎng)度，并且在長(zhǎng)度方向呈現(xiàn)了落在從200Ω到1kΩ范圍內(nèi)的電阻值。優(yōu)選地，伸長(zhǎng)的電阻層73A和73B由多晶硅制成。在這種情況下，當(dāng)形成伸長(zhǎng)的柵電極44P的柵電極層時(shí)可以同時(shí)進(jìn)行電阻層73A和73B的形成。
伸長(zhǎng)的電阻層73A的一端通過過孔栓74A連接到通常為L(zhǎng)形的導(dǎo)電層74。L形的導(dǎo)電層74通過過孔栓74B連接到最外面的伸長(zhǎng)的電極44P之一的一端，并且通過過孔栓74C連接到保護(hù)環(huán)48P。伸長(zhǎng)的電阻層73A的另一端通過過孔栓75A連接到通常為L(zhǎng)形的導(dǎo)電層75。L形的導(dǎo)電層75通過過孔栓75B連接到另一個(gè)最外面的伸長(zhǎng)的電極44P的一端，并且通過過孔栓75C連接到保護(hù)環(huán)48P。位于最外面的伸長(zhǎng)的電極44P之間的其余的伸長(zhǎng)的柵電極44P的每個(gè)的一端通過過孔栓76A連接到導(dǎo)電層76，并且導(dǎo)電層76通過過孔栓76B連接到伸長(zhǎng)的電阻層73A。
伸長(zhǎng)的電阻層73B的一端通過過孔栓77A連接到通常為L(zhǎng)形的導(dǎo)電層77。L形的導(dǎo)電層77通過過孔栓77B連接到最外面的伸長(zhǎng)的電極44P的前述一個(gè)的另一端，并且通過過孔栓77C連接到保護(hù)環(huán)48P。伸長(zhǎng)的電阻層73B的另一端通過過孔栓78A連接到通常為L(zhǎng)形的導(dǎo)電層78。L形的導(dǎo)電層78通過過孔栓78B連接到另一個(gè)最外面的伸長(zhǎng)的電極44P的另一端，并且通過過孔栓78C連接到保護(hù)環(huán)48P。位于最外面的伸長(zhǎng)的電極44P之間的其余的伸長(zhǎng)的柵電極44P的每個(gè)的另一端通過過孔栓79A連接到導(dǎo)電層79，并且導(dǎo)電層79通過過孔栓79B連接到伸長(zhǎng)的電阻層73B。
注意，盡管在圖21中未示出，但是MOS型半導(dǎo)體器件包括多層布線結(jié)構(gòu)，并且在多層布線結(jié)構(gòu)中形成前述各導(dǎo)電層和各過孔栓。
對(duì)于上述結(jié)構(gòu)，伸長(zhǎng)的柵電極44P通過電阻層73A和73B彼此連接，并且然后連接到接地的保護(hù)環(huán)48P。
這樣，在保護(hù)環(huán)48P和每個(gè)最外面的伸長(zhǎng)的柵電極44P之間的襯底電阻相當(dāng)小，而在保護(hù)環(huán)48P和每個(gè)其余的伸長(zhǎng)的柵電極44P之間的襯底電阻相對(duì)大。也就是說，在保護(hù)環(huán)48P和中央的伸長(zhǎng)的柵電極44P(其最接近最外面的伸長(zhǎng)的柵電極44P之間的中央)之間的襯底電阻是最大的。簡(jiǎn)而言之，在晶體管形成區(qū)42P中，襯底電阻從晶體管形成區(qū)42P的邊向其中央逐漸增加。此外，在每個(gè)指中，伸長(zhǎng)的柵電極44P和漏區(qū)45PD通過產(chǎn)生在其間的寄生電容彼此連接。
在工作中，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND中，由于在有關(guān)的伸長(zhǎng)的柵電極和相應(yīng)的漏區(qū)之間的寄生電容連接，所以在每個(gè)伸長(zhǎng)的柵電極44P中的電位升高。此時(shí)，在每個(gè)最外面的伸長(zhǎng)的柵電極44P處電位最小，并且在與最外面的伸長(zhǎng)的柵電極44P之間的中央最接近的中央的伸長(zhǎng)的柵電極44P處電位最大。這樣，在與最外面的伸長(zhǎng)的柵電極44P之間的中央最接近的中央指中發(fā)生快速返回，并且快速返回的發(fā)生向最外面的指移動(dòng)。也就是說，快速返回以連鎖反應(yīng)的方式從中央指向最外面的指發(fā)生。
當(dāng)然，盡管必需在每個(gè)最外面的指處最佳地確定襯底電阻的值使得能夠確保在所有的指中發(fā)生快速返回，但是通過調(diào)節(jié)伸長(zhǎng)的電阻層或多晶硅層73A和73B的電阻值可以容易地實(shí)現(xiàn)襯底電阻值的變化或分布最佳確定。
第九實(shí)施例圖22示出了根據(jù)本發(fā)明具有ESD保護(hù)結(jié)構(gòu)的MOS型半導(dǎo)體器件的第九實(shí)施例。注意，在圖22中，與圖9相似的特征用相同的標(biāo)號(hào)表示。
在圖22中，僅示出了限定在矩形晶體管形成區(qū)42P中的ESD保護(hù)器件，從圖22中去掉了STI層43P以用實(shí)線直接示出P型阱阻擋區(qū)49。此外，以與圖9到13所示的上述第一實(shí)施例基本相同的方式構(gòu)成ESD保護(hù)器件的多指結(jié)構(gòu)。
在第九實(shí)施例中，四個(gè)P+型區(qū)80A和三個(gè)P+型區(qū)80B形成在晶體管形成區(qū)42P處的P型阱區(qū)41P中使其沿垂直于伸長(zhǎng)的柵電極44P的延伸方向的晶體管形成區(qū)42P的相對(duì)邊之一布置。如圖22所示，P+型區(qū)80A具有小于P+型區(qū)80B的尺寸，并且相對(duì)于源區(qū)45P對(duì)應(yīng)地布置。另一方面，P+型區(qū)80B相對(duì)于漏區(qū)45D對(duì)應(yīng)地布置。這些P+型區(qū)80A和80B通過過孔栓82連接到導(dǎo)電層81。
電阻層83形成在接近于P+型區(qū)80A和80B的P型阱阻擋區(qū)49的邊之上的STI層43P上，并且通過過孔栓85連接到從導(dǎo)電層81整體地延伸的導(dǎo)電層84。此外，電阻層83通過過孔栓87連接到一對(duì)導(dǎo)電層86A和86B，并且這些導(dǎo)電層86A和86B通過過孔栓88連接到P+保護(hù)環(huán)48P。簡(jiǎn)而言之，P+型區(qū)80A和80B通過電阻層83的中介連接到保護(hù)環(huán)48P。
注意，盡管在圖22中沒有示出，但是MOS型半導(dǎo)體器件包括多層布線結(jié)構(gòu)，并且在多層布線結(jié)構(gòu)中形成前述各導(dǎo)電層和各過孔栓。
優(yōu)選地，電阻層83由多晶硅制成。在這種情況下，當(dāng)伸長(zhǎng)的柵電極44P的柵電極層44PB形成時(shí)，能夠同時(shí)進(jìn)行電阻層83的形成。
根據(jù)上述第一實(shí)施例，在第九實(shí)施例中，與在中央指處的襯底電阻相比，在最外面的指處的襯底電阻最大。這樣，當(dāng)正浪涌電流流入到ESD保護(hù)器件的漏區(qū)45ND中，在最外面的指中最先發(fā)生快速返回。然后，快速返回的發(fā)生向中央指移動(dòng)。也就是說，以與上述第一實(shí)施例基本相同的方式，快速返回以連鎖反應(yīng)的方式從最外面的指向中央指發(fā)生。
根據(jù)第九實(shí)施例，僅僅通過調(diào)節(jié)電阻層83的值就能容易和最佳地確定襯底電阻的值，從而保證了以連鎖反應(yīng)的方式在所有指中發(fā)生快速返回。
在上述實(shí)施例中，P型阱阻擋區(qū)49作為具有大于P型阱區(qū)41P的電阻值的電阻值的區(qū)域，并且P型阱阻擋區(qū)49的電阻值基本上等于P型半導(dǎo)體襯底40的電阻值。在需要時(shí)，該P(yáng)型阱阻擋區(qū)49可以限定為具有大于P型半導(dǎo)體襯底40的電阻值的高電阻區(qū)，諸如低密度N型區(qū)。
根據(jù)本發(fā)明的ESD保護(hù)器件可以應(yīng)用于觸發(fā)三極管型ESD器件的觸發(fā)電路。
最后，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到前述說明是器件的優(yōu)選實(shí)施例，并且可以對(duì)本發(fā)明作各種變化和修改而不偏離其精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底(40)；形成在所述半導(dǎo)體襯底中的阱區(qū)(41P)；限定在所述阱區(qū)中的晶體管形成區(qū)(42P)；靜電放電保護(hù)器件，其制作在所述晶體管形成區(qū)中并且以包括多個(gè)指(F1，F(xiàn)2，F(xiàn)3，F(xiàn)4，F(xiàn)5，F(xiàn)6)的多指結(jié)構(gòu)為特征，所述各指包括彼此平行布置的伸長(zhǎng)的柵電極(44P)，相對(duì)于所述伸長(zhǎng)的柵電極交替布置的表現(xiàn)出第一導(dǎo)電類型的多個(gè)第一區(qū)(45PS)和表現(xiàn)出第一導(dǎo)電類型的多個(gè)第二區(qū)(45PD)；在所述阱區(qū)中形成的保護(hù)環(huán)(48P)，使其包圍所述晶體管形成區(qū)；阱阻擋區(qū)(49)，其形成在所述晶體管形成區(qū)和所述保護(hù)環(huán)之間的所述阱區(qū)中；以及與所述靜電放電保護(hù)器件相關(guān)的襯底電阻確定系統(tǒng)(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)，以確定在所述晶體管形成區(qū)的襯底電阻分布從而在所有所述指中以連鎖反應(yīng)的方式發(fā)生快速返回，并且抑制了鎖住狀態(tài)的發(fā)生。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述阱區(qū)(41P)表現(xiàn)出第一導(dǎo)電類型，所述阱阻擋區(qū)(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)表現(xiàn)出與所述阱區(qū)相同的導(dǎo)電類型。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述阱區(qū)(41P)表現(xiàn)出第一導(dǎo)電類型，所述阱阻擋區(qū)(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)限定為表現(xiàn)出第二導(dǎo)電類型的高電阻區(qū)。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且構(gòu)造所述阱阻擋區(qū)(49)使得在垂直于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)(42P)的邊(51)的中央的旁邊限定間隙(50)，所述襯底電阻確定系統(tǒng)包括限定所述間隙的所述阱阻擋區(qū)。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)，硅化物阻擋區(qū)(47P)限定在所述第二硅化物層中。
6.根據(jù)權(quán)利要求4的半導(dǎo)體器件，進(jìn)一步包括限定所述晶體管形成區(qū)(42P)的淺溝槽隔離層(43P)，所述阱阻擋區(qū)(49)位于所述淺溝槽隔離層之下，所述淺溝槽隔離層(43P)具有在其中形成在所述阱阻擋區(qū)的所述間隙(50)之上的間隙(54)，所述襯底電阻確定系統(tǒng)還包括從所述保護(hù)環(huán)(48P)延伸到形成在所述淺溝槽隔離層中的間隙(54)中的突出部(48PP)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)，硅化物阻擋區(qū)(47P)限定在所述第二硅化物層中。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述晶體管形成(42P)形成為矩形區(qū)域，并且用一對(duì)阱阻擋區(qū)(491，492)替代所述阱阻擋區(qū)(49)，構(gòu)造并布置所述一對(duì)阱阻擋區(qū)使得在垂直于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)的相對(duì)邊的中央的旁邊限定兩個(gè)間隙(50A，50B)，所述襯底電阻確定系統(tǒng)包括限定所述間隙的所述一對(duì)阱阻擋區(qū)。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中第一阱阻擋區(qū)(55S)限定在每個(gè)所述第一區(qū)(45PS)之下的所述阱區(qū)(41P)中并且第二阱阻擋區(qū)限定在每個(gè)所述第二區(qū)(45PD)之下的所述阱區(qū)(41P)中。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括限定所述晶體管形成區(qū)(42P)的淺溝槽隔離層(43P)，所述阱阻擋區(qū)(49)位于所述淺溝槽隔離層之下，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且所述襯底電阻確定系統(tǒng)包括形成在接近最外面的指的阱阻擋區(qū)(49)的各邊之上的所述淺溝槽隔離層上的兩個(gè)電阻層(59)，每個(gè)所述電阻層連接到形成在所述阱區(qū)(41P)中并且表現(xiàn)出第一導(dǎo)電類型的區(qū)(56)，并被進(jìn)一步連接到所述保護(hù)環(huán)(48P)。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)，硅化物阻擋區(qū)(47P)限定在所述第二硅化物層中。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且用多個(gè)阱阻擋區(qū)(49A，49B，49C，49D；49E1，49E2，49F1到49F6，49G1到49G6)替代所述阱阻擋區(qū)(49)，構(gòu)造并布置所述多個(gè)阱阻擋區(qū)使得在平行于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)的每個(gè)相對(duì)邊的旁邊限定間隙(66A，66B，66C，66D；68，69)，所述襯底電阻確定系統(tǒng)包括限定所述間隙的所述多個(gè)阱阻擋區(qū)。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中第一阱阻擋區(qū)(55S)限定在每個(gè)所述第一區(qū)(45PS)之下的所述阱區(qū)(41P)中并且第二阱阻擋區(qū)限定在每個(gè)所述第二區(qū)(45PD)之下的所述阱區(qū)(41P)中。
14.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)，硅化物阻擋區(qū)(47P)限定在所述第二硅化物層中。
15.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且用一對(duì)阱阻擋區(qū)(70A，70B)替代所述阱阻擋區(qū)(49)，沿垂直于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)的相對(duì)邊布置所述一對(duì)阱阻擋區(qū)，所述襯底電阻確定系統(tǒng)包括限定在所述第一區(qū)(45PS)之下的所述阱區(qū)(41P)中的多個(gè)第一阱阻擋區(qū)(55S)和限定在所述第二區(qū)(45PD)之下的所述阱區(qū)(41P)中的多個(gè)第二阱阻擋區(qū)(55D)。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中所述保護(hù)環(huán)(48P)具有與平行于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)(42P)的相對(duì)邊相接近的兩個(gè)內(nèi)相對(duì)邊。
17.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且所述襯底電阻確定系統(tǒng)包括沿垂直于所述伸長(zhǎng)的柵電極(44P)的延伸方向的所述晶體管形成區(qū)(42P)的各相對(duì)邊布置的兩個(gè)伸長(zhǎng)的電阻層(73A，73B)，每個(gè)所述伸長(zhǎng)的柵電極(44P)在其末端連接到所述伸長(zhǎng)的電阻層中的一個(gè)，在其另一末端連接到另一個(gè)伸長(zhǎng)的電阻層，所述伸長(zhǎng)的電阻層在其末端連接到所述保護(hù)環(huán)(48)。
18.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)。
19.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括限定所述晶體管形成區(qū)(42P)的淺溝槽隔離層(43P)，所述阱阻擋區(qū)(49)位于所述淺溝槽隔離層之下，其中所述晶體管形成區(qū)(42P)形成為矩形區(qū)域，并且所述襯底電阻確定系統(tǒng)包括形成在垂直于所述伸長(zhǎng)的柵電極(44P)的延伸方向的阱阻擋區(qū)(49)的邊之上的所述淺溝槽隔離層上的電阻層(83)，所述電阻層連接到形成在所述阱區(qū)(41P)中并且表現(xiàn)出第一導(dǎo)電類型的至少一個(gè)區(qū)(80A，80B)，并被進(jìn)一步連接到所述保護(hù)環(huán)(48P)。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中每個(gè)所述第一區(qū)(45PS)具有形成在其上的第一硅化物層(46PS)，每個(gè)所述第二區(qū)(45PD)具有形成在其上的第二硅化物層(46PD)，硅化物阻擋區(qū)(47P)限定在所述第二硅化物層中。
全文摘要
在半導(dǎo)體器件中，阱區(qū)(41P)形成在半導(dǎo)體襯底(40)中，晶體管形成區(qū)(42P)限定在阱區(qū)中。靜電放電保護(hù)器件制作在晶體管形成區(qū)中，并且以包括多個(gè)指(F1，F(xiàn)2，F(xiàn)3，F(xiàn)4，F(xiàn)5，F(xiàn)6)的多指結(jié)構(gòu)為特征。在阱區(qū)中形成保護(hù)環(huán)(48P)使其包圍晶體管形成區(qū)，并且在晶體管形成區(qū)和保護(hù)環(huán)之間的阱區(qū)中形成阱阻擋區(qū)(49)。襯底電阻確定系統(tǒng)(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)與靜電放電保護(hù)器件相關(guān)，以確定在晶體管形成區(qū)的襯底電阻分布從而在所有指中以連鎖反應(yīng)的方式發(fā)生快速返回，并且抑制了鎖住狀態(tài)的發(fā)生。
文檔編號(hào)H01L29/10GK1716604SQ20051007646
公開日2006年1月4日 申請(qǐng)日期2005年6月14日 優(yōu)先權(quán)日2004年6月14日
發(fā)明者兒玉紀(jì)行, 入野仁 申請(qǐng)人:恩益禧電子股份有限公司