專利名稱:高壓晶體管、半導(dǎo)體晶體管及晶體管的制造方法
技術(shù)領(lǐng)域:
本發(fā)明是有關(guān)于半導(dǎo)體裝置的設(shè)計,特別是有關(guān)于具有高壓耐受性的半導(dǎo)體裝置。
背景技術(shù):
類似如集成電路(IC)的半導(dǎo)體裝置在不同的電壓下運作。由于一特定的IC可能會面對兩種以上的電壓,所以制造商面對了需要經(jīng)濟(jì)地制造出具有能夠在不同電壓下工作的元件的IC產(chǎn)品的考驗。高電壓通常需要額外的空間來設(shè)置額外的結(jié)構(gòu)以及額外的制程步驟。再者,制程需求可能和標(biāo)準(zhǔn)電壓裝置的制程需求不兼容。
高電壓可能改變IC中的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的效能和運作參數(shù),此為和高電壓運作相關(guān)的一個議題。尤其是,高電壓接面具有陡峭電場,其可以將電子加速到一能量階,使其如同熱電子一般可以射入到柵極氧化物中,在那里他們可能會直接造成損害,或者他們可能會滯留并改變該柵極的有效電荷。上述的凈效應(yīng)為,該MOSFET的閥電壓可能會改變,進(jìn)而改變該IC的效能和運作參數(shù)。關(guān)于高電壓MOS裝置的另一議題為,漏極接面需要能夠保持施加到漏極的高電壓,而不會破壞該漏極接面或該溝道。
傳統(tǒng)上使用漏極延伸晶體管來提供上述問題的部分解決,其特別設(shè)計用來承受高電壓。在此種裝置中,用于漏極接觸的重度摻雜區(qū)域是設(shè)置于與該柵極相距一距離之處,并設(shè)于依據(jù)有相同種類摻雜的阱中。該阱將該高電壓分散到一較大的范圍中。另一傳統(tǒng)的方法,是使用厚柵極氧化層,其特別設(shè)計來承受高電壓。然而,可能會需要額外以及不兼容的制程步驟來產(chǎn)生該厚柵極氧化層,因此增加了制造的復(fù)雜度及成本。如果使用一長溝道,則會犧牲掉空間和速度。
因此,需要一種能夠承受高電壓的MOS結(jié)構(gòu),其節(jié)省空間并具有更高的制程兼容性。
發(fā)明內(nèi)容
本發(fā)明是有關(guān)于半導(dǎo)體裝置的設(shè)計,特別是有關(guān)于具有高壓耐受性的半導(dǎo)體裝置。
本發(fā)明提供一種高壓晶體管,其包括第一主動區(qū)域、第二主動區(qū)域、第一低摻雜區(qū)域、以及第二低摻雜區(qū)域。該第一主動區(qū)域是設(shè)于一基底柵極的一第一側(cè)。該第二主動區(qū)域,其是設(shè)于該基底的該柵極的一第二側(cè)。該第一低摻雜區(qū)域,其是形成于該柵極與該第一主動區(qū)域之間。該第二低摻雜區(qū)域,其是形成于該柵極與該第二主動區(qū)域之間,其長度較該第一摻雜區(qū)域明顯較長。
本發(fā)明所述的高壓晶體管,該第二主動區(qū)域為該晶體管的漏極。
本發(fā)明所述的高壓晶體管,該第一低摻雜區(qū)域在該柵極及一設(shè)于該柵極的該第一側(cè)上的一間隔層之下,其中該第二低摻雜區(qū)域是部分設(shè)于該柵極與設(shè)于該柵極的該第二側(cè)的一間隔層之下。
本發(fā)明并提供一種高壓晶體管,其包括第一主動區(qū)域、第二主動區(qū)域、以及溝槽絕緣。該第一主動區(qū)域是設(shè)于一基底中的一柵極的一第一側(cè)及一預(yù)定型的阱中。該第二主動區(qū)域,其是設(shè)于該柵極的一第二側(cè)。該溝槽絕緣(trench isolation,TI),其具有預(yù)定深度,并設(shè)于該阱中,并位于該第一主動區(qū)域及該柵極之間。其中包含該第一主動區(qū)域的該阱是作為該晶體管的漏極。
本發(fā)明所述的高壓晶體管,當(dāng)該晶體管為NMOS晶體管時,該阱為N型阱。
本發(fā)明所述的高壓晶體管,當(dāng)該晶體管為PMOS晶體管時,該阱為P型阱。
本發(fā)明并提供一種半導(dǎo)體晶體管,其包括一柵極、源極區(qū)域、漏極區(qū)域、及溝槽絕緣(trench isolation,TI)。該源極區(qū)域,其是設(shè)于一基底的該柵極的一第一側(cè)。該漏極區(qū)域,其是設(shè)于該基底的該柵極的一第二側(cè)。該溝槽絕緣是設(shè)于該基底,并介于該源極區(qū)域與該漏極區(qū)域之間,位于該柵極下方,其具有一預(yù)定頂部,其形成該源極區(qū)域與該漏極區(qū)域之間一溝道的一部分。
本發(fā)明所述的半導(dǎo)體晶體管,該溝槽絕緣的該頂部包含一結(jié)晶型硅物質(zhì)。
本發(fā)明所述的半導(dǎo)體晶體管,分別于該柵極的該第一側(cè)及該第二側(cè)包含一第一及第二淺溝槽絕緣(shallow trench isolation,STI),用以定義該晶體管的邊界。
本發(fā)明并提供一種晶體管的制造方法。該方法首先于一基底形成至少三個溝槽,其中一中央溝槽被兩個邊界溝槽包圍。繼之,以一預(yù)定的介電物質(zhì)填充該三個溝槽。再于該中央溝槽的一預(yù)定頂部設(shè)置一預(yù)定硅物質(zhì)。繼之,將該設(shè)置的該硅物質(zhì)結(jié)晶化。并于該基底形成一柵極,其位于該中央溝槽中心。繼之,形成一源極及一漏極,其是于該柵極的兩側(cè)及該對應(yīng)的邊界溝槽之鄰。
本發(fā)明所述高壓晶體管、半導(dǎo)體晶體管,能夠承受高電壓,且可節(jié)省空間并具有更高的制程兼容性。
圖1顯示依據(jù)本發(fā)明實施例的具有長LDD結(jié)構(gòu)的半導(dǎo)體晶體管的示意圖;圖2顯示依據(jù)本發(fā)明實施例的在依柵極和一主動區(qū)域之間具有溝槽絕緣的半導(dǎo)體晶體管的示意圖;圖3至圖8顯示依據(jù)本發(fā)明實施例形成一半導(dǎo)體結(jié)構(gòu)的過程。
具體實施例方式
本發(fā)明是有關(guān)于半導(dǎo)體裝置的設(shè)計,特別是有關(guān)于具有高壓耐受性的半導(dǎo)體裝置。
為了讓本發(fā)明的目的、特征及優(yōu)點能更明顯易懂,下文特舉較佳實施例,并配合所附圖示圖1至圖8,做詳細(xì)的說明。本發(fā)明提供不同的實施例來說明本發(fā)明不同實施方式的技術(shù)特征。其中,實施例中的各元件的配置是為說明之用,并非用以限制本發(fā)明。且實施例中圖式標(biāo)號的部分重復(fù),是為了簡化說明,并非意指不同實施例之間的關(guān)聯(lián)性。
本發(fā)明提供一種能夠承受高電壓的MOS結(jié)構(gòu),其節(jié)省空間并具有更高的制程兼容性。
參見圖1,其顯示一N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)100,其具有一改良的漏極結(jié)構(gòu)。此種半導(dǎo)體晶體管具有重度摻雜的N+型漏極區(qū)域102,其是用于與金屬化的集成電路線路良好的電性接觸。然而,若一N+至P阱接面被破壞,就會形成一陡峭電場。該陡峭電場會加速電流載體電子到高能量,使得某些電子會射入一薄層?xùn)艠O氧化層104。陷補在該柵極氧化層中的電子電荷會導(dǎo)致其破壞,并降低其可靠性。滯留在該柵極氧化層中的電子電荷也會改變其閥電壓及該MOS晶體管的溝道的導(dǎo)電度。為了減輕上述效應(yīng),除了一個普通的LDD 112之外,還使用了一個延伸低摻雜漏極(LDD)106。該延伸低摻雜區(qū)域在形成側(cè)壁間隔層108之前擴散,如此一來,其部分位于該側(cè)壁間隔層下方,直接使該N+漏極區(qū)域和該溝道區(qū)域在柵極電極110下連結(jié)。由于LDD和N+漏極區(qū)域通過分散于一較長的距離而具有一些電阻,而使得電場較為不陡峭。因此,電子不會被加速到那么高的能量,而較不容易射入該薄層?xùn)艠O氧化層。
如圖1所示,LDD區(qū)域106在和N+型漏極區(qū)域102相接之前,延伸一較長的距離d。延長LDD 106意味著,一高電壓可以分散到一足夠的距離,使得電場強度夠弱,而不會把電流載體電子加速到具有傷害力的能量。設(shè)于該柵極結(jié)構(gòu)另一側(cè)的LDD區(qū)域112,則具有一般長度,并設(shè)于該側(cè)壁間隔層下方。延長LDD 106較普通長度的LDD區(qū)域112要長許多,而且至少有部分裸露于該柵極(以及該柵極間隔層)及N+漏極區(qū)域102之間,反觀普通LDD區(qū)域112則大部分被該柵極以及該柵極間隔層108所覆蓋。LDD區(qū)域的長度可以被控制,以決定其效能,例如該晶體管的可持續(xù)電壓。由于N+型漏極區(qū)域102不是自我對準(zhǔn)的,所以可能需要一個額外掩膜操作,這和源極部分不同。
當(dāng)可理解,如上述同樣的組態(tài)可以應(yīng)用在一具有不相同LDD的源極與漏極結(jié)構(gòu)的P溝道MOSFET中。類似于圖1所顯示,一MOSFET的P+區(qū)域(其是為一源極或漏極區(qū)域)和一柵極氧化層之間具有一延長LDD區(qū)域。當(dāng)形成一典型的側(cè)壁間隔層和一多柵極電極時,在該漏極端的該延長LDD區(qū)域是部分設(shè)置于該側(cè)壁間隔層之下,而柵極另一側(cè)的LDD區(qū)域則設(shè)置于對應(yīng)的間隔層下方。位于源極端的普通LDD區(qū)域112的側(cè)面長度約為0.2~0.3μm,而設(shè)于漏極端的延長LDD 106的側(cè)面長度d可以為0.5~0.7μm。設(shè)于漏極端的延長LDD 106的側(cè)面長度d較位于源極端的普通LDD區(qū)域112的側(cè)面長度至少長0.2μm。更可理解,N型基底也可以用來制造類似的晶體管結(jié)構(gòu)。例如高電壓PMOS裝置可以設(shè)于一N型基底上,而NMOS裝置可以設(shè)于P型阱中。兩種裝置都具有在漏極端的延長LDD區(qū)域。
依據(jù)本發(fā)明一實施例,圖2顯示一NMOS裝置200,其所具有的主動區(qū)域中有一個(在此例中為漏極202)設(shè)于N型阱205中,其更形成于一P型基底中。N型阱的濃度及垂直深度,足夠維持和LDD區(qū)域相仿的高電壓。實際的N+漏極和柵極204之間,是通過一溝槽絕緣來分離,例如一淺溝槽絕緣206。該N型阱的低電阻率使得該漏極夠維持高電壓。具有該淺溝槽絕緣的該N型阱能夠作為該晶體管的漏極區(qū)域。
有三種參數(shù)可以用來調(diào)整電壓耐受能力及其它的裝置效能。外賦的漏極電阻是由柵極邊緣到N+漏極邊緣的距離d1來決定。依據(jù)本實施例,柵極寬度標(biāo)示為d0。N型阱進(jìn)入溝道的側(cè)擴散d2則決定本質(zhì)的漏極電阻。該電阻依據(jù)該N型阱的濃度而定。實際溝道長度d3,則決定該主動溝道區(qū)域。需注意的是,該裝置的行為類似具有一與一N型阱深度相同的接面的漏極。因此,該溝道長度可以不比一必須長度短,來引起突穿效應(yīng)。這三種參數(shù)可以適當(dāng)調(diào)整該裝置的效能。為了確保適當(dāng)?shù)牟僮?,這三種參數(shù)之間較佳的關(guān)系為,d1不小于0,d3不小于d2。
類似于圖2所顯示,一高電壓PMOS可以具有P型阱來取代圖2中的N型阱。有別于直接設(shè)于一P型基底,在P型基底中形成一深N型阱,并在其上形成一晶體管。
依據(jù)本發(fā)明另一實施例,上述裝置的進(jìn)一步改良,可以通過在其中間加入一第三STI結(jié)構(gòu)來實現(xiàn)。氧化層障壁可以橫跨該溝道中間。在下文中說明,上述構(gòu)造應(yīng)用在高電壓時的效用。
圖3至圖8顯示依據(jù)本發(fā)明實施例,形成一半導(dǎo)體結(jié)構(gòu)300的過程。圖3顯示,在P型基底304中,形成三個淺溝槽302,以作為在形成N型阱之后,制造一組淺溝槽絕緣結(jié)構(gòu)的準(zhǔn)備。半導(dǎo)體結(jié)構(gòu)300稍后將經(jīng)過處理,以形成P溝道MOSFET。兩個外側(cè)的或邊界的STI結(jié)構(gòu),定義了用以形成該晶體管的大致區(qū)域,而會在該基底上,及該中央STI部位形成一柵極。
參見圖4,半導(dǎo)體結(jié)構(gòu)300中,設(shè)于P型硅基底304中的外側(cè)兩個淺溝槽被氧化物402填充。在中央溝槽中,當(dāng)與其它溝槽一起填充進(jìn)該氧化物之后,該氧化物有一部分被蝕刻,以形成另一個較短的絕緣STI 404,因此而形成一個凹陷406。
參見圖5,使硅物質(zhì)502沉積于中間的溝槽,以填滿凹陷406。其它區(qū)域也可以先以該硅物質(zhì)沉積,然后再利用蝕刻或是化學(xué)機械研磨(CMP)等方式將不需要的硅物質(zhì)移除。繼之,利用高溫制程,將填充的硅施以再結(jié)晶化處理,使得其形成單晶硅物質(zhì),以與單晶硅P型基底304緊密結(jié)合。上述物質(zhì)可以注入適當(dāng)?shù)膿诫s物,以形成適當(dāng)?shù)腗OS溝道區(qū)域504。
參見圖6,其顯示一柵極結(jié)構(gòu)的形成。在柵極氧化層602及一柵極單晶硅604沉積并圖案化之后,將硅物質(zhì)502施以再結(jié)晶處理,并設(shè)于該柵極氧化層602下方,以及絕緣STI 404正上方。N型阱506包括上述所有結(jié)構(gòu)。
參見圖7,P型阱低摻雜漏極(LDD)區(qū)域702及704經(jīng)過注入處理,上述結(jié)構(gòu)是設(shè)于N型阱506中。
參見圖8,形成源極側(cè)壁間隔層802及一漏極側(cè)壁間隔層804,且位于源極側(cè)壁間隔層802及一漏極側(cè)壁間隔層804下方的LDD區(qū)域702和704在源極/漏極注入過程中,仍保持完整,而其它區(qū)域接受N+注入并形成源極806和漏極808。再結(jié)晶的硅物質(zhì)502成為在柵極氧化層602下方及絕緣STI 404上方的溝道的一部分。
上述再結(jié)晶硅物質(zhì)502的短片段,是MOS溝道的一部分。再結(jié)晶硅物質(zhì)502是具有偽SOI結(jié)構(gòu)的功能。由LDD 812和P+漏極808所形成的該漏極的空乏區(qū)域,當(dāng)反偏壓時,可以被STI404中斷而不會接觸到源極806。因此,該裝置可以耐受較高的電壓。該空乏區(qū)域所包含的結(jié)構(gòu),意味著較少的接面面積,及因此而來的較低的漏電。上述結(jié)構(gòu)允許具有良好控制以及較少突穿效應(yīng)的較短的溝道長度。
同樣的結(jié)構(gòu)也可以特定變化,在N溝道MOSFET中完成。其中一種方式,是將所有的P型和N型倒反過來,包含從N型阱變成P型阱,從P型基底變成N型基底。一種較佳的方式是,保留P型基底。同時,P型LDD和P+源極及漏極也改變成N型LDD和N+源極與漏極。另外,N型阱可能不再需要。
以上所述僅為本發(fā)明較佳實施例,然其并非用以限定本發(fā)明的范圍,任何熟悉本項技術(shù)的人員,在不脫離本發(fā)明的精神和范圍內(nèi),可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化,因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下金屬氧化物半導(dǎo)體場效應(yīng)晶體管100N+型漏極區(qū)域102薄層?xùn)艠O氧化層104LDD112延伸低摻雜漏極(LDD)106側(cè)壁間隔層108柵極電極110NMOS裝置200漏極202柵極204淺溝槽絕緣206半導(dǎo)體結(jié)構(gòu)300基底304淺溝槽302氧化物402、404
凹陷406MOS溝道區(qū)域504硅物質(zhì)502N型阱506柵極氧化層602柵極單晶硅604P型阱低摻雜漏極(LDD)區(qū)域702、704源極側(cè)壁間隔層802漏極側(cè)壁間隔層804源極806漏極808
權(quán)利要求
1.一種高壓晶體管,所述高壓晶體管包括一第一主動區(qū)域,其是設(shè)于一基底柵極的一第一側(cè);一第二主動區(qū)域,其是設(shè)于該基底的該柵極的一第二側(cè);一第一低摻雜區(qū)域,其是形成于該柵極與該第一主動區(qū)域之間;以及一第二低摻雜區(qū)域,其是形成于該柵極與該第二主動區(qū)域之間,其長度較該第一摻雜區(qū)域明顯較長。
2.根據(jù)權(quán)利要求1所述的高壓晶體管,其特征在于該第二主動區(qū)域為該晶體管的漏極。
3.根據(jù)權(quán)利要求1所述的高壓晶體管,其特征在于該第一低摻雜區(qū)域在該柵極及一設(shè)于該柵極的該第一側(cè)上的一間隔層之下,其中該第二低摻雜區(qū)域是部分設(shè)于該柵極與設(shè)于該柵極的該第二側(cè)的一間隔層之下。
4.一種高壓晶體管,所述高壓晶體管包括一第一主動區(qū)域,其是設(shè)于一基底中的一柵極的一第一側(cè)及一預(yù)定型的阱中;一第二主動區(qū)域,其是設(shè)于該柵極的一第二側(cè);一預(yù)定深度的溝槽絕緣,其是設(shè)于該阱中,并位于該第一主動區(qū)域及該柵極之間,其中包含該第一主動區(qū)域的該阱是作為該晶體管的漏極。
5.根據(jù)權(quán)利要求4所述的高壓晶體管,其特征在于當(dāng)該晶體管為NMOS晶體管時,該阱為N型阱。
6.根據(jù)權(quán)利要求4所述的高壓晶體管,其特征在于當(dāng)該晶體管為PMOS晶體管時,該阱為P型阱。
7.一種半導(dǎo)體晶體管,所述半導(dǎo)體晶體管包括一柵極;一源極區(qū)域,其是設(shè)于一基底的該柵極的一第一側(cè);一漏極區(qū)域,其是設(shè)于該基底的該柵極的一第二側(cè);以及一溝槽絕緣,其是設(shè)于該基底,并介于該源極區(qū)域與該漏極區(qū)域之間,位于該柵極下方,其具有一預(yù)定頂部,其形成該源極區(qū)域與該漏極區(qū)域之間一溝道的一部分。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體晶體管,其特征在于該溝槽絕緣的該頂部包含一結(jié)晶型硅物質(zhì)。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體晶體管,其特征在于分別于該柵極的該第一側(cè)及該第二側(cè)包含一第一及第二淺溝槽絕緣,用以定義該晶體管的邊界。
10.一種晶體管的制造方法,所述晶體管的制造方法包括于一基底形成至少三個溝槽,其中一中央溝槽被兩個邊界溝槽包圍;以一預(yù)定的介電物質(zhì)填充該三個溝槽;于該中央溝槽的一預(yù)定頂部設(shè)置一預(yù)定硅物質(zhì);將該設(shè)置的該硅物質(zhì)結(jié)晶化;于該基底形成一柵極,其位于該中央溝槽中心;以及形成一源極及一漏極,其是于該柵極的兩側(cè)及該對應(yīng)的邊界溝槽之鄰。
全文摘要
本發(fā)明涉及一種高壓晶體管、半導(dǎo)體晶體管及晶體管的制造方法,所述高壓晶體管,包括第一主動區(qū)域、第二主動區(qū)域、第一低摻雜區(qū)域、以及第二低摻雜區(qū)域。該第一主動區(qū)域是設(shè)于一基底柵極的一第一側(cè)。該第二主動區(qū)域,其是設(shè)于該基底的該柵極的一第二側(cè)。該第一低摻雜區(qū)域,其是形成于該柵極與該第一主動區(qū)域之間。該第二低摻雜區(qū)域,其是形成于該柵極與該第二主動區(qū)域之間,其長度較該第一摻雜區(qū)域明顯較長。本發(fā)明所述高壓晶體管、半導(dǎo)體晶體管,能夠承受高電壓,且可節(jié)省空間并具有更高的制程兼容性。
文檔編號H01L29/06GK1897250SQ20051007664
公開日2007年1月17日 申請日期2005年6月13日 優(yōu)先權(quán)日2004年6月12日
發(fā)明者莊建祥 申請人:臺灣積體電路制造股份有限公司