專利名稱：半導體裝置的制造方法及半導體裝置的制作方法
技術領域：
本發(fā)明涉及具有鐵電電容器的半導體裝置及半導體裝置的制造方法。尤其是通過由包含在其下層的氫保護鐵電電容器，使鐵電電容器的電氣特性難以劣化的半導體裝置的制造方法和半導體裝置。
背景技術：
圖5中的各圖是用于對具有鐵電電容器的半導體裝置的現(xiàn)有制造方法進行說明的截面圖。首先，如圖5(A)所示，利用LOCOS法在硅襯底101上形成元件分離膜102。在元件分離膜102的元件區(qū)上開口。接著，通過熱氧化硅襯底101，在元件區(qū)上形成柵極氧化膜103。接著，在包括柵極氧化膜103上表面的整個表面上形成多晶硅膜，并對該多晶硅膜制作圖案?；诖?，在柵極氧化膜103上形成柵極104。接著，將柵極104和元件分離膜102作為掩模，在硅襯底101上注入雜質離子。基于此，在硅襯底101上形成低濃度雜質區(qū)106a、106b。
接著，在包含柵極氧化膜103上表面的整個表面上形成氧化硅膜，深腐蝕該氧化硅膜?；诖?，在柵極104的側壁上形成側壁105。接著，將柵極104、側壁105和元件分離膜102作為掩模，在硅襯底101上注入雜質離子?；诖?，在硅襯底101上形成成為源極和漏極的雜質區(qū)107a、107b。這樣一來，在元件區(qū)上形成晶體管。
接著，利用CVD法，在包含晶體管上表面的整個表面上形成層間絕緣膜108。這里的原料氣體使用SiH4和TEOS(Si(OC2H5)4)等的含有氫原子的原料。接著，在層間絕緣膜108上涂布感光耐蝕膜(沒有圖示)，并對該感光耐蝕膜進行露光及顯像處理?；诖?，在層間絕緣膜108上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻層間絕緣膜108?；诖耍趯娱g絕緣膜108上分別形成位于雜質區(qū)107a、107b上的接觸孔108a、108b，及位于柵極104上的接觸孔108c。
其后，除去光致抗蝕圖。接著，分別在接觸孔108a、108b和108c中及層間絕緣膜108上利用濺射法連續(xù)沉積(堆積)Ti膜和TiN膜，以阻擋金屬，進而，沉積鎢(W)膜。接著，利用CMP(ChemicalMechanical Polishing)或深腐蝕除去層間絕緣膜108上的鎢膜、TiN膜和Ti膜?；诖?，在接觸孔108a、108b和108c的各自中埋入W塞109a、109b和109c。
接著，在W塞109b上和層間絕緣膜108上按照成為下部電極的Pt膜、鐵電膜和成為上部電極的Pt膜的順序層壓這些膜。接著，在成為上部電極的Pt膜上形成感光耐蝕膜(沒有圖示)，并將該感光耐蝕膜進行露光和顯像處理?；诖耍诔蔀樯喜侩姌O的Pt膜上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻成為上部電極的Pt膜、鐵電膜和成為下部電極的Pt膜?；诖耍赪塞109b上形成按照下部電極110a、鐵電膜110b、上部電極110c的順序層壓了這些膜的鐵電電容器110。其后，除去光致抗蝕圖。
因為鐵電膜110b含有氧，所以氫、水或氫氧根(以下記載為氫等)一進入到鐵電膜110b就恢復原狀，從而電氣特性退化，為防止這點，在鐵電電容器110表面和層間絕緣膜108表面間形成氫阻擋膜111。氫阻擋膜111由諸如Al氧化物或Al氮化物形成。
接著，如圖5(B)所示，在氫阻擋膜111上通過CVD法形成第二層間絕緣膜112。這里的原料氣體使用SiH4和TEOS等的含有氫原子的材料，鐵電電容器110被氫阻擋膜111覆蓋，所以氫不能到達鐵電電容器110的鐵電膜110b。因此，在形成第二層間絕緣膜112時，鐵電膜110b不退化，從而鐵電電容器110的電氣特性不降低。
接著，在第二層間絕緣膜112上涂布感光耐蝕膜(沒有圖示)，并對該感光耐蝕膜進行露光及顯像處理?；诖耍诘诙娱g絕緣膜112上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻第二層間絕緣膜112和氫阻擋膜111。基于此，在第二層間絕緣膜112和氫阻擋膜111上形成分別位于W塞109a、109c上的通孔112a、112c，及位于鐵電電容器110上的通孔112b。
之后除去光致抗蝕圖。接著，分別在通孔112a-112c中、及在第二層間絕緣膜112上利用濺射法連續(xù)沉積阻擋金屬的Ti膜和TiN膜，進而，沉積鎢(W)膜。接著，通過CMP法或深腐蝕除去第二層間絕緣膜112上的鎢膜、TiN膜和Ti膜?；诖?，分別在通孔112a、112b、112c中埋入W塞113a、113b、113c。
接著，在包含第二層間絕緣膜112上表面和W塞113a-113c上表面的整個表面上形成Al合金膜，蝕刻該Al合金膜?；诖?，形成分別與W塞113a、113b、113c連接的Al合金配線114a、114b、114c。
類似于這種制造方法的技術在專利文獻1中有記載。
專利文獻1特開2002-176149號公報(圖2)在上述的方法中，氫阻擋膜覆蓋在鐵電電容器的上表面。因此，即使在鐵電電容器形成后的工序中，產(chǎn)生氫等，該氫也難以到達鐵電電容器的鐵電膜。不過，位于鐵電電容器的下方的層間絕緣膜，在形成了鐵電電容器后進行加熱處理時，氫等有時能夠從該層間絕緣膜中脫氣。這種情況下，在已脫氣的氫等到達鐵電電容器的過程中產(chǎn)生的氫有通過層間絕緣膜從硅襯底側到達鐵電電容器的可能。因此，最好由包含在其下層的氫保護鐵電電容器。

發(fā)明內容
本發(fā)明考慮以上情況，其目的在于提供通過由包含在其下層的氫保護鐵電電容器，從而鐵電電容器的電氣特性難以劣化的半導體裝置的制造方法和半導體裝置。
為了解決上述技術問題，本發(fā)明所涉及的半導體裝置的制造方法包括以下步驟在絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成由其內部應力比所述第一氫阻擋膜的內部應力小的膜構成的中間層；在所述第一氫阻擋膜和所述中間層上形成連接孔；將導電體埋入所述連接孔中；在所述中間層上且在所述導電體上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器的上表面和側面上的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
根據(jù)這種半導體裝置的制造方法，鐵電電容器被第一氫阻擋膜和第二氫阻擋膜以沒有間隙的形式包圍。因此，即使氫從位于鐵電電容器的下方的絕緣膜中脫氣，該氫也難以進入到鐵電電容器中。因此，鐵電電容器的電氣特性很難劣化。
此外，當?shù)谝粴渥钃跄さ膬炔繎^大時，該內部應力有可能對鐵電電容器的電氣特性帶來影響。因此，優(yōu)選使第一氫阻擋膜變薄。另一方面，為了將鐵電電容器與位于下方的半導體器件或配線連接，需要在第一氫阻擋膜上形成連接孔，并在該連接孔中埋入導電體。在該埋入工序中，第一氫阻擋膜受損，其氫阻擋能力有可能降低。
與此相對，根據(jù)上述的半導體裝置的制造方法，因為在第一氫阻擋膜上形成由其內部應力比該第一氫阻擋膜的內部應力小的膜構成的中間層，所以第一氫阻擋膜由中間層保護。因此，第一氫阻擋膜的氫阻擋能力難以降低。
此外，也考慮到在中間層中吸藏氫的情況，在上述的半導體制造方法中，在形成第三氫阻擋膜之前，除去中間層，留下位于鐵電電容器的下部的部分及其周圍部分。因此，氫將更難進入到鐵電電容器中。此外，在該除去工序中，也有可能環(huán)境中產(chǎn)生氫，但在除去前因為鐵電電容器的上表面和側面被第二氫阻擋膜覆蓋，所以，鐵電電容器的劣化程度變小。
在將所述導電體埋入所述連接孔的工序中，在所述連接孔中和所述中間層上沉積導電膜，再通過CMP或深腐蝕從所述中間層上除去所述導電膜，從而可以將所述導電體埋入所述連接孔的工序。
在形成第三氫阻擋膜的工序后，還包括以下工序在所述第三氫阻擋膜上形成第一層間絕緣膜；在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述鐵電電容器上的第二連接孔；以及在所述第二連接孔中埋入第二導電體。
在第一氫阻擋膜的下面形成晶體管，晶體管和鐵電電容器的下部電極可以通過所述導電體連接。
本發(fā)明涉及的半導體裝置的制造方法包括以下工序在絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成中間層；在所述中間層上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器的上表面和側面的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
根據(jù)該半導體裝置的制造方法，鐵電電容器由第一氫阻擋膜和第三氫阻擋膜以沒有間隙的形式包圍。因此，即使氫從位于鐵電電容器的下方的絕緣膜脫氣時，該氫也難以進入到鐵電電容器中。因此，鐵電電容器的電氣特性難以劣化。
在上述的各半導體裝置的制造方法中，通過使用含有氫的初始原料的CVD法形成層間絕緣膜時，本發(fā)明能夠具有更有益的效果。
所述第一氫阻擋膜例如是氮化硅膜，所述中間層例如是氧化硅膜。此時，所述氮化硅膜的膜厚優(yōu)選大于等于50nm、且小于等于300nm。
形成所述第二氫阻擋膜的工序是利用濺射法或CVD法形成氧化鋁膜的工序。形成所述第三氫阻擋膜的工序是利用濺射法或CVD法形成氧化鋁膜的工序。
本發(fā)明所涉及的其他的半導體裝置的制造方法包括以下工序形成具有柵極雜質區(qū)、源極雜質區(qū)和漏極雜質區(qū)的晶體管；在所述晶體管上形成絕緣膜；在所述絕緣膜上形成位于所述柵極上的第一連接孔、及位于所述雜質區(qū)上的第二連接孔和第三連接孔；分別在所述第一連接孔至第三連接孔上埋入第一導電體至第三導電體；在所述絕緣膜上和所述第一導電體至第三導電體上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成由其內部應力比所述第一氫阻擋膜的內部應力小的膜構成的中間層；在所述第一氫阻擋膜和所述中間層上形成位于所述第二導電體上的第四連接孔；在所述第四連接孔中埋入第四導電體；在所述中間層上、且與所述第四導電體重疊的位置上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器上表面和側面的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
在該半導體裝置的制造方法中，在形成所述第三氫阻擋膜的工序后，其還包括以下步驟在所述第三氫阻擋膜上形成第一層間絕緣膜；在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第一氫阻擋膜上形成分別位于所述第一導電體至第三導電體上的多個第五連接孔，同時，在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述鐵電電容器上的第六連接孔；以及在所述第五連接孔和第六連接孔的各自中分別埋入第五導電體和第六導電體。
本發(fā)明所涉及的其他的半導體裝置的制造方法包括以下工序形成具有柵極雜質區(qū)、源極雜質區(qū)和漏極雜質區(qū)的晶體管；在所述晶體管上形成絕緣膜；在所述絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成由其內部應力比所述第一氫阻擋膜的內部應力小的膜構成的中間層；在所述中間層上形成按照下部電極、鐵電膜和上部電極的順序層壓了下部電極、鐵電膜和上部電極的鐵電電容器，并使所述下部電極的一部分露出；在包括所述鐵電電容器的上表面和側面，以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器上表面和側面的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜；在所述第三氫阻擋膜、所述第一氫阻擋膜和所述絕緣膜上形成位于所述柵極上的第一連接孔、分別位于所述雜質區(qū)上的第二連接孔和第三連接孔，同時，在所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述下部電極上的所述一部分上的第四連接孔和位于所述上部電極上的第五連接孔；以及在所述第三氫阻擋膜上，形成第一配線、第二配線、第三配線和第四配線，所述第一配線通過所述第一連接孔形成與所述柵極連接；所述第二配線通過所述第二連接孔形成與一個所述雜質區(qū)連接；所述第三配線分別通過所述第三連接孔和所述第四連接孔分別與另一個所述雜質區(qū)和所述下部電極連接；所述第四配線通過所述第五連接孔與所述上部電極連接。
在上述任一項描述的半導體裝置的制造方法中，在形成第三氫阻擋膜的工序后，還可以包括加熱層間絕緣膜和中間層的工序。在該加熱工序中，即使氫等從位于鐵電電容器的下方的層間絕緣膜中脫氣，該氫也難以進入到鐵電電容器中。因此，鐵電電容器的電氣特性難以劣化。
本發(fā)明涉及的半導體裝置包括絕緣膜；形成在所述絕緣膜上的第一氫阻擋膜；中間層，形成在所述第一氫阻擋膜上、并且是內部應力比所述第一氫阻擋膜的內部應力小的膜；形成在所述中間層上的下部電極；形成在所述下部電極上的鐵電層；形成在所述鐵電層上的上部電極；第二氫阻擋膜，覆蓋所述上部電極、所述鐵電層和所述下部電極，且其周邊部位于所述中間層上；以及第三氫阻擋膜，覆蓋所述第二氫阻擋膜和所述中間層，且其周邊部位于所述第一氫阻擋膜上。


圖1(A)是對第一實施例所涉及的半導體裝置的制造方法進行說明的截面圖；圖1(B)是對圖1(A)后面的工序進行說明的截面圖；圖1(C)是對圖1(B)后面的工序進行說明的截面圖。
圖2(A)是對圖1(C)后面的工序進行說明的截面圖；圖2(B)是對圖2(A)后面的工序進行說明的截面圖；圖2(C)是對圖2(B)后面的工序進行說明的截面圖；圖2(D)是對圖2(C)后面的工序進行說明的截面圖。
圖3(A)是對第一實施例所涉及的半導體裝置的制造方法進行說明的截面圖；圖3(B)是對圖3(A)后面的工序進行說明的截面圖；圖3(C)是對圖3(B)后面的工序進行說明的截面圖。
圖4(A)是對圖3(C)后面的工序進行說明的截面圖；圖4(B)是對圖4(A)后面的工序進行說明的截面圖。
圖5(A)是對現(xiàn)有的半導體裝置的制造方法進行說明的截面圖；圖5(B)是對圖5(A)后面的工序進行說明的截面圖。
具體實施例方式
下面，參照附圖，對本發(fā)明的實施例進行說明。圖1和圖2中的各圖是對第一實施例所涉及的半導體裝置的制造方法進行說明的截面圖。本實施例是形成疊式鐵電存儲器的方法。
首先，如圖1(A)所示，利用諸如LOCOS法在硅襯底1上形成元件分離膜2。在元件分離膜2的元件區(qū)上開口。接著，熱氧化硅襯底1。基于此，在位于元件區(qū)的硅襯底1上形成柵極氧化膜3。接著，在包括柵極氧化膜3上表面的整個表面上形成多晶硅膜，并對該多晶硅膜制作圖案?；诖耍跂艠O氧化膜3上形成柵極4。接著，將柵極4和元件分離膜2作為掩模，在硅襯底1上注入雜質離子?；诖耍诠枰r底1上形成低濃度雜質區(qū)6a、6b。
接著，在包含柵極氧化膜3上表面的整個表面上形成氧化硅膜，深腐蝕該氧化硅膜?；诖?，在柵極4的側壁上形成側壁5。接著，將柵極4、側壁5和元件分離膜2作為掩模，在硅襯底1上注入雜質離子?；诖?，在硅襯底1上形成成為源極的雜質區(qū)7a、及成為漏極的雜質區(qū)7b。這樣一來，在元件區(qū)上形成晶體管。
接著，利用CVD法，在包含晶體管上表面的整個表面上形成層間絕緣膜8。層間絕緣膜8將氧化硅作為主要成分，原料氣體使用SiH4和TEOS等的含有氫原子的原料。因此，在成膜過程中，產(chǎn)生氫、氫氧根和水(以下簡稱氫等)，在層間絕緣膜8上吸藏氫等。接著，在層間絕緣膜8上涂布感光耐蝕膜(沒有圖示)，并將該感光耐蝕膜進行露光及顯像處理?；诖?，在層間絕緣膜8上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻層間絕緣膜8?；诖?，在層間絕緣膜8上形成分別位于雜質區(qū)7a、7b上的接觸孔8a、8b，及位于柵極4上的接觸孔8c。
其后，除去光致抗蝕圖。接著，分別在接觸孔8a、8b和8c中及層間絕緣膜8上利用濺射法按照阻擋金屬的Ti膜、TiN膜的順序連續(xù)沉積Ti膜和TiN膜，進而，沉積鎢膜。在鎢膜的沉積過程中使用下原料氣體中包含諸如WF6的CVD法。接著，利用CMP或深腐蝕除去層間絕緣膜8上的鎢膜、Ti膜和TiN膜?；诖?，分別在接觸孔8a、8b和8c中埋入W塞9a、9b和9c。
接著，如圖1(B)所示，在包含層間絕緣膜8上表面及W塞9a-9c的整個表面上形成第一氫阻擋膜10。第一氫阻擋膜10例如是氮化硅膜，通過諸如CVD法形成。此外，作為第一氫阻擋膜10的氮化硅膜的厚度優(yōu)選作為氫阻擋膜發(fā)揮作用的最低限度、諸如大于等于50nm、且小于等于300nm。這樣一來，能夠減小氮化硅膜的內部應力對形成在氮化硅膜的上方的鐵電電容器的特性帶來的影響。
此外，第一氫阻擋膜10可以是氧化鋁膜、氮化鋁膜、或氮氧化鋁膜。在第一氫阻擋膜10為這些膜的情況下，諸如可以通過濺射法形成第一氫阻擋膜10。由于第一氫阻擋膜10的存在，包含在層間絕緣膜8中的氫等不能移動到上方，從而不能進入到后續(xù)工序中形成的鐵電電容器中。
接著，在第一氫阻擋膜10上形成中間層11。中間層11優(yōu)選使用其內部應力比第一氫阻擋膜10的內部應力小的材料，諸如100nm的氧化硅膜。形成中間層11的目的是為了防止在后面的CMP工序或深腐蝕工序中第一氫阻擋膜10局部變薄。而且，中間層11作為氧化硅膜的情況下，通過將SiH4和TEOS等的含有氫原子的氣體作為原料的CVD法形成中間層11。
接著，在中間層11上涂布感光耐蝕膜(沒有圖示)，并對該感光耐蝕膜進行露光及顯像處理?；诖?，在中間層11上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模，按照中間層11、第一氫阻擋膜10的順序蝕刻該中間層11和第一氫阻擋膜10。基于此，在中間層11和第一氫阻擋膜10上形成位于鎢塞9b上的通孔10a。
之后除去光致抗蝕圖。接著，在通孔10a中、及中間層11上利用諸如濺射法，按照Ti膜、TiN膜的順序，連續(xù)沉積阻擋金屬的Ti膜、及TiN膜，進而，沉積鎢膜。接著，通過CMP法或深腐蝕除去位于中間層11上的鎢膜、TiN膜和Ti膜?；诖耍谕?0a中形成位于W塞9b上的W塞12。而且，在通過CMP法或深腐蝕除去鎢膜、TiN膜和Ti膜的工序中，往往Ti膜的下層部分地被研磨或被蝕刻。不過，該下層因為不是第一氫阻擋膜10而是中間層11，所以第一氫阻擋膜10沒有局部變薄，能夠維持其氫阻擋能力。
接著，如圖1(C)所示，在W塞12上和中間層11上，通過按照Ir膜、IrOx膜和Pt膜的順序層壓這些膜，形成厚度為200nm的下部導電膜。接著，在下部導電膜上形成厚度為150nm-200nm的鐵電膜。鐵電膜是含有Pb、Zr、Ti、O等的膜(例如PZT膜)，或者是含有Sr、Bi、Ta等的膜(例如SBT膜)等。接著，通過在鐵電膜上按照Pt膜、IrOx膜、Ir膜的順序層壓這些膜，形成厚度為200nm的上部導電膜。
接著，在上部導電膜上涂布感光耐蝕膜(沒有圖示)，并對該感光耐蝕膜進行露光及顯像處理?；诖?，在上部導電膜上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模，蝕刻上部導電膜、鐵電膜和下部導電膜?；诖?，在中間層11上表面的與W塞12重疊的位置上形成按照下部電極13a、鐵電層13b、上部電極13c的順序層壓了這些層的鐵電電容器13。
其后除去光致抗蝕圖。接著，在鐵電電容器13的上表面和側面上、及中間層11上形成第二氫阻擋膜14。第二氫阻擋膜14是在不產(chǎn)生氫的工序中成膜的膜諸如氧化鋁膜。在第二氫阻擋膜14為氧化鋁膜的情況下，通過濺射法或CVD法形成?；诖耍瑲潆y以進入到鐵電電容器13中。
接著，如圖2(A)所示，在第二氫阻擋膜14上涂布感光耐蝕膜(沒有圖示)，并對該感光耐蝕膜進行露光及顯像處理?；诖?，在第二氫阻擋膜14上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻第二氫阻擋膜14和中間層11?；诖?，除去第二氫阻擋膜14和中間層11，只留下鐵電電容器13的上表面和側面、以及中間層11上表面中的與鐵電電容器13鄰接的部分。
如上所述，當中間層11為氧化硅膜時，通過將SiH4和TEOS等含有氫原子的氣體作為原料的CVD法形成中間層11。這種情況下，中間層11往往在內部含有氫等。因此，如同本實施例那樣，優(yōu)選在緊接著鐵電電容器13的上表面形成第二氫阻擋膜14之后，除去中間層11中能除去的部分。而且，在除去中間層11的工序中，往往在環(huán)境中含有氫等，但是因為鐵電電容器13的上表面和側面被第二氫阻擋膜14覆蓋，所以環(huán)境中的氫等使鐵電電容器13劣化的程度變小。其后除去光致抗蝕圖。
接著，如圖2(B)所示，在第二氫阻擋膜14上表面及其側面、中間層11的側面、以及第一氫阻擋膜10上形成第三氫阻擋膜15。第三氫阻擋膜15是在不產(chǎn)生氫的工序中成膜的膜，諸如氧化鋁膜。在第三氫阻擋膜15為氧化鋁膜的情況下，通過濺射法或CVD法形成第三氫阻擋膜15。
在這種狀態(tài)下，鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍。
接著，如圖2(C)所示，在第三氫阻擋膜15上形成第二層間絕緣膜16。第二層間絕緣膜16將氧化硅作為主要成分，在原料氣體中使用SiH4和TEOS等含有氫原子的氣體。因此，在成膜過程中，產(chǎn)生氫等。不過，因為鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍，所以在形成第二層間絕緣膜16的時候，氫等不能進入鐵電電容器13中。
接著，在第二層間絕緣膜16上涂布感光耐蝕膜(沒有圖示)。接著，通過對該感光耐蝕膜進行露光及顯像處理，在第二層間絕緣膜16上形成感光耐蝕膜。接著，將該感光耐蝕膜作為掩模，按照第二層間絕緣膜16、第三氫阻擋膜15、第一氫阻擋膜10的順序蝕刻這些膜。基于此，在第二層間絕緣膜16和第三氫阻擋膜15上形成位于鐵電電容器13的13c上的通孔16b。此外，在第二層間絕緣膜16、第三氫阻擋膜15和第一氫阻擋膜10上形成分別位于埋入了層間絕緣膜8的W塞9a、9c上的通孔16a、16c。
接著，如圖2(D)所示，分別在通孔16a、16b和16c中及第二層間絕緣膜16上利用諸如濺射法按照阻擋金屬的Ti膜、TiN膜的順序連續(xù)沉積Ti膜和TiN膜，進而，沉積鎢膜。在鎢膜的沉積過程中使用原料氣體中包含諸如WF6的CVD法。接著，利用CMP或深腐蝕從第二層間絕緣膜16上表面除去鎢膜、Ti膜和TiN膜?；诖耍谕?6b中埋入與鐵電電容器13的上部電極13c連接的W塞17b，分別在通孔16a和16c中埋入與W塞9a和9c連接的W塞17a和17c。
接著，分別在第二層間絕緣膜16上和W塞17a、17b和17c上形成Al合金膜。接著，在上Al合金膜上涂布感光耐蝕膜，并對該感光耐蝕膜進行露光及顯像處理。基于此，在Al合金膜上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模，蝕刻Al合金膜?；诖?，Al合金膜被蝕刻，形成分別通過W塞17a、17b和17c表面的Al合金配線18a、18b和18c。Al合金配線18a通過W塞17a和9a，與成為晶體管的源極的雜質區(qū)7a連接。Al合金配線18c通過W塞17c和9c，與晶體管的柵極4連接。Al合金配線18b通過W塞17b，與鐵電電容器13的上部電極13c連接。鐵電電容器13的下部電極13a通過W塞12和9b，與成為晶體管的漏極的雜質區(qū)7b連接。
其后，除去光致抗蝕層。在其后的處理(例如基于CVD法的氧化硅沉積和鎢成膜)中，對半導體裝置加熱。這種時候，有時氫等分別從層間絕緣膜8和第二層間絕緣膜16上脫氣。與此相對，鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍。因此脫氣的氫等不能進入到鐵電電容器13中。而且，即使在其后的處理(例如基于CVD法的氧化硅沉積和鎢成膜)中產(chǎn)生氫，該氫也不能進入到鐵電電容器13中。
這樣的話，根據(jù)本實施例，在層間絕緣膜8上形成第一氫阻擋膜10，在第一氫阻擋膜10的上方形成鐵電電容器13，而且，將第三氫阻擋膜15形成在鐵電電容器13的上表面、側面，及第一氫阻擋膜10上。因此，鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍。從而，在后面的工序中，即使氫等從層間絕緣膜8、第二層間絕緣膜16上脫氣，脫氣的氫等也不能進入到鐵電電容器13中。而且，即使在鐵電電容器13的上方通過將SiH4和TEOS等的含有氫原子的氣體作為原料的CVD法形成第二層間絕緣膜16，在成膜過程產(chǎn)生的氫等也不能進入到鐵電電容器13中。
因此，鐵電電容器13的電氣特性難以劣化。
此外，為了減小內部應力，將第一氫阻擋膜10的厚度設定為作為氫阻擋膜發(fā)揮作用的最低限度的厚度，但是在第一氫阻擋膜10上形成作為其內部應力比第一氫阻擋膜10的內部應力小的膜的中間層11。因此，在將W塞埋入這些膜的工序中，即使進行CMP和深腐蝕，第一氫阻擋膜10也由中間層11保護，不變薄。因此，第一氫阻擋膜10的氫阻擋能力沒有受到損害。
此外，在中間層11吸藏氫等的情況下，中間層11在形成第三氫阻擋膜15之前，除去位于鐵電電容器13的下方的部分及其周圍部分，通過蝕刻法除去。因此，包含在中間層11中的氫等使鐵電電容器13劣化的程度減小。
而且，在除去中間層11的工序中，也有可能在環(huán)境中含有氫，但在除去中間層11之前，鐵電電容器13的上表面和側面由第二氫阻擋膜14覆蓋。因此，環(huán)境中的氫等使鐵電電容器13劣化的程度減小。
圖3和圖4是對本發(fā)明的第二實施例所涉及的半導體裝置的制造方法進行說明的示意圖。本實施例是形成平面鐵電存儲器的方法。以下，與第一實施例相同的結構標注相同的附圖標記，在此省略對其的詳細說明。
首先，如圖3(A)所示，在硅襯底1上形成元件分離膜2、柵極氧化膜3、柵極4、側壁5、低濃度雜質區(qū)6a、6b、雜質區(qū)7a、7b和層間絕緣膜8。這些形成方法與第一實施例相同。接著，按照第一氫阻擋膜10和中間層11的順序在層間絕緣膜8上表面層壓第一氫阻擋膜10和中間層11。這些形成方法也與第一實施例相同。
接著，如圖3(B)所示，在中間層11上形成按照Ir膜、IrOx膜和Pt膜的順序了層壓這些膜的下部導電膜。接著，在下部導電膜上形成光致抗蝕圖，將該光致抗蝕圖作為掩模蝕刻下部導電膜?；诖耍瑢ο虏繉щ娔ぶ谱鲌D案，在中間層11上形成下部電極13a。
其后，除去光致抗蝕圖。接著，在包含下部電極13a上表面的整個表面上形成鐵電膜，而且，在其上形成按照Pt膜、IrOx膜和Ir膜的順序層壓了這些膜的上部導電膜。接著，在上部導電膜上形成光致抗蝕圖，并將該光致抗蝕圖作為掩模，按照上部導電膜和鐵電膜的順序蝕刻上部導電膜和鐵電膜。基于此，上部導電膜和鐵電膜被蝕刻，在下部電極13a上除去一部分，形成鐵電層13b和上部電極13c。
這樣一來，在中間層11上形成按照下部電極13a、鐵電層13b和上部電極13c的順序層壓了這些膜的鐵電電容器13。
接著，在包括鐵電電容器13上表面和中間層11上表面的整個表面上形成第二氫阻擋膜14。這個形成方法與第一實施例相同。
接著，如圖3(C)所示，除去第二氫阻擋膜14和中間層11，留下鐵電電容器13的上表面和側面，以及中間層11表面中的與鐵電電容器13鄰接的部分。這種除去方法與第一實施例相同。
接著，形成第三氫阻擋膜15。這種形成方法也與第一實施例相同。在這種狀態(tài)下，鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍。
接著，如圖4(A)所示，在第三氫阻擋膜15上涂布感光抗蝕膜(沒有圖示)，對該感光抗蝕膜進行露光和顯像處理。基于此，在第三氫阻擋膜15上形成光致抗蝕圖。
接著，將該光致抗蝕圖作為掩模進行蝕刻。
詳細地說，在下部電極13a中沒有被鐵電層13b覆蓋的部分上，及上部電極13c上，第三氫阻擋膜15和第二氫阻擋膜14被蝕刻?；诖?，分別在下部電極13a和上部電極13c上形成通孔14a、14b。
此外，分別在晶體管的雜質區(qū)7a、7b上及柵極4上，第三氫阻擋膜15、第一氫阻擋膜10和層間絕緣膜8被蝕刻。基于此，分別在雜質區(qū)7a、7b上及柵極4上形成接觸孔8a、8b、8c。
接著，如圖4(B)所示，分別在第三氫阻擋膜15上、接觸孔8a-8c、及通孔14a、14b中沉積Al合金。接著在該Al合金上涂布感光抗蝕膜，并對該感光抗蝕膜進行露光和顯像處理?；诖?，在Al合金膜上形成光致抗蝕圖。接著，將該光致抗蝕圖作為掩模蝕刻Al合金膜。基于此，Al合金膜被蝕刻，形成Al合金配線19a、19b、19c和19d。
Al合金配線19a通過將一部分埋入接觸孔8a中，從而與成為源極的雜質區(qū)7a連接。Al合金配線19c通過將一部分埋入接觸孔8c中，從而與柵極4連接。Al合金配線19d通過將一部分埋入通孔14b中，從而與鐵電電容器13的上部電極13c連接。
此外，Al合金配線19b在一部分埋入接觸孔8b中的同時，其他部分埋入通孔14a。因此，Al合金配線19b與成為晶體管的漏極的雜質區(qū)7b、鐵電電容器13的下部電極13a連接。
這樣，在本實施例中，鐵電電容器13被第一氫阻擋膜10和第三氫阻擋膜15以沒有間隙的形式包圍。因此，即使在后面的工序中層間絕緣膜8被加熱脫氣氫等，氫等也不能侵入鐵電電容器13的內部。因此，鐵電電容器13的電氣特性難以劣化。
此外，即使在第三氫阻擋膜15上和Al合金配線19a-19d上通過使用了SiH4和TEOS等的含有氫原子的原料氣體的CVD法形成第二層間絕緣膜，在成膜的過程中產(chǎn)生的氫等也不能進入鐵電電容器13。
而且，本發(fā)明并不限于上述的實施例，在不脫離本發(fā)明宗旨的范圍內可以有各種變形例。
附圖標記說明1、101硅襯底 2、102元件分離膜3、103柵極氧化膜 4、104柵極5、105側壁 6a、6b、106a、106b低濃度雜質區(qū)7a、7b、107a、107b雜質區(qū)8、108層間絕緣膜 8a、8b、108a、108b接觸孔9a、9b、9c、12、17a、17b、17c、109a、109b、109c、113a、113b、113c W塞10第一氫阻擋膜 11中間層13、110鐵電電容器13a、110a 下部電極13b、鐵電層 110b鐵電膜13c、110c上部電極14第二氫阻擋膜14a、14b、16a、16b、16c、112a、112b、112c通孔15第三氫阻擋膜 16、112第二層間絕緣膜18a、18b、18c、19a、19b、19c、114a、114b、114c Al合金配線111氫阻擋膜
權利要求
1.一種半導體裝置的制造方法，包括以下工序在絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成中間層，所述中間層由內部應力比所述第一氫阻擋膜的內部應力小的膜構成；在所述第一氫阻擋膜和所述中間層上形成連接孔；將導電體埋入所述連接孔中；在所述中間層上且在所述導電體上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器的上表面和側面上的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
2.根據(jù)權利要求1所述的半導體裝置的制造方法，其中，在將所述導電體埋入所述連接孔的工序中，在所述連接孔中和所述中間層上沉積導電膜，再通過CMP或深腐蝕從所述中間層上除去所述導電膜，從而將所述導電體埋入所述連接孔。
3.根據(jù)權利要求1或2所述的半導體裝置的制造方法，在形成所述第三氫阻擋膜的工序后，還包括以下工序在所述第三氫阻擋膜上形成第一層間絕緣膜；在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述鐵電電容器上的第二連接孔；以及在所述第二連接孔中埋入第二導電體。
4.根據(jù)權利要求1至3中任一所述的半導體裝置的制造方法，其中，在所述第一氫阻擋膜的下面形成晶體管，所述晶體管和所述鐵電電容器的下部電極通過所述導電體連接。
5.一種半導體裝置的制造方法，其包括以下工序在絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成中間層；在所述中間層上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器的上表面和側面上的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
6.根據(jù)權利要求1至5中任一所述的半導體裝置的制造方法，其中，所述絕緣膜是通過將含有氫的初始原料作為初始原料的CVD法形成的。
7.根據(jù)權利要求1至6中任一所述的半導體裝置的制造方法，其中，所述第一氫阻擋膜是氮化硅膜，以及所述中間層是氧化硅膜。
8.根據(jù)權利要求7所述的半導體裝置的制造方法，其中，所述氮化硅膜的膜厚大于等于50nm、且小于等于300nm。
9.根據(jù)權利要求1至8中任一所述的半導體裝置的制造方法，其中，形成所述第二氫阻擋膜的工序是利用濺射法或CVD法形成氧化鋁膜的工序。
10.根據(jù)權利要求1至8中任一所述的半導體裝置的制造方法，其中，形成所述第三氫阻擋膜的工序是利用濺射法或CVD法形成氧化鋁膜的工序。
11.一種半導體裝置的制造方法，其包括以下工序形成具有柵極雜質區(qū)、源極雜質區(qū)和漏極雜質區(qū)的晶體管；在所述晶體管上形成絕緣膜；在所述絕緣膜上形成位于所述柵極上的第一連接孔、及位于所述雜質區(qū)上的第二連接孔和第三連接孔；分別在所述第一連接孔至第三連接孔上埋入第一導電體至第三導電體；在所述絕緣膜上和所述第一導電體至第三導電體上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成中間層，所述中間層由其內部應力比所述第一氫阻擋膜的內部應力小的膜構成；在所述第一氫阻擋膜和所述中間層上形成位于所述第二導電體上的第四連接孔；在所述第四連接孔中埋入第四導電體；在所述中間層上、且與所述第四導電體重疊的位置上形成層壓了下部電極、鐵電膜和上部電極的鐵電電容器；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器上表面和側面上的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜。
12.根據(jù)權利要求11所述的半導體裝置的制造方法，在形成所述第三氫阻擋膜的工序后，其還包括以下工序在所述第三氫阻擋膜上形成第一層間絕緣膜；在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第一氫阻擋膜上形成分別位于所述第一導電體至第三導電體上的多個第五連接孔，同時，在所述第一層間絕緣膜、所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述鐵電電容器上的第六連接孔；以及在所述第五連接孔和第六連接孔的各自中分別埋入第五導電體和第六導電體。
13.一種半導體裝置的制造方法，其包括以下工序形成具有柵極雜質區(qū)、源極雜質區(qū)和漏極雜質區(qū)的晶體管；在所述晶體管上形成絕緣膜；在所述絕緣膜上形成第一氫阻擋膜；在所述第一氫阻擋膜上形成中間層，所述中間層由內部應力比所述第一氫阻擋膜的內部應力小的膜構成；在所述中間層上形成按照下部電極、鐵電膜和上部電極的順序層壓了下部電極、鐵電膜和上部電極的鐵電電容器，并使所述下部電極的一部分露出；在包括所述鐵電電容器的上表面和側面、以及所述中間層上表面的整個表面上形成第二氫阻擋膜；除去所述第二氫阻擋膜和所述中間層，至少留下位于所述鐵電電容器上表面和側面上的部分；以及在所述第二氫阻擋膜上、所述第二氫阻擋膜和所述中間層的各自側面上、以及所述第一氫阻擋膜上形成第三氫阻擋膜；在所述第三氫阻擋膜、所述第一氫阻擋膜和所述絕緣膜上形成位于所述柵極上的第一連接孔、分別位于所述雜質區(qū)上的第二連接孔和第三連接孔，同時，在所述第三氫阻擋膜和所述第二氫阻擋膜上形成位于所述下部電極上的所述一部分上的第四連接孔和位于所述上部電極上的第五連接孔；以及在所述第三氫阻擋膜上，形成第一配線、第二配線、第三配線和第四配線，所述第一配線通過所述第一連接孔與所述柵極連接；所述第二配線通過所述第二連接孔與一個所述雜質區(qū)連接；所述第三配線分別通過所述第三連接孔和所述第四連接孔分別與另一個所述雜質區(qū)和所述下部電極連接；所述第四配線通過所述第五連接孔與所述上部電極連接。
14.根據(jù)權利要求1至13中任一所述的半導體裝置的制造方法，在形成所述第三氫阻擋膜的工序后，其還包括加熱所述絕緣膜和所述中間層的工序。
15.一種半導體裝置，其包括絕緣膜；第一氫阻擋膜，形成在所述絕緣膜上；中間層，形成在所述第一氫阻擋膜上、并且是其內部應力比所述第一氫阻擋膜的內部應力小的膜；下部電極，形成在所述中間層上；鐵電層，形成在所述下部電極上；上部電極，形成在所述鐵電層上；第二氫阻擋膜，覆蓋所述上部電極、所述鐵電層和所述下部電極，且其周邊部位于所述中間層上；以及第三氫阻擋膜，覆蓋所述第二氫阻擋膜和所述中間層，且其周邊部位于所述第一氫阻擋膜上。
全文摘要
本發(fā)明公開了一種半導體裝置制造方法，由包含在其下層的氫保護鐵電電容器。包括以下工序在層間絕緣膜(8)上形成第一氫阻擋膜(10)和中間層(11)。在中間層(11)上形成鐵電電容器(13)，在包括鐵電電容器(13)的上表面和側面、以及中間層(11)上表面的整個表面上形成第二氫阻擋膜(14)。接著，除去第二氫阻擋膜(14)和中間層(11)，至少留下位于鐵電電容器(13)的上表面和側面的部分。接著，在第二氫阻擋膜(14)上、第二氫阻擋膜(14)和中間層(11)的各自側面上、以及第一氫阻擋膜(10)上形成第三氫阻擋膜(15)。
文檔編號H01L21/02GK1710719SQ20051007667
公開日2005年12月21日 申請日期2005年6月13日 優(yōu)先權日2004年6月18日
發(fā)明者高野加津雄 申請人:精工愛普生株式會社