專利名稱：疊層電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種能夠減低等效串聯(lián)電感(ESL)的疊層電容器。
背景技術(shù)：
近年來，為減少電能消耗，電源對(duì)設(shè)在數(shù)字電子設(shè)備中的中央處理單元(CPU)提供低電壓。另一方面，隨著當(dāng)今CPU工作頻率的不斷增大，必須給CPU提供較大的負(fù)載電流。
當(dāng)電流流過CPU中的引線時(shí)，會(huì)因引線的電感引起電壓降。如果負(fù)載電流突然變化，就會(huì)引起較大的電壓降。如果電源給CPU提供較低的電壓，就不能忽略這種電壓降，因?yàn)殡妷旱纳晕⒏淖兙涂赡軐?dǎo)致CPU的故障。因此，穩(wěn)定電壓的重要性就增大。
在CPU中，被稱做退耦電容器的疊層電容器與電源相連，用以穩(wěn)定電源。當(dāng)負(fù)載電流發(fā)生快速瞬變時(shí)，通過電容器的快速充電和放電，從疊層電容器通加給CPU電流，從而抑制電源電壓的變化。
然而，所述退耦電容器具有等效串聯(lián)電感(ESL)。電壓變化ΔV被表示為ΔV＝ESL×di/dt(這里的di/dt表示電流變化)。另一方面，隨著當(dāng)今CPU工作頻率的繼續(xù)提高，電流變化di/dt更大，而且發(fā)生得更快。因此，由于電流變化di/dt大，退耦電容器自身的ESL極大地影響著電壓的變化。由于通過減小這個(gè)ESL可使電源中電壓的變化受到抑制，所以提出能夠減小ESL的各種形式的疊層電容器。
一般地說，疊層電容器具有與內(nèi)部電極呈交替疊置之片狀介電層的介電元件結(jié)構(gòu)，所述內(nèi)部電極的表面面積小于所述介電層的表面面積。引出電極從內(nèi)部電極引出到介電元件的外表面。當(dāng)通過引出電極把電流提供給內(nèi)部電極時(shí)，就會(huì)因流過內(nèi)部電極的電流產(chǎn)生ESL。
譬如，日本專利申請(qǐng)公開No.2000-208361中揭示的一種普通疊層電容器，通過加大引出電極的寬度，同時(shí)減小其間的間隙，使電流流過的路徑縮短?？s短電流路徑減少了電流所產(chǎn)生的磁通量，從而減小ESL。
日本專利申請(qǐng)公開No.2001-185441中揭示的另一種疊層電容器，試圖通過優(yōu)化各引線電極的長(zhǎng)度L與寬度W之比而減小ESL。日本專利申請(qǐng)公開No.2001-284171中揭示的又一種疊層電容器，通過設(shè)置具有相反極性的相鄰引線電極，使各相鄰引線電極因流過的電流所致產(chǎn)生的磁通量互相抵銷而減小ESL。

發(fā)明內(nèi)容
然而，隨著近年來數(shù)字信號(hào)的傳送更快，已經(jīng)突顯出各種數(shù)字器件可以工作的時(shí)鐘頻率超過1GHz。由于電容器的電感成分阻礙電容器的快速充電和放電，在如此高的時(shí)鐘頻率下工作的數(shù)字器件所用的耦合電容必須具有較小的電感成分，以支持快速變化和大電流。當(dāng)在工作于1GHz或更高頻率下的CPU的電源電路中采用退耦電容器時(shí)，最好使ESL為100pH或更小。
鑒于上述，本發(fā)明的目的在于提供一種疊層電容器，它能進(jìn)一步減小ESL，以便給CPU等提供穩(wěn)定的電壓。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種疊層電容器，它包括介電元件、多個(gè)內(nèi)部電極和多個(gè)引出電極。所述介電元件具有至少一個(gè)側(cè)表面，并包括多個(gè)疊置的片狀介電層，每個(gè)介電層限定一個(gè)預(yù)定的表面面積。所述多個(gè)內(nèi)部電極與各介電層交替疊置。每個(gè)內(nèi)部電極有一導(dǎo)體，它落在預(yù)定的表面積內(nèi)，并具有位于一個(gè)側(cè)表面附近的第一邊緣。各介電層和內(nèi)部電極限定疊層的方向。每個(gè)引出電極從各第一邊緣延伸到一個(gè)側(cè)表面，而互相不接觸。沿與所述疊層方向正交方向上的相鄰引出電極沿疊層方向在所述側(cè)表面上彼此部分地重疊。
所述疊層電容器最好在所述引出電極重疊處的側(cè)表面區(qū)域還包括多個(gè)絕緣層。
所述疊層電容器最好還包括多個(gè)外部電極，它們被設(shè)置在所述側(cè)表面上，并沿疊層方向延伸，同時(shí)沿正交方向排布。每個(gè)外部電極與相應(yīng)的引出電極連接。最好從每個(gè)內(nèi)部電極伸出至少兩個(gè)引出電極。


從以下結(jié)合附圖詳細(xì)描述優(yōu)選實(shí)施例，將使本發(fā)明的上述以及其它目的、特點(diǎn)和優(yōu)點(diǎn)變得愈為清晰，其中圖1是表示本發(fā)明一種優(yōu)選實(shí)施例疊層電容器的透視圖；圖2是所述優(yōu)選實(shí)施例疊層電容器的分解透視圖；圖3是表示該優(yōu)選實(shí)施例第一種改型的疊層電容器的透視圖，其中疊層數(shù)目增多；圖4是表示該優(yōu)選實(shí)施例第二種改型的疊層電容器的透視圖，其中從單獨(dú)一個(gè)內(nèi)部電極引出多個(gè)引出電極。
具體實(shí)施例方式
以下將參照?qǐng)D1和2描述本發(fā)明一種優(yōu)選實(shí)施例的疊層電容器1。如圖1和2所示，所述疊層電容器1包括介電元件2、第一至第八電極10-17，以及外部電極40-47。由疊置的片狀介電層2A-2I構(gòu)成所述介電元件2，這些介電層實(shí)質(zhì)為矩形形狀。介電元件2具有第一側(cè)表面21和第二側(cè)表面22，它與第一側(cè)表面21相對(duì)(圖2中只對(duì)介電層2A有所表示)。通過疊置用作介電層的陶瓷坯片2A-2I并燒結(jié)已疊置的結(jié)構(gòu)而制成介電元件2。
由鎳或鎳合金、銅或銅合金等基本金屬或者具有這些金屬之一為主要成分的金屬合金制成第一至第八電極10-17。將第一至第八電極10-17設(shè)置于每個(gè)介電層2B-2I的頂部上面，但不在介電層2A上。按照這種方式，使介電層2A-2I與電極10-17彼此交疊疊置。把所述第一至第八電極10-17中的每一個(gè)設(shè)置成使內(nèi)部電極10A-17A與引出電極10B-17B一一對(duì)應(yīng)。內(nèi)部電極10A-17A當(dāng)中每一個(gè)的形狀實(shí)質(zhì)上相似，并落在介電層2A-2I的表面面積內(nèi)，使得沿疊層方向?qū)嵸|(zhì)上互相重疊。內(nèi)部電極10A-17A當(dāng)中的每一個(gè)都被設(shè)置成使位于第一側(cè)表面21附近的第一邊緣10C-17C與位于第二側(cè)表面22附近的第二邊緣10D-17D一一對(duì)應(yīng)。
引出電極10B-13B在沿疊層方向不重疊的位置處，從第一邊緣10C-13C引至介電元件2的第一側(cè)表面21。引出電極14B-17B在沿疊層方向不重疊的位置處，從第二邊緣14D-17D引至介電元件2的第二側(cè)表面22。這些沿疊層方向彼此鄰近的引出電極還在沿與該疊層方向正交的方向(下稱“正交方向”)上在第一側(cè)表面21上也彼此鄰近。每個(gè)引出電極具有重疊部分A，該重疊部分A是在沿所述疊層方向觀察時(shí)重疊相鄰引出電極的部分。
在所述第一側(cè)表面21上設(shè)置有外部電極40-43，它們沿所述正交方向隔開一定的間隔，并與引出電極10B-13B一一對(duì)應(yīng)地連接。在所述第二側(cè)表面22上設(shè)置有外部電極44-47，它們沿所述正交方向隔開一定的間隔，并與引出電極14B-17B一一對(duì)應(yīng)地連接。按這樣的方式設(shè)置外部電極容易把疊層電容器1安裝于基板上等。
沿所述正交方向在相鄰的外部電極之間設(shè)置絕緣層50。當(dāng)從第一側(cè)表面21側(cè)向觀察時(shí)，各外部電極在重疊部分A處彼此被布置得極為鄰近。因此，可以想到，在裝配過程中非常容易形成比如焊橋等。然而，由于在外部電極之間設(shè)置了絕緣層50，所以，在裝配疊層電容器1時(shí)，就可以防止疊層電容器1在重疊部分A處因焊橋等橋接相鄰的外部電極，以及在相鄰?fù)獠侩姌O之間所引起的短路。
采用上述結(jié)構(gòu)，疊層電容器1用外部電極40、42、44和46與電源相連，而以外部電極41、43、45和47接地。相應(yīng)地，電流沿引出電極流動(dòng)，使得在沿疊層方向相鄰的任意兩個(gè)引出電極之間的電流方向相反。因而，使相鄰引出電極中的電流所產(chǎn)生的磁通量彼此有效地抵銷，從而使疊層電容器1中的ESL減小。在這種情況下，減小引出電極之間沿疊層方向以及沿正交方向的間隔，以增強(qiáng)磁耦合，這也使被抵銷的磁通量的量加大。另外，增大各引出電極沿所述正交方向的寬度，對(duì)于加大抵銷磁通量的量而言，也是令人可取的。為了同樣的理由，也應(yīng)加寬外部電極的寬度。
本優(yōu)選實(shí)施例疊層電容器1中的每個(gè)引出電極具有重疊部分A。由于除了未重疊部分外，在這種重疊部分A處磁通量的抵銷，所以比起沒有這種重疊部分的普通電容器來，疊層電容器1能夠更多地減小ESL，從而控制加給CPU的電壓波動(dòng)。
圖3示出第一種改型，其中對(duì)原有的疊層附加了另一組圖2所示的介電層2B-2I。另外，圖4示出第二種改型，其中上半部是疊層電容器的透視圖，下半部是疊層電容器的分解透視圖。在第二種改型中，從單獨(dú)一個(gè)內(nèi)部電極引出多個(gè)引出電極。在這種情況下，從同一內(nèi)部電極引出的引出電極將具有相同的極性。
雖然已經(jīng)參照特定的實(shí)施例詳細(xì)描述了本發(fā)明，但對(duì)于那些熟悉本領(lǐng)域的人而言應(yīng)能理解，可以作出多種改型和變換，而不致脫離本發(fā)明的精髓，由所附各權(quán)利要求限定它的范圍。另外，設(shè)置外部電極40-47以及各絕緣層50并非絕對(duì)必要的。在這樣的情況下，引出電極直接連到基板上等。
權(quán)利要求
1.一種疊層電容器，它包括具有至少一個(gè)側(cè)表面的介電元件包含多個(gè)疊置的片狀介電層，每個(gè)介電層限定一個(gè)預(yù)定的表面面積；與各介電層交替疊置的多個(gè)內(nèi)部電極，每個(gè)內(nèi)部電極包含一落在預(yù)定的表面面積內(nèi)的導(dǎo)體，并具有位于一個(gè)側(cè)表面附近的第一邊緣，所述各介電層和內(nèi)部電極限定疊層的方向；多個(gè)引出電極，每個(gè)引出電極都從各第一邊緣延伸到一個(gè)側(cè)表面，而互相不接觸；其中，沿與所述疊層方向正交方向上的相鄰引出電極沿疊層方向在所述側(cè)表面上彼此部分地重疊。
2.如權(quán)利要求1所述的疊層電容器，其中，還包括在所述引出電極重疊的側(cè)表面區(qū)域處的多個(gè)絕緣層。
3.如權(quán)利要求1所述的疊層電容器，其中，還包括多個(gè)外部電極，它們被設(shè)置在所述側(cè)表面上，并沿疊層方向延伸，同時(shí)沿正交方向排布；每個(gè)外部電極與相應(yīng)的引出電極連接。
4.如權(quán)利要求1所述的疊層電容器，其中，從每個(gè)內(nèi)部電極伸出至少兩個(gè)引出電極。
全文摘要
一種疊層電容器，包括介電元件、多個(gè)內(nèi)部電極和多個(gè)引出電極。該介電元件是由多個(gè)疊置的介電層形成的疊層元件，具有至少一個(gè)側(cè)表面。各內(nèi)部電極被安置在各介電層的表面面積內(nèi)，并與介電層交替疊置。另外，各內(nèi)部電極具有位于所述側(cè)表面附近的第一邊緣。沿與安裝方向正交的方向在所述側(cè)表面處，每個(gè)引出電極具有與另一引出電極重疊的重疊部分A。
文檔編號(hào)H01G4/30GK1716476SQ20051008131
公開日2006年1月4日 申請(qǐng)日期2005年6月24日 優(yōu)先權(quán)日2004年6月29日
發(fā)明者富樫正明, 福永達(dá)也 申請(qǐng)人:Tdk股份有限公司