專(zhuān)利名稱(chēng)：非揮發(fā)性存儲(chǔ)器及其制造方法與操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器元件，特別是涉及一種非揮發(fā)性存儲(chǔ)器及其制造方法與操作方法。
背景技術(shù)：
在各種非揮發(fā)性存儲(chǔ)器產(chǎn)品中，具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)的可電抹除且可程序只讀存儲(chǔ)器(EEPROM)，已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種存儲(chǔ)器元件。
典型的可電抹除且可程序只讀存儲(chǔ)器以摻雜的多晶硅(polysilicon)制作浮置柵極(floating gate)與控制柵極(control gate)。而且，為了避免典型的可電抹除且可程序只讀存儲(chǔ)器在抹除時(shí)，因過(guò)度抹除現(xiàn)象太過(guò)嚴(yán)重，而導(dǎo)致數(shù)據(jù)的誤判的問(wèn)題。而在控制柵極與浮置柵極側(cè)壁、基底上方另設(shè)一選擇柵極(select gate)，而形成分離柵極(Split-gate)結(jié)構(gòu)。
此外，在現(xiàn)有技術(shù)中，亦有采用一電荷陷入層(charge trapping layer)取代多晶硅浮置柵極，此電荷陷入層的材料例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡(jiǎn)稱(chēng)ONO)復(fù)合層。此種元件通稱(chēng)為硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，具有分離柵極結(jié)構(gòu)的SONOS元件也已經(jīng)被揭露出來(lái)，如美國(guó)專(zhuān)利第US5930631號(hào)。
然而，上述具有分離柵極結(jié)構(gòu)的SONOS元件，由于設(shè)置分離柵極結(jié)構(gòu)需要較大的分離柵極區(qū)域而具有較大的存儲(chǔ)單元尺寸，因此其存儲(chǔ)單元尺寸較具有堆棧柵極的可電抹除且可程序只讀存儲(chǔ)器的存儲(chǔ)單元尺寸大，而產(chǎn)生所謂無(wú)法增加元件集成度的問(wèn)題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一目的為提供一種非揮發(fā)性存儲(chǔ)器及其制造方法與操作方法，可以提高存儲(chǔ)單元集成度及元件效能。
本發(fā)明的再一目的為提供一種非揮發(fā)性存儲(chǔ)器及其制造方法與操作方法，此種非揮發(fā)性存儲(chǔ)器可以利用源極側(cè)注入效應(yīng)(Source-Side Injection，SSI)進(jìn)行程序化操作，而能夠提高程序化速度，并提高存儲(chǔ)器效能。
本發(fā)明的再一目的為提供一種非揮發(fā)性存儲(chǔ)器及其制造方法與操作方法，可以提高存儲(chǔ)器儲(chǔ)存容量，且工藝簡(jiǎn)單，可以降低成本。
本發(fā)明提出一種非揮發(fā)性存儲(chǔ)器單元，此存儲(chǔ)單元至少是由第一存儲(chǔ)單元、第一絕緣間隙壁與第二存儲(chǔ)單元所構(gòu)成。第一存儲(chǔ)單元設(shè)置于基底上。第一絕緣間隙壁設(shè)置于第一存儲(chǔ)單元的側(cè)壁上。第二存儲(chǔ)單元設(shè)置于基底上，并透過(guò)第一絕緣間隙壁與第一存儲(chǔ)單元相鄰。第一存儲(chǔ)單元包括設(shè)置于基底上的第一柵極、設(shè)置于第一柵極與基底之間的第一復(fù)合介電層。其中，第一復(fù)合介電層包括第一底介電層、第一電荷陷入層與第一頂介電層。第二存儲(chǔ)單元包括設(shè)置于基底上的第二柵極、設(shè)置于第二柵極與基底之間及第二柵極與第一存儲(chǔ)單元之間的第二復(fù)合介電層。其中，第二復(fù)合介電層包括第二底介電層、第二電荷陷入層與第二頂介電層。
在上述的非揮發(fā)性存儲(chǔ)單元中，第一電荷陷入層與第二電荷陷入層的材料可為氮化硅。第一底介電層、第一頂介電層、第二底介電層與第二頂介電層的材料可為氧化硅。
在上述的非揮發(fā)性存儲(chǔ)單元中，第一絕緣間隙壁的材料可為氧化硅或氮化硅。而且，第一絕緣間隙壁是通過(guò)在第一柵極表面沉積一絕緣層后，利用自行對(duì)準(zhǔn)各向異性蝕刻形成的。
在上述的非揮發(fā)性存儲(chǔ)單元中，第二復(fù)合介電層還包括設(shè)置于第二柵極與第一絕緣間隙壁之間。
本發(fā)明還提出一種非揮發(fā)性存儲(chǔ)器，此非揮發(fā)性存儲(chǔ)器至少是由存儲(chǔ)單元行、選擇單元、第三絕緣間隙壁、源極區(qū)與漏極區(qū)所構(gòu)成。存儲(chǔ)單元行由多個(gè)上述的存儲(chǔ)單元所構(gòu)成，其中這些存儲(chǔ)單元串聯(lián)連接在一起，并由多個(gè)第二絕緣間隙壁隔離。選擇單元設(shè)置于存儲(chǔ)單元行的一側(cè)。選擇單元包括第三柵極與第三復(fù)合介電層。其中，第三柵極設(shè)置于基底上。第三復(fù)合介電層設(shè)置于第三柵極與基底之間。此第三復(fù)合介電層包括第三底介電層、第三電荷陷入層與第三頂介電層。第三絕緣間隙壁設(shè)置于選擇單元的側(cè)壁上，其中第三絕緣間隙壁設(shè)置于選擇單元與存儲(chǔ)單元行的源極區(qū)設(shè)置于存儲(chǔ)單元行另一側(cè)的基底中。漏極區(qū)設(shè)置于選擇單元外側(cè)的基底中。
在上述的非揮發(fā)性存儲(chǔ)器中，第三電荷陷入層的材料可為氮化硅。第三底介電層與第三頂介電層的材料可為氧化硅。第二絕緣間隙壁及第三絕緣間隙壁的材料可為氧化硅或氮化硅。
在本發(fā)明的非揮發(fā)性存儲(chǔ)器中，存儲(chǔ)單元行是由多個(gè)第一存儲(chǔ)單元及第二存儲(chǔ)單元交錯(cuò)排列而成。由于在第一存儲(chǔ)單元與第二存儲(chǔ)單元之間并沒(méi)有間隙，且選擇單元與第二存儲(chǔ)單元之間也沒(méi)有間隙，因此可以提升存儲(chǔ)單元陣列的集成度。而且，在存儲(chǔ)單元行中的各個(gè)第一存儲(chǔ)單元及第二存儲(chǔ)單元都可以?xún)?chǔ)存電荷，因此也可以提升儲(chǔ)存容量。
此外，由于第一存儲(chǔ)單元及第二存儲(chǔ)單元是使用電荷陷入層作為電荷儲(chǔ)存單元，因此不需要考慮柵極耦合率的概念，而能以較低的工作電壓，達(dá)到相同的操作速度。
本發(fā)明又提出一種非揮發(fā)性存儲(chǔ)器，此非揮發(fā)性存儲(chǔ)器至少是由存儲(chǔ)單元陣列、多個(gè)選擇單元、多個(gè)第一摻雜區(qū)、多個(gè)第二摻雜區(qū)、多條字線(xiàn)、多條位線(xiàn)、多條選擇線(xiàn)、多條共享線(xiàn)所構(gòu)成。存儲(chǔ)單元陣列的每一存儲(chǔ)單元行包括多個(gè)第一存儲(chǔ)單元與多個(gè)第二存儲(chǔ)單元。多個(gè)選擇單元分別設(shè)置在存儲(chǔ)單元陣列的各存儲(chǔ)單元行的一側(cè)，其中在各存儲(chǔ)單元行中的選擇單元與多個(gè)第一存儲(chǔ)單元之間具有多個(gè)間隙，各個(gè)第二存儲(chǔ)單元分別填入不同的各個(gè)間隙中。多個(gè)第一摻雜區(qū)分別設(shè)置于存儲(chǔ)單元陣列的各存儲(chǔ)單元行的另一側(cè)的基底中。多個(gè)第二摻雜區(qū)分別設(shè)置于各選擇單元外側(cè)的基底中。多條字線(xiàn)與多條位線(xiàn)的每一交錯(cuò)點(diǎn)對(duì)應(yīng)至不同的第一存儲(chǔ)單元或第二存儲(chǔ)單元的其中之一。多條選擇線(xiàn)分別連接至一列的多個(gè)選擇單元。多條共享線(xiàn)分別連接至一列的多個(gè)第一摻雜區(qū)。
在上述的非揮發(fā)性存儲(chǔ)器中，各第一存儲(chǔ)單元是由第一柵極、第一復(fù)合介電層、一對(duì)第一絕緣間隙壁所構(gòu)成。第一復(fù)合介電層設(shè)置于第一柵極下方，且復(fù)合介電層包括第一底介電層、第一電荷陷入層與第一頂介電層。一對(duì)第一絕緣間隙壁設(shè)置于第一柵極的側(cè)壁上。各第二存儲(chǔ)單元是由第二柵極與第二復(fù)合介電層所構(gòu)成。第二復(fù)合介電層設(shè)置于第二柵極下方，此第二復(fù)合介電層包括一第二底介電層、一第二電荷陷入層與一第二頂介電層。各選擇單元是由選擇柵極與一對(duì)第二絕緣間隙壁所構(gòu)成。一對(duì)第二絕緣間隙壁設(shè)置于選擇柵極的側(cè)壁上。
在上述的非揮發(fā)性存儲(chǔ)器中，第一電荷陷入層與第二電荷陷入層的材料可為氮化硅。第一底介電層、第一頂介電層、第二底介電層與第二頂介電層的材料可為氧化硅。第一絕緣間隙壁與第二絕緣間隙壁的材料可為氧化硅或氮化硅。
在上述的非揮發(fā)性存儲(chǔ)器中，各選擇單元具有第三復(fù)合介電層。此第三復(fù)合介電層設(shè)置于選擇柵極下方，此第三復(fù)合介電層包括第三底介電層、第三電荷陷入層與第三頂介電層。其中，第三電荷陷入層的材料可為氮化硅。第三底介電層與第三頂介電層的材料可為氧化硅。
在上述的非揮發(fā)性存儲(chǔ)器中，第一摻雜區(qū)為n-型源極區(qū)，第二摻雜區(qū)為n-型漏極區(qū)。而且，各漏極區(qū)分別連接至不同的位線(xiàn)的其中之一。
在上述的非揮發(fā)性存儲(chǔ)器中，各第一存儲(chǔ)單元的第一柵極與各第二存儲(chǔ)單元的第二柵極分別連接至不同的字線(xiàn)的其中之一。
在上述的非揮發(fā)性存儲(chǔ)器中，第二存儲(chǔ)單元的第二復(fù)合介電層在間隙中形成呈U-字形，且由各第二存儲(chǔ)單元的第二柵極填滿(mǎn)。
在本發(fā)明的非揮發(fā)性存儲(chǔ)器中，存儲(chǔ)單元行是由多個(gè)第一存儲(chǔ)單元及第二存儲(chǔ)單元交錯(cuò)排列而成。由于在第一存儲(chǔ)單元與第二存儲(chǔ)單元之間并沒(méi)有間隙，且選擇單元與第二存儲(chǔ)單元之間也沒(méi)有間隙，因此可以提升存儲(chǔ)單元陣列的集成度。而且，在存儲(chǔ)單元行中的各個(gè)第一存儲(chǔ)單元及第二存儲(chǔ)單元都可以?xún)?chǔ)存電荷，因此也可以提升儲(chǔ)存容量。
此外，由于第一存儲(chǔ)單元及第二存儲(chǔ)單元是使用電荷陷入層作為電荷儲(chǔ)存單元，因此不需要考慮柵極耦合率的概念，而能夠以較低工作電壓，達(dá)到相同的操作速度。
本發(fā)明再提供一種非揮發(fā)性存儲(chǔ)單元，此非揮發(fā)性存儲(chǔ)單元至少是由第一存儲(chǔ)單元、選擇單元、第二存儲(chǔ)單元、第一絕緣間隙壁、第二絕緣間隙壁所構(gòu)成。第一存儲(chǔ)單元，設(shè)置于基底上。選擇單元設(shè)置在基底上，且選擇單元與第一存儲(chǔ)單元以一間隙相隔離。第二存儲(chǔ)單元填入此間隙中。第一絕緣間隙壁隔離第一存儲(chǔ)單元與第二存儲(chǔ)單元。第二絕緣間隙壁隔離選擇單元與第二存儲(chǔ)單元，其中第一存儲(chǔ)單元包括第一柵極，第二存儲(chǔ)單元包括第二柵極，第三存儲(chǔ)單元包括第三柵極用以開(kāi)啟/關(guān)閉其下方的通道區(qū)。
在上述的非揮發(fā)性存儲(chǔ)單元中，第二存儲(chǔ)單元還包括一U-字形層，此U-字形層支撐間隙中的第二柵極。此U-字形層可為電荷陷入層。而且，U-字形層的材料可為氮化硅。此外，U-字形層可為復(fù)合介電層，此復(fù)合介電層包括穿隧介電層、電荷陷入層與頂介電層。其中，穿隧介電層的材料可為氧化硅，電荷陷入層的材料可為氮化硅，頂介電層的材料可為氧化硅。
在上述的非揮發(fā)性存儲(chǔ)單元中，第一存儲(chǔ)單元還包括第一穿隧介電層、第一電荷陷入層與第一頂介電層。第一穿隧介電層設(shè)置于基底上。第一電荷陷入層設(shè)置于第一穿隧介電層上。第一頂介電層設(shè)置于第一電荷陷入層上。其中，第一穿隧介電層的材料可為氧化硅，第一電荷陷入層的材料可為氮化硅，第一頂介電層的材料可為氧化硅。
在上述的非揮發(fā)性存儲(chǔ)單元中，選擇單元還包括虛擬電荷陷入層。虛擬電荷陷入層設(shè)置于第三柵極與基底之間。而且，第一存儲(chǔ)單元還包括第一穿隧介電層、第一電荷陷入層與第一頂介電層。第一穿隧介電層設(shè)置于基底上。第一電荷陷入層設(shè)置于第一穿隧介電層上。第一頂介電層設(shè)置于第一電荷陷入層上。
在上述的非揮發(fā)性存儲(chǔ)單元中，選擇單元還包括第二穿隧介電層與第二頂介電層。第二穿隧介電層設(shè)置于虛擬電荷陷入層與基底之間。第二頂介電層設(shè)置于虛擬電荷陷入層與第三柵極之間。
在上述的非揮發(fā)性存儲(chǔ)單元中，第二存儲(chǔ)單元還包括U-字形層。此U-字形層可為一復(fù)合介電層，此復(fù)合介電層至少包括第二電荷陷入層。其中，第二電荷陷入層的材料可為氮化硅。而且，U-字形層還包括第三穿隧介電層與第三頂介電層。第三穿隧介電層設(shè)置于第二電荷陷入層與基底之間。第三頂介電層設(shè)置于第二電荷陷入層與第二柵極之間。
本發(fā)明提出一種非揮發(fā)性存儲(chǔ)器的操作方法，適用于上述的非揮發(fā)性存儲(chǔ)器，此方法在進(jìn)行程序化操作時(shí)，于選定的位線(xiàn)施加0伏特電壓，于非選定的位線(xiàn)施加一第一電壓，于與選定的存儲(chǔ)單元所耦接的字線(xiàn)相鄰、且靠近漏極區(qū)的選定的字線(xiàn)施加一第二電壓，于其它非選定的字線(xiàn)及選擇線(xiàn)施加一第三電壓，于源極線(xiàn)施加一第四電壓，以利用源極側(cè)注入效應(yīng)程序化選定的存儲(chǔ)單元。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，第一電壓為3.3伏特左右，第二電壓為1.5伏特左右，第三電壓為9伏特左右，第四電壓為4.5伏特左右。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，進(jìn)行讀取操作時(shí)，于選定的位線(xiàn)施加0伏特電壓，于非選定的位線(xiàn)施加一第五電壓，于選定的存儲(chǔ)單元所耦接的字線(xiàn)施加一第六電壓，于其它非選定的字線(xiàn)及選擇線(xiàn)施加一第七電壓，于源極線(xiàn)施加一第八電壓，以讀取選定的存儲(chǔ)單元。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，第五電壓為1.5伏特左右，第六電壓為1.5伏特左右，第七電壓為6伏特左右，第八電壓為1.5伏特左右。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，在進(jìn)行抹除操作時(shí)，于選定的位線(xiàn)施加一第九電壓，于非選定的位線(xiàn)施加0伏特電壓，于選定的存儲(chǔ)單元所耦接的字線(xiàn)施加一第十電壓，于選定的存儲(chǔ)單元所耦接的字線(xiàn)與漏極區(qū)的間的所有非選定的字線(xiàn)、選擇線(xiàn)施加一第十一電壓，于選定的存儲(chǔ)單元所耦接的字線(xiàn)與源極區(qū)之間的所有非選定的字線(xiàn)施加0伏特電壓，以利用熱空穴注入效應(yīng)以抹除選定的存儲(chǔ)單元。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，第九電壓為4.5伏特左右，第十電壓為-5伏特左右，第十一電壓為9伏特左右。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，另一種進(jìn)行抹除操作的方式是于字線(xiàn)施加一第十二電壓，于基底施加一第十三電壓，以利用F-N穿隧效應(yīng)進(jìn)行整個(gè)存儲(chǔ)單元陣列的抹除。
在上述的非揮發(fā)性存儲(chǔ)器的操作方法中，第十二電壓為-12伏特左右，且第十三電壓為0伏特。第十二電壓為0伏特左右，且第十三電壓為12伏特。第十二電壓為-6伏特左右，且第十三電壓為6伏特。
在本發(fā)明的非揮發(fā)性存儲(chǔ)器的操作方法中，其利用源極側(cè)注入效應(yīng)(Source-Side Injection，SSI)以單一存儲(chǔ)單元的單一位為單位進(jìn)行程序化，并利用熱空穴注入效應(yīng)或F-N穿隧效應(yīng)進(jìn)行存儲(chǔ)單元的抹除。因此，其電子注入效率較高，故可以降低操作時(shí)的存儲(chǔ)單元電流，并同時(shí)能提高操作速度。因此，電流消耗小，可有效降低整個(gè)芯片的功率損耗。
本發(fā)明又提出一種非揮發(fā)性存儲(chǔ)器的制造方法，此方法先提供一基底，并于此基底上形成多個(gè)堆棧柵極結(jié)構(gòu)。其中堆棧柵極結(jié)構(gòu)各自包括第一復(fù)合介電層、第一柵極與頂蓋層，且相鄰兩該些堆棧柵極結(jié)構(gòu)之間具有間隙。然后，于堆棧柵極結(jié)構(gòu)的側(cè)壁分別形成絕緣間隙壁，并于基底上形成第二復(fù)合介電層。接著，基底上形成導(dǎo)體層，并移除部分此導(dǎo)體層，以形成填滿(mǎn)堆棧柵極結(jié)構(gòu)之間的間隙的多個(gè)第二柵極，且第二柵極與堆棧柵極結(jié)構(gòu)構(gòu)成存儲(chǔ)單元行。之后，于存儲(chǔ)單元行兩側(cè)的基底中形成源極區(qū)與漏極區(qū)。
在上述的非揮發(fā)性存儲(chǔ)器的制造方法中，于第一復(fù)合介電層與第二復(fù)合介電層各自包括底介電層、電荷陷入層及頂介電層。移除部分導(dǎo)體層的方法包括化學(xué)機(jī)械研磨法。于基底中形成源極區(qū)與漏極區(qū)的方法包括離子注入法。
在本發(fā)明的非揮發(fā)性存儲(chǔ)器的制造方法中，由于采用于堆棧柵極結(jié)構(gòu)之間填入第二復(fù)合介電層及導(dǎo)體層，不需要光刻蝕刻工藝即可于堆棧柵極結(jié)構(gòu)之間制作出另一種柵極結(jié)構(gòu)。因此工藝較為簡(jiǎn)單，且可以減少成本。此外，本發(fā)明的非揮發(fā)性存儲(chǔ)器，使用電荷陷入層作為電荷儲(chǔ)存單元，因此不需要考慮柵極耦合率的概念，可降低操作所需的工作電壓，而且提升存儲(chǔ)單元的操作效率。此外，本發(fā)明形成非揮發(fā)性存儲(chǔ)器的步驟與現(xiàn)有的工藝相比較為簡(jiǎn)單，因此可以減少制造成本。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1A為繪示本發(fā)明的非揮發(fā)性存儲(chǔ)器的上視圖。
圖1B為繪示圖1A中沿A-A’線(xiàn)的結(jié)構(gòu)剖面圖。
圖1C為繪示本發(fā)明的存儲(chǔ)單元及選擇單元的結(jié)構(gòu)剖面圖。
圖2所繪示為本發(fā)明的非揮發(fā)性存儲(chǔ)器的電路簡(jiǎn)圖，以說(shuō)明本發(fā)明的非揮發(fā)性存儲(chǔ)器的操作模式。
圖3A為本發(fā)明的程序化操作的一實(shí)例的示意圖。
圖3B為本發(fā)明的讀取操作的一實(shí)例的示意圖。
圖3C為用以說(shuō)明讀取存儲(chǔ)單元時(shí)所產(chǎn)生的一現(xiàn)象的示意圖。
圖3D為本發(fā)明的抹除操作的一實(shí)例的示意圖。
圖3E為本發(fā)明的抹除操作的再一實(shí)例的示意圖。
圖3F為本發(fā)明的抹除操作的另一實(shí)例的示意圖。
圖3G為本發(fā)明的抹除操作的又一實(shí)例的示意圖。
圖4A至圖4E為繪示本發(fā)明的非揮發(fā)性存儲(chǔ)器的制造流程剖面圖。
簡(jiǎn)單符號(hào)說(shuō)明100、200基底 102元件隔離結(jié)構(gòu)104有源區(qū) 106選擇單元108、220、D漏極區(qū) 110、218、S源極區(qū)
112、114存儲(chǔ)單元116、124、130、204、212復(fù)合介電層116a、124a、130a、204a、212a底介電層116b、124b、130b、204b、212b電荷陷入層116c、124c、130c、204c、212c頂介電層118、126、132柵極120、134、208頂蓋層122、136、210絕緣間隙壁128存儲(chǔ)單元行138、228插塞140、230位線(xiàn)142、224源極線(xiàn)202堆棧柵極結(jié)構(gòu)206、214、214a導(dǎo)體層BL1～BL3位線(xiàn)M11～M3n存儲(chǔ)單元Q、Q1～Qn存儲(chǔ)單元ST1～ST3選擇單元SG選擇線(xiàn)WL1～WLn字線(xiàn)具體實(shí)施方式
圖1A為繪示本發(fā)明的非揮發(fā)性存儲(chǔ)器的一優(yōu)選實(shí)施例的上視圖。圖1B為繪示圖1A中沿A-A’線(xiàn)的結(jié)構(gòu)剖面圖。圖1C為繪示本發(fā)明的存儲(chǔ)單元及選擇單元的結(jié)構(gòu)剖面圖。
請(qǐng)同時(shí)參照?qǐng)D1A、圖1B及圖1C，本發(fā)明的非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)至少是由基底100、元件隔離結(jié)構(gòu)102、有源區(qū)104、多個(gè)存儲(chǔ)單元Q1～Qn、選擇單元106、漏極區(qū)108(摻雜區(qū))、源極區(qū)110(摻雜區(qū))所構(gòu)成。
基底100例如是硅基底，此基底100可為P型基底或N型基底。元件隔離結(jié)構(gòu)102設(shè)置于基底100中，用以定義出有源區(qū)104。
多個(gè)存儲(chǔ)單元Q1～Qn設(shè)置于基底100上。各個(gè)存儲(chǔ)單元Q1～Qn是由存儲(chǔ)單元112及存儲(chǔ)單元114所構(gòu)成。
存儲(chǔ)單元112設(shè)置于基底100上，其例如是由復(fù)合介電層116、柵極118、頂蓋層120所構(gòu)成。柵極118設(shè)置于基底100上。復(fù)合介電層116設(shè)置于柵極118與基底100之間。此復(fù)合介電層116從基底100依序?yàn)榈捉殡妼?16a、電荷陷入層116b與頂介電層116c。頂蓋層120設(shè)置于柵極118上。絕緣間隙壁122設(shè)置于柵極118與復(fù)合介電層116的側(cè)壁。其中，底介電層116a的材料例如是氧化硅；電荷陷入層116b的材料例如是氮化硅；頂介電層116c的材料例如是氧化硅；柵極118的材料例如是摻雜多晶硅。頂蓋層120的材料例如是氧化硅。絕緣間隙壁122的材料包括絕緣材料，例如是氮化硅或氧化硅。
存儲(chǔ)單元114設(shè)置于存儲(chǔ)單元112一側(cè)的側(cè)壁與基底100上，其例如是由復(fù)合介電層124與柵極126所構(gòu)成。柵極126設(shè)置于基底100上。復(fù)合介電層124設(shè)置于柵極126與基底100之間與柵極126與存儲(chǔ)單元112之間。復(fù)合介電層124從基底100與存儲(chǔ)單元112一側(cè)的側(cè)壁起依序?yàn)榈捉殡妼?24a、電荷陷入層124b與頂介電層124c。其中，底介電層124a的材料例如是氧化硅；電荷陷入層124b的材料例如是氮化硅；頂介電層124c的材料例如是氧化硅；柵極126的材料例如是摻雜多晶硅。存儲(chǔ)單元114透過(guò)絕緣間隙壁122與存儲(chǔ)單元112相間隔。
存儲(chǔ)單元Q1～Qn例如是在有源區(qū)104上串聯(lián)成一存儲(chǔ)單元行128，且存儲(chǔ)單元112與存儲(chǔ)單元114交錯(cuò)排列，彼此間無(wú)間隙。存儲(chǔ)單元行128中的存儲(chǔ)單元112與存儲(chǔ)單元114彼此以絕緣間隙壁122相隔離。在存儲(chǔ)單元行128之間彼此以元件隔離結(jié)構(gòu)102相隔離。
選擇單元106與存儲(chǔ)單元行128中最外側(cè)的存儲(chǔ)單元114相連接，其例如是由復(fù)合介電層130、柵極132、頂蓋層134及絕緣間隙壁136所構(gòu)成。柵極132設(shè)置于基底100上。復(fù)合介電層130設(shè)置于柵極132與基底100之間。此復(fù)合介電層130從基底100起依序?yàn)榈捉殡妼?30a、電荷陷入層130b與頂介電層130c。頂蓋層134設(shè)置于柵極132上。絕緣間隙壁136設(shè)置于柵極132與復(fù)合介電層130的側(cè)壁。其中，底介電層130a的材料例如是氧化硅；電荷陷入層130b的材料例如是氮化硅；頂介電層130c的材料例如是氧化硅；柵極132的材料例如是摻雜多晶硅。頂蓋層134的材料例如是氧化硅。絕緣間隙壁136的材料例如是氮化硅或氧化硅。選擇單元106與存儲(chǔ)單元行128中最外側(cè)的存儲(chǔ)單元114透過(guò)絕緣間隙壁136相間隔。選擇單元106中的電荷陷入層130b，并不作為儲(chǔ)存電荷之用，因此電荷陷入層130b為虛擬的電荷陷入層。
此外，各存儲(chǔ)單元Q1～Qn中的各個(gè)存儲(chǔ)單元114例如是分別設(shè)置于相鄰兩存儲(chǔ)單元112之間的間隙以及選擇單元106與存儲(chǔ)單元Q1的存儲(chǔ)單元112之間的間隙。而且，存儲(chǔ)單元114分別填入不同的各間隙中。存儲(chǔ)單元114的復(fù)合介電層例如為U-字形層，此U-字形層支撐間隙中的柵極126。
漏極區(qū)108(摻雜區(qū))例如是設(shè)置于選擇單元106不與存儲(chǔ)單元行128相鄰一側(cè)的基底100中。源極區(qū)110(摻雜區(qū))例如是設(shè)置于與漏極區(qū)108相對(duì)應(yīng)的另一側(cè)的基底100中，亦即存儲(chǔ)單元行128最外側(cè)的存儲(chǔ)單元112一側(cè)的基底100中。其中，漏極區(qū)108與源極區(qū)110例如是n型摻雜區(qū)。
此外，漏極區(qū)108通過(guò)插塞138連接至位線(xiàn)140。源極區(qū)110則電連接至源極線(xiàn)142。
在上述非揮發(fā)性存儲(chǔ)器中，有源區(qū)104上的存儲(chǔ)單元行128是由多個(gè)存儲(chǔ)單元112及存儲(chǔ)單元114交錯(cuò)排列而成。由于在存儲(chǔ)單元112與存儲(chǔ)單元114之間并沒(méi)有間隙，且選擇單元106與存儲(chǔ)單元114之間也沒(méi)有間隙，因此可以提升存儲(chǔ)單元陣列的集成度。而且，在存儲(chǔ)單元行128中的各個(gè)存儲(chǔ)單元112及存儲(chǔ)單元114都可以?xún)?chǔ)存電荷，因此也可以提升儲(chǔ)存容量。
此外，由于存儲(chǔ)單元112及存儲(chǔ)單元114是使用電荷陷入層110作為電荷儲(chǔ)存單元，因此不需要考慮柵極耦合率的概念，而降低操作所需的工作電壓，而提升存儲(chǔ)單元的操作效率。
另外，本發(fā)明中串接的存儲(chǔ)單元結(jié)構(gòu)的數(shù)目，可以視實(shí)際需要而串接適當(dāng)?shù)臄?shù)目，舉例來(lái)說(shuō)，同一存儲(chǔ)單元行128可以串接32至64個(gè)存儲(chǔ)單元結(jié)構(gòu)。
圖2所繪示為本發(fā)明的非揮發(fā)性存儲(chǔ)器的一優(yōu)選實(shí)施例的電路簡(jiǎn)圖，以說(shuō)明本發(fā)明的非揮發(fā)性存儲(chǔ)器的操作模式。圖3A為本發(fā)明的程序化操作的一實(shí)例的示意圖。圖3B為本發(fā)明的讀取操作的一實(shí)例的示意圖。圖3C為用以說(shuō)明讀取存儲(chǔ)單元時(shí)所產(chǎn)生的一現(xiàn)象的示意圖。圖3D為本發(fā)明的抹除操作的一實(shí)例的示意圖。圖3E為本發(fā)明的抹除操作的再一實(shí)例的示意圖。圖3F為本發(fā)明的抹除操作的另一實(shí)例的示意圖。圖3G為本發(fā)明的抹除操作的又一實(shí)例的示意圖。
請(qǐng)參照?qǐng)D2，非揮發(fā)性存儲(chǔ)器包括多個(gè)存儲(chǔ)單元M11～M3n、多個(gè)選擇單元ST1～ST3、選擇線(xiàn)SG、字線(xiàn)WL1～WLn、位線(xiàn)BL1～BL3、源極線(xiàn)SL(共享線(xiàn))。
多個(gè)存儲(chǔ)單元M11～M3n設(shè)置于基底上，排列成一行/列陣列，同一行的存儲(chǔ)單元彼此無(wú)間隙的串聯(lián)連接成一存儲(chǔ)單元行。舉例來(lái)說(shuō)，存儲(chǔ)單元M11、M12、M13...M1n構(gòu)成一個(gè)存儲(chǔ)單元行；存儲(chǔ)單元M21、M22、M23...M2n構(gòu)成一個(gè)存儲(chǔ)單元行；存儲(chǔ)單元M31、M32、M33...M3n構(gòu)成一個(gè)存儲(chǔ)單元行。
多個(gè)選擇單元ST1～ST3分別與各存儲(chǔ)單元行的一側(cè)的最外側(cè)的存儲(chǔ)單元相連接。舉例來(lái)說(shuō)，選擇單元ST1連接存儲(chǔ)單元M11；選擇單元ST2連接存儲(chǔ)單元M21；選擇單元ST3連接存儲(chǔ)單元M31。選擇線(xiàn)SG連接同一列的選擇單元ST1～ST3的柵極。
多條字線(xiàn)WL1～WLn在列方向平行排列，連接同一列的存儲(chǔ)單元的柵極。舉例來(lái)說(shuō)，字線(xiàn)WL1連接存儲(chǔ)單元M11、M21、M31的柵極；WL2連接存儲(chǔ)單元M12、M22、M32的柵極；以此類(lèi)推，WLn連接存儲(chǔ)單元M1n、M2n、M3n的柵極。
多條位線(xiàn)BL1～BL3在行方向平行排列，連接同一行的漏極區(qū)，漏極區(qū)設(shè)置于各個(gè)選擇單元ST1～ST3一側(cè)的基底中。字線(xiàn)WL1～WLn與位線(xiàn)BL1～BL3的每一交錯(cuò)點(diǎn)對(duì)應(yīng)至不同的存儲(chǔ)單元M11～M3n。
源極線(xiàn)SL連接同一列的源極區(qū)，源極區(qū)設(shè)置于各存儲(chǔ)單元行的另一側(cè)的基底中。在存儲(chǔ)單元行中，以相鄰的兩個(gè)存儲(chǔ)單元為存儲(chǔ)單元Q，舉例來(lái)說(shuō)，存儲(chǔ)單元M11、M12構(gòu)成一存儲(chǔ)單元；存儲(chǔ)單元M13、M14構(gòu)成一存儲(chǔ)單元；依此類(lèi)推，存儲(chǔ)單元M3(n-1)、M3n構(gòu)成一存儲(chǔ)單元。
請(qǐng)同時(shí)參照?qǐng)D2及圖3A，在進(jìn)行程序化操作時(shí)，以存儲(chǔ)單元M24為例做說(shuō)明，于選定的位線(xiàn)BL2施加0伏特左右的電壓，于非選定的位線(xiàn)BL1、BL3施加3.3伏特左右的電壓；于與選定的存儲(chǔ)單元M24所耦接的字線(xiàn)WL4相鄰、且靠近漏極區(qū)D的選定的字線(xiàn)WL3上施加1.5伏特左右的電壓，于其它非選定的字線(xiàn)WL1、WL2、WL4～WLn及選擇線(xiàn)SG上施加9伏特左右的電壓，于源極線(xiàn)SL施加4.5伏特左右的電壓，以利用源極側(cè)注入效應(yīng)(Source-Side Injection，SSI)使電子注入存儲(chǔ)單元M24的電荷陷入層中，以程序化選定的存儲(chǔ)單元M24。在存儲(chǔ)單元M24的電荷陷入層中存入的電子位于靠近漏極區(qū)D的局部位置。
在本發(fā)明的操作方法中，對(duì)選定的存儲(chǔ)單元進(jìn)行程序化時(shí)，鄰接選定的存儲(chǔ)單元、且靠近漏極區(qū)的另一存儲(chǔ)單元作為選擇單元之用，使電子注入該選定的存儲(chǔ)單元。亦即要程序化存儲(chǔ)單元M24時(shí)，存儲(chǔ)單元M23作為選擇單元之用，通過(guò)降低選擇單元(存儲(chǔ)單元M23)的電壓，使電子注入選定存儲(chǔ)單元M24的靠近漏極區(qū)D的電荷陷入層中。在本發(fā)明的非揮發(fā)性存儲(chǔ)器中，除了最靠近源極區(qū)S的存儲(chǔ)單元M1n、M2n、M3n只單純作為存儲(chǔ)單元之外，其它的存儲(chǔ)單元M11～M1(n-1)、M21～M2(n-1)、M31～M3(n-1)在操作時(shí)可作為存儲(chǔ)單元或選擇單元(選擇柵極)之用。
請(qǐng)同時(shí)參照?qǐng)D2及圖3B，在進(jìn)行讀取操作時(shí)，以存儲(chǔ)單元M24為例做說(shuō)明，于選定的位線(xiàn)BL2施加0伏特左右電壓，于非選定的位線(xiàn)BL1、BL3施加1.5伏特左右的電壓，于選定的存儲(chǔ)單元M24所耦接的字線(xiàn)WL4施加1.5伏特左右的電壓，于其它非選定的字線(xiàn)WL1～WL3、WL5～WLn及選擇線(xiàn)SG上施加6伏特左右的電壓，于源極線(xiàn)SL施加1.5伏特左右的電壓，以讀取選定的存儲(chǔ)單元M24。由于此時(shí)電荷陷入層中總電荷量為負(fù)的存儲(chǔ)單元的通道關(guān)閉且電流很小，而電荷陷入層中總電荷量略正的存儲(chǔ)單元的通道打開(kāi)且電流大，故可通過(guò)存儲(chǔ)單元的通道開(kāi)關(guān)/通道電流大小來(lái)判斷儲(chǔ)存于此存儲(chǔ)單元中的數(shù)字信息是“1”還是“0”。
另外，如圖3C所示，若存儲(chǔ)單元M25在程序化時(shí)，有部分電子陷入存儲(chǔ)單元M24的電荷陷入層中靠近源極區(qū)S的局部位置，而對(duì)存儲(chǔ)單元M24造成干擾。然而，本發(fā)明的讀取方法，在讀取存儲(chǔ)單元M24時(shí)，可通過(guò)施加的1.5伏特左右的電壓形成缺乏區(qū)(depletion)，而將對(duì)存儲(chǔ)單元M24造成干擾的電子遮擋住，可避免讀取存儲(chǔ)單元M24時(shí)的誤判。
請(qǐng)同時(shí)參照?qǐng)D2及圖3D，在進(jìn)行抹除操作時(shí)，于選定的位線(xiàn)BL2施加4.5伏特左右的電壓，于非選定的位線(xiàn)BL1、BL3施加0伏特左右的電壓，于選定的存儲(chǔ)單元M24所耦接的字線(xiàn)WL4施加-5伏特左右的電壓，于選定的存儲(chǔ)單元M24所耦接的字線(xiàn)WL4與漏極區(qū)D之間的所有非選定的字線(xiàn)WL1～WL3、選擇線(xiàn)SG上施加9伏特左右的電壓，于選定的存儲(chǔ)單元M24所耦接的字線(xiàn)WL4與源極區(qū)S之間的所有非選定的字線(xiàn)WL5～WLn上施加0伏特左右的電壓，使空穴注入電荷陷入層中，以利用熱空穴注入效應(yīng)抹除選定的存儲(chǔ)單元M24。
在上述操作方法中，以利用熱空穴注入效應(yīng)以抹除選定的存儲(chǔ)單元為例作說(shuō)明，當(dāng)然本發(fā)明也可以通過(guò)于柵極與基底之間形成一個(gè)電壓差，使電子由存儲(chǔ)單元的電荷陷入層拉至基底中，利用F-N穿遂效應(yīng)抹除存儲(chǔ)單元。
請(qǐng)同時(shí)參照?qǐng)D2及圖3E，在進(jìn)行抹除操作時(shí)，于所有字線(xiàn)WL1～WLn上施加-12伏特左右的電壓，于基底施加0伏特左右的電壓，以利用負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行整個(gè)存儲(chǔ)單元陣列的抹除。
請(qǐng)同時(shí)參照?qǐng)D2及圖3F，在進(jìn)行抹除操作時(shí)，于所有字線(xiàn)WL1～WLn上施加0伏特左右的電壓，于基底(p井區(qū))施加12伏特左右的電壓，以利用通道F-N穿隧效應(yīng)進(jìn)行整個(gè)存儲(chǔ)單元陣列的抹除。
請(qǐng)同時(shí)參照?qǐng)D2及圖3G，在進(jìn)行抹除操作時(shí)，于所有字線(xiàn)WL1～WLn上施加-6伏特左右的電壓，于基底(井區(qū))施加6伏特左右的電壓，以利用F-N穿隧效應(yīng)進(jìn)行整個(gè)存儲(chǔ)單元陣列的抹除。
在上述的利用F-N穿隧效應(yīng)進(jìn)行抹除的例子中，以直接于基底中施加12伏特左右的電壓的方式較為省電。但是，欲于基底中施加電壓，則必須在基底中形成一個(gè)井區(qū)。
在本發(fā)明的非揮發(fā)性存儲(chǔ)器的操作方法中，其利用源極側(cè)注入效應(yīng)(Source-Side Injection，SSI)以單一存儲(chǔ)單元的單一位為單位進(jìn)行程序化，并利用熱空穴注入效應(yīng)或F-N穿隧效應(yīng)進(jìn)行存儲(chǔ)單元的抹除。因此，其電子注入效率較高，故可以降低操作時(shí)的存儲(chǔ)單元電流，并同時(shí)能提高操作速度。因此，電流消耗小，可有效降低整個(gè)芯片的功率損耗。
接著說(shuō)明本發(fā)明的非揮發(fā)性存儲(chǔ)器的制造方法，圖4A至圖4E為繪示圖2A中沿A-A’線(xiàn)的制造流程剖面圖。
首先，請(qǐng)參照?qǐng)D4A，提供一基底200，基底200例如是硅基底，在此基底200中已形成有元件隔離結(jié)構(gòu)(未圖標(biāo))。接著，在基底200上形成多個(gè)堆棧柵極結(jié)構(gòu)202。堆棧柵極結(jié)構(gòu)202是由復(fù)合介電層204、導(dǎo)體層206(柵極)、頂蓋層208所構(gòu)成。柵極堆棧結(jié)構(gòu)202的形成方法例如是依序于基底100上形成復(fù)合介電材料層、導(dǎo)體材料層、絕緣材料層后，利用光刻蝕刻技術(shù)圖案化上述材料層而形成之。
復(fù)合介電層204例如是由底介電層204a、電荷陷入層204b、頂介電層204c所構(gòu)成。底介電層204a的材料例如是氧化硅，其形成方法例如是熱氧化法。電荷陷入層204b的材料例如是氮化硅，其形成方法例如是化學(xué)氣相沉積法。頂介電層204c的材料例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。當(dāng)然，底介電層204a及頂介電層204c也可以是其它類(lèi)似的材料。電荷陷入層204b的材料并不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。
導(dǎo)體層206的材料例如是摻雜的多晶硅，此導(dǎo)體層206的形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進(jìn)行離子注入步驟以形成之。
頂蓋層208的材料例如是氧化硅，頂蓋層208的形成方法例如是以四-乙基-鄰-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)為反應(yīng)氣體源，利用化學(xué)氣相沉積法而形成之。
接著，請(qǐng)參照?qǐng)D4B，于各個(gè)堆棧柵極結(jié)構(gòu)202的側(cè)壁形成絕緣間隙壁210。絕緣間隙壁210的形成方法例如是先形成一層絕緣材料層后，進(jìn)行自行對(duì)準(zhǔn)各向異性蝕刻工藝，而只留下位于柵極結(jié)構(gòu)202側(cè)壁的絕緣材料層。絕緣間隙壁210的材料例如是氮化硅。
然后，于基底200上形成另一層復(fù)合介電層212。復(fù)合介電層212例如是由底介電層212a、電荷陷入層212b、頂介電層212c所構(gòu)成。底介電層212a的材料例如是氧化硅，其形成方法例如是熱氧化法。電荷陷入層212b的材料例如是氮化硅，其形成方法例如是化學(xué)氣相沉積法。頂介電層212c的材料例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。當(dāng)然，底介電層212a及頂介電層212c也可以是其它類(lèi)似的材料。電荷陷入層212b的材料并不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。
接著，于基底200上形成另一層導(dǎo)體層214，其中導(dǎo)體層214填滿(mǎn)相鄰兩堆棧柵極結(jié)構(gòu)202之間的間隙。導(dǎo)體層214的材料例如是摻雜的多晶硅，此導(dǎo)體層214的形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進(jìn)行離子注入步驟以形成之。
接著，請(qǐng)參照?qǐng)D4C，移除部分導(dǎo)體層214直到暴露出頂蓋層208，而于堆棧柵極結(jié)構(gòu)202之間形成導(dǎo)體層214a(柵極)。導(dǎo)體層214a將多個(gè)堆棧柵極結(jié)構(gòu)202串聯(lián)起來(lái)。移除部分導(dǎo)體層214的方法例如是回蝕刻法或化學(xué)機(jī)械研磨法。導(dǎo)體層214a與復(fù)合介電層212構(gòu)成另一種柵極結(jié)構(gòu)。值得注意的是，為了降低導(dǎo)體層214a的阻值，亦可以在導(dǎo)體層214a的表面形成一層金屬硅化物。
然后，于基底200上形成一層圖案化的掩模層216，暴露出后續(xù)欲形成源極區(qū)/漏極區(qū)的區(qū)域。接著，進(jìn)行一蝕刻工藝，移除欲形成源極區(qū)/漏極區(qū)的區(qū)域上殘留的導(dǎo)體層214及復(fù)合介電層212。
之后，以掩模層216為掩模，進(jìn)行一摻雜物注入步驟，而于基底200中形成源極區(qū)218與漏極區(qū)220。源極區(qū)218與漏極區(qū)220位于串聯(lián)連接的堆棧柵極結(jié)構(gòu)202與導(dǎo)體層214a兩側(cè)的基底200中。
接著，請(qǐng)參照?qǐng)D4D，于基底200上形成一層內(nèi)層介電層222。此內(nèi)層介電層222的材料例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。然后，于此內(nèi)層介電層222中形成與源極區(qū)218電連接的源極線(xiàn)224。源極線(xiàn)224的材料例如是鎢金屬。
之后，請(qǐng)參照?qǐng)D4E，于基底200上形成另一層內(nèi)層介電層226。于此內(nèi)層介電層226中形成與漏極區(qū)220電連接的插塞228，并于內(nèi)層介電層226上形成與插塞228電連接的導(dǎo)線(xiàn)230(位線(xiàn))。后續(xù)完成非揮發(fā)性存儲(chǔ)器的工藝為本領(lǐng)域技術(shù)人員所周知，在此不再贅述。
在上述實(shí)施例中，由于采用于堆棧柵極結(jié)構(gòu)202之間填入復(fù)合介電層212及導(dǎo)體層214a，不需要光刻蝕刻工藝即可于堆棧柵極結(jié)構(gòu)202之間制作出另一種柵極結(jié)構(gòu)。因此工藝較為簡(jiǎn)單，且可以減少成本。此外，本發(fā)明的非揮發(fā)性存儲(chǔ)器，使用電荷陷入層204b、電荷陷入層212b作為電荷儲(chǔ)存單元，因此不需要考慮柵極耦合率的概念，而降低操作所需的工作電壓，而提升存儲(chǔ)單元的操作效率。而且，本發(fā)明形成非揮發(fā)性存儲(chǔ)器的步驟與現(xiàn)有的工藝相比較為簡(jiǎn)單，因此可以減少制造成本。
另外，在上述實(shí)施例中，以形成六個(gè)存儲(chǔ)單元結(jié)構(gòu)為實(shí)例做說(shuō)明。當(dāng)然，使用本發(fā)明的存儲(chǔ)單元行的制造方法，可以視實(shí)際需要而形成適當(dāng)?shù)臄?shù)目存儲(chǔ)單元，舉例來(lái)說(shuō)，同一存儲(chǔ)單元行可以串接32至64個(gè)存儲(chǔ)單元結(jié)構(gòu)。而且，本發(fā)明的非揮發(fā)性存儲(chǔ)器的制造方法，實(shí)際上是應(yīng)用于形成整個(gè)存儲(chǔ)單元陣列。
雖然本發(fā)明以?xún)?yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性存儲(chǔ)單元，包括一第一存儲(chǔ)單元，設(shè)置于一基底上，包括一第一柵極，設(shè)置于該基底上；以及一第一復(fù)合介電層，設(shè)置于該第一柵極與該基底之間，該第一復(fù)合介電層包括一第一底介電層、一第一電荷陷入層與一第一頂介電層；一第一絕緣間隙壁，設(shè)置于該第一存儲(chǔ)單元的側(cè)壁上；一第二存儲(chǔ)單元，設(shè)置于該基底上，并透過(guò)該第一絕緣間隙壁與該第一存儲(chǔ)單元相鄰，包括一第二柵極，設(shè)置于該基底上；一第二復(fù)合介電層，設(shè)置于該第二柵極與該基底之間，該第二復(fù)合介電層包括一第二底介電層、一第二電荷陷入層與一第二頂介電層。
2.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其中該第一電荷陷入層與該第二電荷陷入層的材料包括氮化硅。
3.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其中該第一底介電層、該第一頂介電層、該第二底介電層與該第二頂介電層的材料包括氧化硅。
4.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其中該第一絕緣間隙壁的材料包括氧化硅或氮化硅。
5.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其中該第一絕緣間隙壁是通過(guò)在該第一柵極表面沉積一絕緣層后，利用自行對(duì)準(zhǔn)各向異性蝕刻形成的。
6.如權(quán)利要求1所述的非揮發(fā)性存儲(chǔ)單元，其中該第二復(fù)合介電層，還包括設(shè)置于該第二柵極與該第一絕緣間隙壁之間。
7.一種非揮發(fā)性存儲(chǔ)器，包括一存儲(chǔ)單元行，由多個(gè)如權(quán)利要求1所述的存儲(chǔ)單元所構(gòu)成，其中該些存儲(chǔ)單元串聯(lián)連接在一起，并由多個(gè)第二絕緣間隙壁隔離；一選擇單元，設(shè)置于該存儲(chǔ)單元行的一側(cè)，該選擇單元包括一第三柵極，設(shè)置于該基底上；一第三復(fù)合介電層，設(shè)置于該第三柵極與該基底之間，該第三復(fù)合介電層包括一第三底介電層、一第三電荷陷入層與一第三頂介電層；一第三絕緣間隙壁，設(shè)置于該選擇單元的側(cè)壁上，其中該第三絕緣間隙壁設(shè)置于該選擇單元與該存儲(chǔ)單元行之間；一源極區(qū)，設(shè)置于該存儲(chǔ)單元行另一側(cè)的該基底中；以及一漏極區(qū)，設(shè)置于該選擇單元外側(cè)的該基底中。
8.如權(quán)利要求7所述的非揮發(fā)性存儲(chǔ)器，其中該第三電荷陷入層的材料包括氮化硅。
9.如權(quán)利要求7所述的非揮發(fā)性存儲(chǔ)器，其中該第三底介電層與該第三頂介電層的材料包括氧化硅。
10.如權(quán)利要求7所述的非揮發(fā)性存儲(chǔ)器，其中該些第二絕緣間隙壁的材料選自氧化硅與氮化硅所組的族群的其中之一。
11.如權(quán)利要求7所述的非揮發(fā)性存儲(chǔ)器，其中該第三絕緣間隙壁的材料選自氧化硅與氮化硅所組的族群的其中之一。
12.一種非揮發(fā)性存儲(chǔ)器，包括一存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列的每一存儲(chǔ)單元行包括多個(gè)第一存儲(chǔ)單元與多個(gè)第二存儲(chǔ)單元；多個(gè)選擇單元，分別設(shè)置在該存儲(chǔ)單元陣列的各該些存儲(chǔ)單元行的一側(cè)，其中在各該些存儲(chǔ)單元行中的該選擇單元與該些第一存儲(chǔ)單元之間具有多個(gè)間隙，各該些第二存儲(chǔ)單元分別填入不同的各該些間隙中；多個(gè)第一摻雜區(qū)，分別設(shè)置于該存儲(chǔ)單元陣列的各該些存儲(chǔ)單元行的另一側(cè)的該基底中；多個(gè)第二摻雜區(qū)，分別設(shè)置于各該些選擇單元外側(cè)的該基底中；多條字線(xiàn)；多條位線(xiàn)，其中該些字線(xiàn)與該些位線(xiàn)的每一交錯(cuò)點(diǎn)對(duì)應(yīng)至不同的該些第一存儲(chǔ)單元或該些第二存儲(chǔ)單元的其中之一；多條選擇線(xiàn)，分別連接至一列的該些選擇單元；以及多條共享線(xiàn)，分別連接至一列的該些第一摻雜區(qū)。
13.如權(quán)利要求12所述的非揮發(fā)性存儲(chǔ)器，其中各該些第一存儲(chǔ)單元，包括一第一柵極；一第一復(fù)合介電層，設(shè)置于該第一柵極下方，該復(fù)合介電層包括一第一底介電層、一第一電荷陷入層與一第一頂介電層；以及一對(duì)第一絕緣間隙壁，設(shè)置于該第一柵極的側(cè)壁上；各該些第二存儲(chǔ)單元，包括一第二柵極；以及一第二復(fù)合介電層，設(shè)置于該第二柵極下方，該第二復(fù)合介電層包括一第二底介電層、一第二電荷陷入層與一第二頂介電層；以及各該些選擇單元包括一選擇柵極；以及一對(duì)第二絕緣間隙壁，設(shè)置于該選擇柵極的側(cè)壁上。
14.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中該第一電荷陷入層與該第二電荷陷入層的材料包括氮化硅。
15.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中該第一底介電層、該第一頂介電層、該第二底介電層與該第二頂介電層的材料包括氧化硅。
16.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中該些第一絕緣間隙壁與該些第二絕緣間隙壁的材料包括氧化硅或氮化硅。
17.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中各該些選擇單元還包括一第三復(fù)合介電層，設(shè)置于該選擇柵極下方，該第三復(fù)合介電層包括一第三底介電層、一第三電荷陷入層與一第三頂介電層。
18.如權(quán)利要求17所述的非揮發(fā)性存儲(chǔ)器，其中該第三電荷陷入層的材料包括氮化硅。
19.如權(quán)利要求17所述的非揮發(fā)性存儲(chǔ)器，其中該第三底介電層與該第三頂介電層的材料包括氧化硅。
20.如權(quán)利要求12所述的非揮發(fā)性存儲(chǔ)器，其中該些第一摻雜區(qū)為n-型源極區(qū)。
21.如權(quán)利要求12所述的非揮發(fā)性存儲(chǔ)器，其中該些第二摻雜區(qū)為n-型漏極區(qū)。
22.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中各該些漏極區(qū)分別連接至不同的該些位線(xiàn)的其中之一。
23.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中該些第一存儲(chǔ)單元的各該些第一柵極與該些第二存儲(chǔ)單元的各該些第二柵極分別連接至不同的該些字線(xiàn)的其中之一。
24.如權(quán)利要求13所述的非揮發(fā)性存儲(chǔ)器，其中該些第二存儲(chǔ)單元的該些第二復(fù)合介電層在該些間隙中形成呈U-字形，且由該些第二存儲(chǔ)單元的各該些第二柵極填滿(mǎn)。
25.一種非揮發(fā)性存儲(chǔ)單元，包括一第一存儲(chǔ)單元，設(shè)置于一基底上；一選擇單元，設(shè)置在該基底上，該選擇單元與該第一存儲(chǔ)單元以一間隙相隔離；一第二存儲(chǔ)單元，填入該間隙中；一第一絕緣間隙壁，隔離該第一存儲(chǔ)單元與該第二存儲(chǔ)單元；以及一第二絕緣間隙壁，隔離該選擇單元與該第二存儲(chǔ)單元，其中該第一存儲(chǔ)單元包括一第一柵極，該第二存儲(chǔ)單元包括一第二柵極，該選擇單元包括一第三柵極用以開(kāi)啟/關(guān)閉其下方的通道區(qū)。
26.如權(quán)利要求25所述的非揮發(fā)性存儲(chǔ)單元，其中該第二存儲(chǔ)單元還包括一U-字形層，該U-字形層支撐該間隙中的該第二柵極。
27.如權(quán)利要求26所述的非揮發(fā)性存儲(chǔ)單元，其中該U-字形層包括電荷陷入層。
28.如權(quán)利要求27所述的非揮發(fā)性存儲(chǔ)單元，其中該U-字形層的材料包括氮化硅。
29.如權(quán)利要求26所述的非揮發(fā)性存儲(chǔ)單元，其中該U-字形層包括一復(fù)合介電層，該復(fù)合介電層包括一穿隧介電層、一電荷陷入層與一頂介電層。
30.如權(quán)利要求29所述的非揮發(fā)性存儲(chǔ)單元，其中該穿隧介電層的材料包括氧化硅。
31.如權(quán)利要求29所述的非揮發(fā)性存儲(chǔ)單元，其中該電荷陷入層的材料包括氮化硅。
32.如權(quán)利要求29所述的非揮發(fā)性存儲(chǔ)單元，其中該頂介電層的材料包括氧化硅。
33.如權(quán)利要求25所述的非揮發(fā)性存儲(chǔ)單元，其中該第一存儲(chǔ)單元，還包括一第一穿隧介電層，設(shè)置于該基底上；一第一電荷陷入層，設(shè)置于該第一穿隧介電層上；以及一第一頂介電層，設(shè)置于該第一電荷陷入層上。
34.如權(quán)利要求33所述的非揮發(fā)性存儲(chǔ)單元，其中該第一穿隧介電層的材料包括氧化硅。
35.如權(quán)利要求33所述的非揮發(fā)性存儲(chǔ)單元，其中該第一電荷陷入層的材料包括氮化硅。
36.如權(quán)利要求33所述的非揮發(fā)性存儲(chǔ)單元，其中該第一頂介電層的材料包括氧化硅。
37.如權(quán)利要求25所述的非揮發(fā)性存儲(chǔ)單元，其中該選擇單元還包括一虛擬電荷陷入層，設(shè)置于該第三柵極與該基底之間。
38.如權(quán)利要求37所述的非揮發(fā)性存儲(chǔ)單元，其中該第一存儲(chǔ)單元，還包括一第一穿隧介電層，設(shè)置于該基底上；一第一電荷陷入層，設(shè)置于該第一穿隧介電層上；以及一第一頂介電層，設(shè)置于該第一電荷陷入層上。
39.如權(quán)利要求38所述的非揮發(fā)性存儲(chǔ)單元，其中該選擇單元，還包括一第二穿隧介電層，設(shè)置于該虛擬電荷陷入層與該基底之間；以及一第二頂介電層，設(shè)置于該虛擬電荷陷入層與該第三柵極之間。
40.如權(quán)利要求37所述的非揮發(fā)性存儲(chǔ)單元，其中該第二存儲(chǔ)單元還包括一U-字形層。
41.如權(quán)利要求40所述的非揮發(fā)性存儲(chǔ)單元，其中該U-字形層包括一復(fù)合介電層，該復(fù)合介電層至少包括一第二電荷陷入層。
42.如權(quán)利要求41所述的非揮發(fā)性存儲(chǔ)單元，其中該第二電荷陷入層的材料包括氮化硅。
43.如權(quán)利要求41所述的非揮發(fā)性存儲(chǔ)單元，其中該U-字形層還包括一第三穿隧介電層，設(shè)置于該第二電荷陷入層與該基底之間；以及一第三頂介電層，設(shè)置于該第二電荷陷入層與該第二柵極之間。
44.一種非揮發(fā)性存儲(chǔ)器的操作方法，適用于一存儲(chǔ)器，該存儲(chǔ)器包括一存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列的每一存儲(chǔ)單元行包括多個(gè)第一存儲(chǔ)單元與多個(gè)第二存儲(chǔ)單元；多個(gè)選擇單元，分別設(shè)置在該存儲(chǔ)單元陣列的各該些存儲(chǔ)單元行的一側(cè)，其中在各該些存儲(chǔ)單元行中的該選擇單元與該些第一存儲(chǔ)單元之間具有多個(gè)間隙，各該些第二存儲(chǔ)單元分別填入不同的各該些間隙中；多個(gè)源極區(qū)，分別設(shè)置于該存儲(chǔ)單元陣列的各該些存儲(chǔ)單元行的另一側(cè)的該基底中；多個(gè)漏極區(qū)，分別設(shè)置于各該些選擇單元外側(cè)的該基底中；多條字線(xiàn)；多條位線(xiàn)，其中該些字線(xiàn)與該些位線(xiàn)的每一交錯(cuò)點(diǎn)對(duì)應(yīng)至不同的該些第一存儲(chǔ)單元或該些第二存儲(chǔ)單元的其中之一；多條選擇線(xiàn)，分別連接一列的該些選擇單元；以及多條共享線(xiàn)，分別連接一列的該些源極區(qū)；該方法包括進(jìn)行程序化操作時(shí)，于選定的該位線(xiàn)施加0伏特電壓，于非選定的該位線(xiàn)施加一第一電壓，于與選定的該存儲(chǔ)單元所耦接的該字線(xiàn)相鄰、且靠近該漏極區(qū)的選定的該字線(xiàn)施加一第二電壓，于其它非選定的該些字線(xiàn)及該選擇線(xiàn)施加一第三電壓，于該源極線(xiàn)施加一第四電壓，以利用源極側(cè)注入效應(yīng)程序化選定的該存儲(chǔ)單元。
45.如權(quán)利要求44所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第一電壓為3.3伏特左右，該第二電壓為1.5伏特左右，該第三電壓為9伏特左右，該第四電壓為4.5伏特左右。
46.如權(quán)利要求44所述的非揮發(fā)性存儲(chǔ)器的操作方法，還包括進(jìn)行讀取操作時(shí)，于選定的該位線(xiàn)施加0伏特電壓，于非選定的該位線(xiàn)施加一第五電壓，于選定的該存儲(chǔ)單元所耦接的該字線(xiàn)施加一第六電壓，于其它非選定的該些字線(xiàn)及該選擇線(xiàn)施加一第七電壓，于該源極線(xiàn)施加一第八電壓，以讀取選定的該存儲(chǔ)單元。
47.如權(quán)利要求46所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第五電壓為1.5伏特左右，該第六電壓為1.5伏特左右，該第七電壓為6伏特左右，該第八電壓為1.5伏特左右。
48.如權(quán)利要求44所述的非揮發(fā)性存儲(chǔ)器的操作方法，還包括在進(jìn)行抹除操作時(shí)，于選定的該位線(xiàn)施加一第九電壓，于非選定的該位線(xiàn)施加0伏特電壓，于選定的該存儲(chǔ)單元所耦接的該字線(xiàn)施加一第十電壓，于選定的該存儲(chǔ)單元所耦接的該字線(xiàn)與該漏極區(qū)之間的所有非選定的該些字線(xiàn)、選擇線(xiàn)施加一第十一電壓，于選定的該存儲(chǔ)單元所耦接的該字線(xiàn)與該源極區(qū)之間的所有非選定的該些字線(xiàn)施加0伏特電壓，以利用熱空穴注入效應(yīng)以抹除選定的該存儲(chǔ)單元。
49.如權(quán)利要求48所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第九電壓為4.5伏特左右，該第十電壓為-5伏特左右，該第十一電壓為9伏特左右。
50.如權(quán)利要求44所述的非揮發(fā)性存儲(chǔ)器的操作方法，還包括在進(jìn)行抹除操作時(shí)，于該些字線(xiàn)施加一第十二電壓，于該基底施加一第十三電壓，以利用FN穿隧效應(yīng)進(jìn)行整個(gè)存儲(chǔ)單元陣列的抹除。
51.如權(quán)利要求50所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第十二電壓為-12伏特左右，且該第十三電壓為0伏特。
52.如權(quán)利要求50所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第十二電壓為0伏特左右，且該第十三電壓為12伏特。
53.如權(quán)利要求50所述的非揮發(fā)性存儲(chǔ)器的操作方法，其中該第十二電壓為-6伏特左右，且該第十三電壓為6伏特。
54.一種非揮發(fā)性存儲(chǔ)器的制造方法，包括提供一基底；于該基底上形成多個(gè)堆棧柵極結(jié)構(gòu)，該些堆棧柵極結(jié)構(gòu)各自包括一第一復(fù)合介電層、一第一柵極與一頂蓋層，且相鄰兩該些堆棧柵極結(jié)構(gòu)之間具有一間隙；于該些堆棧柵極結(jié)構(gòu)的側(cè)壁分別形成一絕緣間隙壁；于該基底上形成一第二復(fù)合介電層；該基底上形成一導(dǎo)體層；移除部分該導(dǎo)體層，以形成填滿(mǎn)該些堆棧柵極結(jié)構(gòu)之間的該些間隙的多個(gè)第二柵極，該些第二柵極與該些堆棧柵極結(jié)構(gòu)構(gòu)成一存儲(chǔ)單元行；以及于該存儲(chǔ)單元行兩側(cè)的該基底中形成一源極區(qū)與一漏極區(qū)。
55.如權(quán)利要求54所述的非揮發(fā)性存儲(chǔ)器的制造方法，其中于該第一復(fù)合介電層與該第二復(fù)合介電層各自包括一底介電層、一電荷陷入層及一頂介電層。
56.如權(quán)利要求54所述的非揮發(fā)性存儲(chǔ)器的制造方法，其中移除部分該導(dǎo)體層的方法包括化學(xué)機(jī)械研磨法。
57.如權(quán)利要求54所述的非揮發(fā)性存儲(chǔ)器的制造方法，其中于該基底中形成該源極區(qū)與該漏極區(qū)的方法包括離子注入法。
58.如權(quán)利要求54所述的非揮發(fā)性存儲(chǔ)器的制造方法，其中于該些堆棧柵極結(jié)構(gòu)的側(cè)壁分別形成該絕緣間隙壁的步驟包括于該基底上沉積一絕緣層；以及進(jìn)行自行對(duì)準(zhǔn)各向異性蝕刻，移除部分該絕緣層而形成該絕緣間隙壁。
全文摘要
一種非揮發(fā)性存儲(chǔ)器，含有分別由第一存儲(chǔ)單元與第二存儲(chǔ)單元所構(gòu)成的多個(gè)存儲(chǔ)單元。第一存儲(chǔ)單元設(shè)置于基底上。第二存儲(chǔ)單元設(shè)置于第一存儲(chǔ)單元一側(cè)的側(cè)壁與基底上。第一存儲(chǔ)單元由設(shè)置于基底上的第一柵極、設(shè)置于第一柵極與基底之間的第一復(fù)合介電層所構(gòu)成。第二存儲(chǔ)單元由設(shè)置于基底上的第二柵極、設(shè)置于第二柵極與基底之間及第二柵極與第一存儲(chǔ)單元之間的第二復(fù)合介電層所構(gòu)成。第二存儲(chǔ)單元透過(guò)第一絕緣間隙壁與第一存儲(chǔ)單元相間隔。其中第一復(fù)合介電層與第二復(fù)合介電層分別是由底介電層、電荷陷入層與頂介電層所構(gòu)成。
文檔編號(hào)H01L21/8247GK1770460SQ20051008138
公開(kāi)日2006年5月10日 申請(qǐng)日期2005年6月28日 優(yōu)先權(quán)日2004年11月2日
發(fā)明者楊青松, 翁偉哲, 卓志臣 申請(qǐng)人:力晶半導(dǎo)體股份有限公司