專利名稱：電源接線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源接線結(jié)構(gòu)和電源接線設(shè)計(jì)方法。
背景技術(shù)：
與普通的導(dǎo)體接線相比，半導(dǎo)體集成電路包括了更多數(shù)量的微小接線，例如時(shí)鐘接線、信號(hào)接線、電源接線等。當(dāng)電流流入這些微小接線時(shí)，會(huì)發(fā)生電子遷移。遷移的電子驅(qū)動(dòng)形成接線的原子(例如銅原子、鋁原子等)，引起原子耗盡(空隙)。該空隙導(dǎo)致接線鍍層的截面積減小，電流密度增加，以及由焦耳熱所引起的溫度上升。加速增長的空隙最后將擊穿接線。這種現(xiàn)象被稱為電子遷移(下文中稱為EM)。
在當(dāng)前的半導(dǎo)體集成電路技術(shù)中，組成半導(dǎo)體集成電路的晶體管的柵極長度被減小以提高集成度。以這種方式提高集成度，能夠減小半導(dǎo)體集成電路的面積。然而，單位面積上工作晶體管數(shù)量增加，這將引起單位面積上電流消耗的增長。因此，電源接線的電流密度增大，電源接線的EM問題變得嚴(yán)重。
與此同時(shí)，半導(dǎo)體集成電路的接線由通過通孔電連接多層接線而形成。對(duì)于等量的電流，EM問題在通孔中較之在接線中更加嚴(yán)重。這是由流星失效現(xiàn)象引起的。流星失效現(xiàn)象將在下文中描述。
當(dāng)前的半導(dǎo)體集成電路制造過程中，大量通孔被聚積，所以，相對(duì)于通孔不聚積的區(qū)域，大量通孔聚積的區(qū)域會(huì)形成由通孔組成的膨脹部分。單位接線上的通孔數(shù)量密度稱為通孔密度。由于該由通孔形成的膨脹部分，導(dǎo)致接線泄漏，以及在形成位于通孔上的層的接線時(shí)，與其他接線相接。這種現(xiàn)象稱為流星失效現(xiàn)象。
電源接線的接線寬度較信號(hào)接線的接線寬度大，故與信號(hào)接線的情況相比，可以形成更多的通孔。因此，為避免流星失效現(xiàn)象，電源接線被設(shè)計(jì)為具有較低的通孔密度。然而，這樣的話，通孔密度的降低將導(dǎo)致通孔截面積減小。結(jié)果，EM問題更加嚴(yán)重。
為解決上述EM問題，在半導(dǎo)體集成電路中，制定了允許的電流密度標(biāo)準(zhǔn)，并據(jù)此選用接線和通孔，以保證電流密度落在允許的電流密度的范圍內(nèi)。
然而，當(dāng)前的半導(dǎo)體集成電路采用多層結(jié)構(gòu)。進(jìn)一步，如下文將描述的，半導(dǎo)體集成電路是通過配置各種元件或區(qū)塊形成的。具體地，半導(dǎo)體集成電路是通過配置各種元件或區(qū)塊形成的，例如，比如AND電路和OR電路的相對(duì)低能耗邏輯元件，比如FF電路和鎖存器電路的時(shí)序元件，比如SRAM的相對(duì)高能耗存儲(chǔ)元件等。
由于結(jié)構(gòu)的原因，半導(dǎo)體集成電路中的電路能耗是局部下降的，這導(dǎo)致從電源到晶體管間的電流通路復(fù)雜化。因此，計(jì)算接線和通孔的允許電流密度變得困難。另外，也難以確定是在半導(dǎo)體集成電路的哪一部分上出現(xiàn)了EM問題。
此外，觀察半導(dǎo)體集成電路的區(qū)塊時(shí)，還發(fā)現(xiàn)了以下缺陷。即，即使每個(gè)區(qū)塊的EM問題都得以消除，當(dāng)一個(gè)區(qū)塊的電源接線作為其他高能耗區(qū)塊的電源接線的旁路電路時(shí)，盡管該區(qū)塊中不會(huì)出現(xiàn)EM問題，但由于旁路電路和作為整體的半導(dǎo)體集成電路間的相應(yīng)關(guān)系，EM問題還是有可能出現(xiàn)。
由于上述原因，在設(shè)計(jì)半導(dǎo)體集成電路的區(qū)塊時(shí)，有必要為電路設(shè)計(jì)額外的電源，以避免EM問題。此外，在設(shè)計(jì)半導(dǎo)體集成電路的每個(gè)區(qū)塊時(shí)，所使用的設(shè)計(jì)方法為基于每個(gè)區(qū)塊消耗的電流確定該區(qū)塊需要的電源接線面積，如果電源接線占據(jù)區(qū)塊的面積達(dá)到預(yù)定值或更多，則不會(huì)發(fā)生EM問題。當(dāng)采用這種區(qū)塊設(shè)計(jì)方法進(jìn)行區(qū)塊設(shè)計(jì)時(shí)，所設(shè)計(jì)的區(qū)塊被提供了額外的電源面積。結(jié)果，半導(dǎo)體集成電路的電源面積增大，阻礙了半導(dǎo)體集成電路尺寸的減小。
日本專利未審公開JP-A 5-226331公開了解決上述電源接線中通孔的EM問題的相關(guān)技術(shù)。下文中將描述相關(guān)技術(shù)的電源接線結(jié)構(gòu)。
圖13A和圖13B描繪了相關(guān)技術(shù)的電源接線結(jié)構(gòu)的一個(gè)例子。圖13A中，參考標(biāo)號(hào)12010是修改前的第一電源接線。12020是第一電源接線12010的原始寬度。12030是修改后的第一電源接線12010的寬度。12040是第一電源接線12010的接線延伸方向。12050是第二電源接線。12060是第二電源接線12050的寬度。12070是第二電源接線12050的接線延伸方向。12080是第一電源接線區(qū)域。12090是通孔。12100是顯著的電源接線部分。圖中以虛線標(biāo)明的第一電源接線12010通過通孔12090連接到第二電源接線12050。通孔12090配置在第一電源接線12010和第二電源接線12050相互交叉的區(qū)域上。第一電源接線12010修改后的寬度12030較第二電源接線12050的寬度12060大。
上述半導(dǎo)體集成電路結(jié)構(gòu)獲得的效果將在下文進(jìn)行描述。以多個(gè)層所形成的半導(dǎo)體集成電路的制造過程中，大量的不同掩模在相同的位置多次進(jìn)行層疊，以形成接線和通孔。因此，在相同的位置層疊掩模時(shí)，掩模的偏移會(huì)引起問題，例如上層接線和下層接線間的接線短路、通孔的漂移等。
在用于克服這種問題的相關(guān)技術(shù)中，采用第一電源接線12010修改后的寬度12030形成第一電源接線，該寬度大于第一電源接線12010修改前的寬度12020。如此，即使在半導(dǎo)體集成電路的制造過程中通孔位置有偏移，也能夠防止半導(dǎo)體集成電路產(chǎn)量的下降。
接下來，圖13B是圖13A所示的顯著的電源接線部分12100的剖面圖。參考標(biāo)號(hào)12110是第一電源接線。12120是第一電源接線12110的高度。12130是第二電源接線。12140是第二電源接線12130的高度。12150是通孔。12160是第一電源接線12110修改前的寬度。12170是第一電源接線12110修改后的寬度。12180是電流的流向。12190是第二電源接線12130的寬度。
對(duì)于半導(dǎo)體集成電路的接線，為了便于制造，所形成的接線的高度是一致的。因此，沒有特殊的原因，第一電源接線12110的高度12120和第二電源接線12130的高度12140被設(shè)定為一個(gè)任意高度。進(jìn)一步，由于接線的高度是一致的，在通常情況下，如果確定了電源接線的寬度，也就唯一地確定了電源接線的阻抗和電源接線的電流密度。
電流的方向12180從第二電源接線12130流出后經(jīng)由通孔12150流向第一電源接線12110。相關(guān)技術(shù)中，第一電源接線12110修改前的寬度12160被加寬至第一電源接線12110所建議的寬度12170。通過這種方式加寬電源接線的寬度，第一電源接線12110的阻抗降低，仍使得大量的電流能夠流過。
然而，通孔12150的數(shù)量并未增加。因此，盡管第一電源接線12110的阻抗降低了，從第二電源接線12130流入第一電源接線12110的電流沒有改變。如上所述，在常規(guī)的結(jié)構(gòu)中，沒有針對(duì)通孔12150的措施，這也是克服EM問題的瓶頸。
如上文所明確的，圖13A和13B示出的常規(guī)結(jié)構(gòu)旨在增加半導(dǎo)體集成電路的生產(chǎn)率(增加產(chǎn)量)，而為接線增加通孔數(shù)量僅是在生產(chǎn)過程中為避免出現(xiàn)通孔偏移而采取的手段。
接下來，參考圖14A至圖14C，圖中描述的常規(guī)方法中，增加了用于接線的通孔數(shù)量。在圖14A中，參考標(biāo)號(hào)13010是接線規(guī)則性與一般產(chǎn)量間的關(guān)系。13020是接線規(guī)則性和產(chǎn)量的關(guān)系，該產(chǎn)量是特別注意到的與接線間交叉區(qū)域的通孔密度相關(guān)的產(chǎn)量。13030是總產(chǎn)量和接線規(guī)則性之間的關(guān)系。
在半導(dǎo)體集成電路接線的形成中，通過采用例如以相等間隔排列矩形接線的措施，以增強(qiáng)接線規(guī)則性，會(huì)使半導(dǎo)體集成電路的制造變得容易，從而提高了半導(dǎo)體集成電路的生產(chǎn)率(產(chǎn)量)。因此，從產(chǎn)量上看，由接線規(guī)則性和產(chǎn)量的關(guān)系13010可知，接線規(guī)則性的增加將提高產(chǎn)量。
然而，對(duì)于半導(dǎo)體集成電路的總產(chǎn)量，除了與接線規(guī)則性相關(guān)的產(chǎn)量外，還包括了與接線間交叉區(qū)域的通孔密度相關(guān)的產(chǎn)量13020。通過增加接線間交叉區(qū)域通孔密度，雖然接線規(guī)則性惡化，但EM問題得到改善。因此，產(chǎn)量增加。
所以，從半導(dǎo)體集成電路的總產(chǎn)量來看，總產(chǎn)量13030是由與接線規(guī)則性相關(guān)的普通產(chǎn)量的增減特性13010，以及注意到接線間交叉區(qū)域的通孔密度的增減特性13020這兩者的疊加結(jié)果決定的。
進(jìn)一步，參考圖14B和14C描述接線中的通孔數(shù)目。如圖13中及類似圖所示，增加通孔數(shù)目能夠阻止掩膜偏移。然而，如果半導(dǎo)體集成電路所有接線的通孔數(shù)目都增加，將引起信號(hào)接線的容量和接線區(qū)域的增大。因此，有必要結(jié)合下述通孔數(shù)目的關(guān)系式。
參見圖14B，在面積和接線容量的增大不是問題的區(qū)域里，所述關(guān)系可以如下的關(guān)系式表達(dá)通孔數(shù)目＝在制造過程中不會(huì)引起問題的數(shù)目+α ---(l)接下來參見圖14C，在面積和接線容量的增大是問題的區(qū)域里，所述關(guān)系可以如下的關(guān)系式表達(dá)通孔數(shù)目＜在制造過程中不會(huì)引起問題的數(shù)目+α ---(2)基于此，由于相關(guān)技術(shù)中，上述公式(1)的范圍較大，故而降低了在半導(dǎo)體集成電路中引起通孔偏移的可能性。
此外，就半導(dǎo)體集成電路的設(shè)計(jì)方法，由于便于制造，因此很多方法通過以矩形作為接線的外形層疊接線獲得所需半導(dǎo)體集成電路。
在半導(dǎo)體集成電路中，接線和通孔中的EM是一個(gè)要點(diǎn)。特別地，EM是電源接線中的一個(gè)問題，這是由于與信號(hào)接線相比，能量被加在半導(dǎo)體集成電路的每一個(gè)晶體管上，且流經(jīng)的電流較大。此外，在當(dāng)前的半導(dǎo)體集成電路設(shè)計(jì)方法中，為解決流星失效現(xiàn)象，通孔密度被降低。另外，由于襯底結(jié)構(gòu)的原因，當(dāng)對(duì)比接線的截面積和與電流方向正交的通孔的截面積時(shí)，與電流方向正交的通孔的截面積較接線的截面積小。因此，通孔的EM問題更加顯著。進(jìn)一步，在當(dāng)前半導(dǎo)體集成電路使用的多層結(jié)構(gòu)中，到達(dá)晶體管的電流通路變得復(fù)雜，導(dǎo)致很難通過計(jì)算局部聚積在每個(gè)接線層和級(jí)上的通孔的電流密度來解決EM。
在如圖13A和13B所示的電源接線結(jié)構(gòu)中，EM顯著的電源接線的接線寬度被增大，使得電源接線的面積增加。另外，由于在檢測到EM是一個(gè)問題的區(qū)域后，電源接線和信號(hào)接線的設(shè)計(jì)進(jìn)行了修改以延伸電源接線，這就要求很多復(fù)雜的步驟來修改半導(dǎo)體集成電路。此外，如圖13B所示的半導(dǎo)體集成電路中，僅第二電源接線的寬度1219被增大至較大的電源接線寬度1217，其中沒有用于解決EM問題變得最顯著的通孔的措施。
進(jìn)一步，相關(guān)技術(shù)的電源接線結(jié)構(gòu)中的通孔數(shù)量與半導(dǎo)體集成電路制造過程中引起的通孔偏移數(shù)目相對(duì)應(yīng)，這是根據(jù)公式(1)、(2)確定接線中通孔數(shù)目而進(jìn)行設(shè)計(jì)的。因此，當(dāng)通孔中發(fā)生EM問題時(shí)不能被解決，由此降低了半導(dǎo)體集成電路的生產(chǎn)率(產(chǎn)量)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種能夠抑制電子遷移產(chǎn)生的電源接線結(jié)構(gòu)。
為了克服上述問題，本發(fā)明的電源接線結(jié)構(gòu)包括第一和第二電源接線，被配置在不同平面上而相互兩維交叉；第一通孔，用于在上述電源接線相互交叉的交叉區(qū)域?qū)Φ谝缓偷诙娫唇泳€進(jìn)行層間連接；延伸接線，其通過將第一電源接線和第二電源接線中的至少一個(gè)，從該交叉區(qū)域沿著另一電源接線的接線延伸方向部分延伸而形成；第二通孔，用于對(duì)延伸接線和第一電源接線或第二電源接線進(jìn)行層間連接，第一和第二電源接線配置在與延伸接線不同的平面上而面向延伸接線。
采用上述構(gòu)造，通過使用一個(gè)或更多第二通孔連接延伸接線和電源接線，能夠形成具有EM抗力的電源接線。從而，在半導(dǎo)體集成電路中，為了應(yīng)用本發(fā)明的電源接線結(jié)構(gòu)，規(guī)定了會(huì)引起EM問題的第一通孔數(shù)目。由此，形成EM的區(qū)域的面積被減小，以使得校正EM的過程縮短。
進(jìn)一步，在包含上述電源接線結(jié)構(gòu)的半導(dǎo)體集成電路中，能夠僅通過修改兩條電源接線的交叉區(qū)域即解決EM問題。因而，能夠僅在電源接線區(qū)域進(jìn)行基本和最少的增添即解決EM問題。因此，能夠減小電源面積，以抑制EM。由此，半導(dǎo)體集成電路的尺寸被減小。
此外，本發(fā)明的發(fā)明人發(fā)現(xiàn)了在半導(dǎo)體集成電路的總產(chǎn)量方面，由通孔的偏移所引起的半導(dǎo)體集成電路產(chǎn)量的降低，與由EM問題所引起的半導(dǎo)體集成電路產(chǎn)量的降低之間的關(guān)系?；谶@一關(guān)系，通過將通孔密度設(shè)定為最佳以克服EM問題，半導(dǎo)體集成電路的總產(chǎn)量能夠得到提高。
此外，對(duì)于EM是要點(diǎn)的通孔，通孔的截面積按照電流的方向增大。以此，EM抗力能夠被進(jìn)一步增強(qiáng)。


根據(jù)以下對(duì)較佳實(shí)施例的說明和所附的權(quán)利要求，本發(fā)明的其它目的將變得清晰。本領(lǐng)域技術(shù)人員能夠通過實(shí)施本發(fā)明而理解本發(fā)明的其他特征和有益效果。在附圖中圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖2A和圖2B是根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體集成電路的設(shè)計(jì)方法的結(jié)構(gòu)圖；圖2C是圖2A和圖2B所示半導(dǎo)體集成電路的設(shè)計(jì)方法的流程圖；圖3是根據(jù)本發(fā)明再一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖4是根據(jù)本發(fā)明又一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖5是圖4所示半導(dǎo)體集成電路的設(shè)計(jì)方法的流程圖；圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖7是圖6所示半導(dǎo)體集成電路的設(shè)計(jì)方法的流程圖；圖8A至圖8C是根據(jù)本發(fā)明再一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖9是圖8所示半導(dǎo)體集成電路的設(shè)計(jì)方法的流程圖；圖10是根據(jù)本發(fā)明又一個(gè)實(shí)施例的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖11是圖10所示半導(dǎo)體集成電路的設(shè)計(jì)方法的流程圖；圖12是包含本發(fā)明的電源接線結(jié)構(gòu)的半導(dǎo)體集成電路的結(jié)構(gòu)圖；圖13A和13B是常規(guī)半導(dǎo)體集成電路的結(jié)構(gòu)圖；和圖14A至圖14C是由本發(fā)明的發(fā)明人發(fā)現(xiàn)的與半導(dǎo)體集成電路的通孔相關(guān)的圖表。
具體實(shí)施例方式
以下，將參考附圖描述本發(fā)明的較佳實(shí)施例。在本發(fā)明中，為使描述盡可能簡單，除非有特殊原因，所述是指采用雙層結(jié)構(gòu)電源接線的半導(dǎo)體集成電路，包括第一電源接線和第二電源接線，其中第一電源接線和第二電源接線間通過通孔電連接。
下面參考圖1說明本發(fā)明的一個(gè)實(shí)施例。
圖1中，參考標(biāo)號(hào)1010是第一電源接線。1020是第一電源接線1010的接線延伸方向。1030是第二電源接線。1040是第二電源接線1030的接線延伸方向。1050是第一電源接線1010和第二電源接線1030的交叉區(qū)域。1060A是第一通孔，1060B是第二通孔。1070是延伸接線。
第二電源接線1030配置在與第一電源接線1010正交的方向上。第一電源接線1010的接線延伸方向1020和第二電源接線1030的接線延伸方向1040相互正交。
第一電源接線1010和第二電源接線1030是相互不同的接線層。延伸接線1070位于從第二電源接線1030延伸出的形狀上，接線1030和1070是同一接線層。即，在可能出現(xiàn)EM問題的交叉區(qū)域1050，第二電源接線1030的兩端或者一端(本實(shí)施例中是一端)，沿著第一電源接線1010的接線延伸方向1020延伸，該第二電源接線1030的延伸部分形成了延伸接線1070。
盡管第一電源接線1010和第二電源接線1030在交叉區(qū)域1050相互交叉，它們分別配置在不同高度的平面上。在電源接線1010和1030間配置一個(gè)絕緣層(未示出)用于這些接線間的電隔離。第一通孔1060A在交叉區(qū)域1050處耦合第一電源接線1010和第二電源接線1030，以實(shí)現(xiàn)層間的連接。第二通孔1060B用于第一電源接線1010和延伸接線1070間的層間連接。
采用上述構(gòu)造的電源接線結(jié)構(gòu)的效果將在下文中描述。為簡化敘述，在采用本實(shí)施例的半導(dǎo)體集成電路中，EM容許的通孔數(shù)目假定為4個(gè)或4個(gè)以上，作為第一電源接線1010和第二電源接線1030的各個(gè)連接部分中的通孔數(shù)目。
此外，假設(shè)第一通孔1060A被提供在第一電源接線1010和第二電源接線1030的交叉區(qū)域1050處，為連接第一電源接線1010和第二電源接線1030提供了兩個(gè)第一通孔1060A。基于這一假設(shè)，連接第一電源接線1010和第二電源接線1030的通孔數(shù)目變得低于EM容許值。因此，其中可能存在EM問題。
因此，第二電源接線1030從兩端或者一端(本實(shí)施例中是一端)，沿著第一電源接線的接線延伸方向1020延伸，以提供延伸接線1070。該延伸接線1070和第一電源接線1010間通過第二通孔1060B實(shí)現(xiàn)層間連接。
采用上述構(gòu)造，通過提供延伸接線1070給第二電源接線1030，用于連接第一電源接線1010和第二電源接線1030的通孔數(shù)目增加了2個(gè)。因此，連接第一電源接線1010和第二電源接線1030的通孔數(shù)目總和為4個(gè)。故而，包含該電源接線結(jié)構(gòu)的半導(dǎo)體集成電路能夠避免EM問題。
不致引起EM問題的通孔數(shù)目可通過下述公式計(jì)算，其中Imax是允許的EM中電流密度，Ivia是允許的通孔的最大允許值，α是設(shè)計(jì)邊際值通孔數(shù)目≥Imax/Ivia+α ---(3)通過公式3設(shè)置通孔數(shù)目后進(jìn)行電源接線設(shè)計(jì)，所得到的半導(dǎo)體集成電路具有EM抗力。
根據(jù)上述通孔數(shù)目計(jì)算公式進(jìn)行半導(dǎo)體集成電路設(shè)計(jì)，即使接線規(guī)則性惡化(復(fù)雜化)到一定程度，通過克服EM問題，半導(dǎo)體集成電路的總生產(chǎn)率(產(chǎn)量)仍能夠提高。
參見圖2，其中示出了使用圖1中電源接線結(jié)構(gòu)的半導(dǎo)體集成電路的設(shè)計(jì)方法。圖2A顯示了一個(gè)接線和通孔中存在EM問題的半導(dǎo)體集成電路的例子。
圖2A中，參考標(biāo)號(hào)2010是第一電源接線。2020是第一電源接線2010的接線延伸方向。2030是第二電源接線。2040是第二電源接線2030的接線延伸方向。2050是第一電源接線2010和第二電源接線2030的交叉區(qū)域。2061是包含4個(gè)通孔的第一通孔組，2070是包含2個(gè)通孔的第一通孔組。
為簡化敘述，該半導(dǎo)體集成電路中用于連接第一電源接線2010和第二電源接線2030的通孔數(shù)目的EM容許值假定為4個(gè)或以上。
在圖2A的構(gòu)造中，由于通孔數(shù)目是4個(gè)，包括4個(gè)通孔的第一通孔組2061所在的交叉區(qū)域2050中不存在EM問題。然而，由于通孔數(shù)目是2個(gè)，故包含2個(gè)通孔的第一通孔組2070所在的交叉區(qū)域2050中存在EM問題。
圖2B示出了本發(fā)明的電源接線結(jié)構(gòu)，其中，克服了圖2A的相同結(jié)構(gòu)中所出現(xiàn)的EM問題。在圖2B中，參考標(biāo)號(hào)2080是第一電源接線。2090是第一電源接線2080的接線延伸方向。2100是第二電源接線。2110是第二電源接線2100的接線延伸方向。2120是第一電源接線2080和第二電源接線2100的交叉區(qū)域。2130是第一通孔。2140是延伸接線。2150是用于連接第一電源接線2080和第二電源接線2100的第二通孔。
第二電源接線2100的一部分從兩端或一端(本實(shí)施例中是一端)，沿著第一電源接線2080的接線延伸方向2090延伸，第二電源接線2100的延伸部分形成延伸接線2140。
在圖2B的構(gòu)造中，在交叉區(qū)域2050中，提供了用于連接第一電源接線2080和第二電源接線2100的兩個(gè)第一通孔2130，另外提供了用于連接第一電源接線2080和延伸區(qū)域2140的兩個(gè)第二通孔2150。因此，其中總共包括4個(gè)通孔，故不會(huì)引起EM問題。
下面參見圖2C描述修改圖2A中電源接線結(jié)構(gòu)設(shè)計(jì)使之成為圖2B中電源接線結(jié)構(gòu)設(shè)計(jì)的方法。首先，判斷半導(dǎo)體集成電路的電源接線結(jié)構(gòu)中出現(xiàn)EM的可能性。具體地，通過判斷交叉區(qū)域2050中第一通孔數(shù)目是否少于4個(gè)，以確定相應(yīng)交叉區(qū)域2050中出現(xiàn)EM的可能性(第一設(shè)計(jì)步驟2160)。
然后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第二電源接線2030和2100處的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域2050和2120)的第二電源接線2030和2100，沿第一電源接線延伸方向2020和2090進(jìn)行延伸，以提供延伸接線2140(第二設(shè)計(jì)步驟2170)。
下一步，配置用于連接所形成的延伸接線2140和第一電源接線2080的第二通孔2150(第三設(shè)計(jì)步驟2180)。
如果第一電源接線2010、2080和第二電源接線2030、2100之間通過2個(gè)第一通孔2070、2130進(jìn)行連接，則第一電源接線2080和延伸接線2140將通過2個(gè)或以上的第二通孔2150進(jìn)行連接。即，通孔數(shù)目應(yīng)被設(shè)為達(dá)到或超過EM的容許值，該通孔數(shù)目是包括用于連接第一電源接線2010和第二電源接線2030、2100的第一通孔2130數(shù)目和第二通孔2150數(shù)目的總和。以此，所得到的電源接線結(jié)構(gòu)中不可能出現(xiàn)EM問題。故而，采用該電源接線結(jié)構(gòu)的半導(dǎo)體集成電路具有優(yōu)良的EM抗力。
下面參照?qǐng)D3說明本發(fā)明的另一實(shí)施例。圖3中，參考標(biāo)號(hào)3010是第一電源接線。3020是第一電源接線3010的接線延伸方向。3030是第二電源接線。3040是第二電源接線3030的接線延伸方向。3050是第一電源接線3010和第二電源接線3030的交叉區(qū)域。3060A是第一通孔，3060B是第二通孔。3070是延伸接線。第一電源接線3010、第二電源接線3030、交叉區(qū)域3050、第一通孔3060A、第二通孔3060B的構(gòu)造，以及交叉區(qū)域3050的EM容許值基本上與前述的實(shí)施例相同。
延伸接線3070和第一電源接線3010在相對(duì)彼此相同的接線層上形成。第一電源接線3010的一部分在兩端或者一端(本實(shí)施例中是一端)，沿著第二電源接線3030的接線延伸方向3040延伸，形成延伸接線3070。這里的“兩端”和/或“一端”表示第一電源接線3010沿著近乎與接線延伸方向3040正交的方向的那部分。
第一電源接線3010通過第一通孔3060A與第二電源接線3030連接，并通過第二通孔3060B與延伸接線3070連接。位于任意交叉區(qū)域3050作為層間連接元件的第一通孔3060A的數(shù)目是兩個(gè)，這會(huì)引起EM問題。然而，在交叉區(qū)域處連續(xù)提供的作為延伸區(qū)域3070和第二電源接線3030間的層間連接元件的通孔3060B的數(shù)目也是兩個(gè)。因此，在交叉區(qū)域3050處作為層間連接元件的第一和第二通孔3060A和3060B的總數(shù)變?yōu)?個(gè)，這是不會(huì)引起EM問題的數(shù)目。在圖3所示例子的結(jié)構(gòu)中，各個(gè)延伸接線2070的延伸方向是互不相同的。
下面參照?qǐng)D4說明本發(fā)明另一實(shí)施例。圖4中，參考標(biāo)號(hào)4010是第一電源接線。4020是第一電源接線4010的接線延伸方向。4030是第二電源接線。4040是第二電源接線4030的接線延伸方向。4050是第一電源接線4010和第二電源接線4030的交叉區(qū)域。4060A是第一通孔，4060B是第二通孔。4070和4080是延伸接線。第一電源接線4010、第二電源接線4030、延伸接線4070和4080、交叉區(qū)域4050、第一通孔4060A、第二通孔4060B的構(gòu)造，以及通孔上的EM容許值基本上與前述的實(shí)施例相同。
延伸接線4080和第一電源接線4010在相對(duì)彼此的相同接線層上形成。第一電源接線4010向第二電源接線延伸方向4040的兩端延伸，形成延伸接線4080。
延伸接線4070和第二電源接線4030在相對(duì)彼此的相同接線層上形成。第二電源接線4030向第一電源接線延伸方向4020的兩端延伸，形成延伸接線4070。
上述的“兩端”在此表示第一電源接線4010或第二電源接線4030沿著近乎與接線延伸方向4040和4020正交的方向的那部分。
通過提供延伸接線4070、4080，通過通孔(第一和第二通孔4060A、4060B)連接的第一電源接線4010和第二電源接線4030的層間連接部分上(交叉區(qū)域4050)的通孔數(shù)目(本例中4個(gè)或更多)不致引起EM問題。本例中，同時(shí)在第一電源接線4010和第二電源接線4030上提供了延伸接線4070和4080。
對(duì)圖4中電源接線設(shè)計(jì)進(jìn)行修改的設(shè)計(jì)方法將參照?qǐng)D5進(jìn)行描述。首先，判斷半導(dǎo)體集成電路的電源接線結(jié)構(gòu)中出現(xiàn)EM的可能性。在第一步驟5010中，通過判斷交叉區(qū)域4050中通孔數(shù)目是否少于4個(gè)，確定各個(gè)交叉區(qū)域4050中出現(xiàn)EM的可能性(第一設(shè)計(jì)步驟5010)。
然后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第二電源接線4030處(交叉區(qū)域4050)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域4050)的第二電源接線4030，沿第一電源接線延伸方向4020進(jìn)行延伸，以提供延伸接線4070(第二設(shè)計(jì)步驟5020)。
下一步，配置用于對(duì)所形成的延伸接線4070和第一電源接線4010進(jìn)行層間連接的第二通孔4060B(第三設(shè)計(jì)步驟5030)。
隨后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第一電源接線4010處(交叉區(qū)域4050)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域4050)的第一電源接線4010沿第二電源接線延伸方向4040進(jìn)行延伸，以提供延伸接線4080(第四設(shè)計(jì)步驟5040)。
然后，配置用于對(duì)所形成的延伸區(qū)域4080和第二電源接線4030進(jìn)行層間連接的第二通孔4060B(第五設(shè)計(jì)步驟5050)。
如果第一電源接線4010和第二電源接線4030在連接部分處(連接區(qū)域4050)通過兩個(gè)第一通孔4060A進(jìn)行連接，則用于將第一電源接線4010連接到延伸接線4070的第二通孔4060B，和用于將第二電源接線4030連接到延伸接線4080的第二通孔4060B的總數(shù)將被設(shè)計(jì)為兩個(gè)或以上。以此，所得到的電源接線結(jié)構(gòu)中不會(huì)出現(xiàn)EM問題。因此，包括該結(jié)構(gòu)的半導(dǎo)體集成電路具有優(yōu)良的EM抗力。
下面參照?qǐng)D6說明本發(fā)明的另一實(shí)施例。圖6中，參考標(biāo)號(hào)6010是第一電源接線。6020是第一電源接線6010的接線延伸方向。6030是一條第二電源接線，6040是另一條第二電源接線。6050是第二電源接線6030和6040的接線延伸方向。6060是第一電源接線6010和第二電源接線6030的交叉區(qū)域。6070是第一電源接線6010和另一條第二電源接線6040的交叉區(qū)域。6080A是第一通孔，6080B是第二通孔。6090是第一延伸接線，6100是第二延伸接線。6110是流入一條第二電源接線6030的電流(I)，6120是流入另一條第二電源接線6030的支路電流(I1)。6130是流入第一延伸接線6090的電流(I2)，6140是流入第二延伸接線6100的電流(I3)。
第一電源接線6010和第二電源接線6030、6040位于相互不同的接線層。一條第二電源接線6030和另一條第二電源接線6040位于相同的連接層。然而，第二電源接線6030和6040被配置為相互大致平行。此外，第二電源接線6030和6040被配置在與第一電源接線6010不同的平面上，從兩維的角度看，第二電源接線6030和6040朝向的方向與第一電源接線6010的方向大致是正交的。因此，第二電源接線6030和6040的接線延伸方向6050，與第一電源接線6010的接線延伸方向6020相互正交。
第一延伸接線6090位于一條第二電源接線6030的延伸形狀上，接線6030和6090是同一接線層。即，在可能出現(xiàn)EM問題的交叉區(qū)域6060，一條第二電源接線6030沿著第一電源接線6010的接線延伸方向6020朝著另一條第二電源接線側(cè)延伸。該一條第二電源接線6030的延伸部分形成了第一延伸接線6090。
第二延伸接線6100位于另一條第二電源接線6040的延伸形狀上，接線6040和6100是同一接線層。即，在可能出現(xiàn)EM問題的交叉區(qū)域6070，另一條第二電源接線6040沿著第一電源接線6010的接線延伸方向6020朝著一條第二電源接線側(cè)延伸。該另一條第二電源接線6040的延伸部分形成了第二延伸接線6100。
一條第二電源接線6030和另一條第二電源接線6040配置在相同的平面上。盡管在交叉區(qū)域6060、6070相互交叉，這些第二電源接線6030、6040和第一電源接線6010配置在高度互不相同的平面上。第一通孔6080A在交叉區(qū)域6060對(duì)第一電源接線6010和一條第二電源接線6030進(jìn)行層間連接，在交叉區(qū)域6070對(duì)第一電源接線6010和另一條第二電源接線6040進(jìn)行層間連接。進(jìn)一步，第二通孔6080B對(duì)第一電源接線6010和第一延伸接線6090進(jìn)行層間連接，并對(duì)第一電源接線6010和第二延伸接線6100進(jìn)行層間連接。
此外，第一延伸接線6090和第二延伸接線6100被耦合和配置在相同的平面上，以相互連接。
在上述的電源接線結(jié)構(gòu)中，當(dāng)?shù)谝谎由旖泳€6090和第二延伸接線6100被電隔離時(shí)，流入一條第二電源接線6030的電流(I)、流入一條第二電源接線6030的分支電流(I1)、流入第一延伸接線6090的電流(I2)間的關(guān)系可以如下的公式(4)表示(I)＝(I1)+(I2) ---(4)當(dāng)?shù)谝谎由旖泳€6090和第二延伸接線6100如本實(shí)施例這樣被連接時(shí)，電流(I)、支路電流(I1)、電流(I2)、流入第二延伸接線6100的電流(I3)間的關(guān)系可以如下的公式(5)表示(I)＝(I1)+(I1)+(I3) ---(5)從公式(4)和公式(5)的對(duì)比中可以明顯看到，電流(I1)降低了流入第二延伸接線6100的電流(I3)的量。即，通過連接第一延伸接線6090和第二延伸接線6100，流入第一延伸接線6090的電流(I2)降低了流入第二延伸接線6100的電流(I3)的量。因此，第一延伸接線6090的電流密度降低了，這樣，所形成的半導(dǎo)體集成電路具有更好的EM抗力。
既便在另一條第二電源接線6040中發(fā)生EM問題的情況下，通過電連接第一延伸接線6090和第二延伸接線6100也能夠取得相同的效果。
采用圖6中電源接線結(jié)構(gòu)的半導(dǎo)體集成電路的設(shè)計(jì)方法參照?qǐng)D7進(jìn)行描述。
圖7中，首先，執(zhí)行第一設(shè)計(jì)步驟，判斷半導(dǎo)體集成電路的交叉區(qū)域6060、6070的每一個(gè)中出現(xiàn)EM的可能性。第一設(shè)計(jì)步驟7010與前述參照?qǐng)D2C描述的第一設(shè)計(jì)步驟2160相同。
然后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第二電源接線6030處(交叉區(qū)域6060)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域6030)的一條第二電源接線6030沿第一電源接線延伸方向6020，朝另一條第二電源接線側(cè)延伸，以提供第一延伸接線6090(第二設(shè)計(jì)步驟7020)。
而后，配置用于對(duì)所形成的第一延伸接線6090和第一電源接線6010進(jìn)行層間連接的第二通孔6080B(第三設(shè)計(jì)步驟7030)。
隨后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的另一條第二電源接線6040處(交叉區(qū)域6070)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域6070)的另一條第二電源接線6040沿第一電源接線延伸方向6020，朝一條第二電源接線側(cè)延伸，以提供第二延伸接線6100(第四設(shè)計(jì)步驟7040)。
然后，配置用于對(duì)所形成的第二延伸接線6100和第一電源接線6010進(jìn)行層間連接的第二通孔6080B(第五設(shè)計(jì)步驟7050)。
第二和第三設(shè)計(jì)步驟7020、7030與第四和第五設(shè)計(jì)步驟7040、7050可以按照任意順序執(zhí)行。然而，如果第二電源接線6030和6040分別通過兩個(gè)第一通孔6080A連接到第一電源接線6010，則用于連接第一電源接線6010和第一延伸接線6090的第二通孔6080B，和用于連接第一電源接線6010和第二延伸接線6100的第二通孔6080B將分別是兩個(gè)或以上。具體地，通孔數(shù)目應(yīng)被設(shè)為達(dá)到或超過EM的允許值，該通孔數(shù)目包括位于第一電源接線6010和一個(gè)第二電源接線6030的連接部分的第一通孔6080A，以及位于第一電源接線6010和第一延伸接線6090的連接部分的第二通孔6080B數(shù)目的總和。類似地，位于第一電源接線6010和另一個(gè)第二電源接線6040的連接部分的第一通孔6080A、以及位于第一電源接線6010和第二延伸接線6100的連接部分的第二通孔6080B數(shù)目的總和應(yīng)被設(shè)為達(dá)到或超過EM的容許值。
最后，第一延伸接線6090和第二延伸接線6100被耦合以形成連接(第六設(shè)計(jì)步驟7060)。
以此，所得到的電源接線結(jié)構(gòu)中不會(huì)出現(xiàn)與所連接通孔數(shù)目和電流密度相關(guān)的EM問題。因此，包括該結(jié)構(gòu)的半導(dǎo)體集成電路具有優(yōu)良的EM抗力。
下面參照?qǐng)D8A至圖8C說明本發(fā)明的另一實(shí)施例。圖8A至圖8C中，參考標(biāo)號(hào)8052是第一電源接線。8020是第二電源接線。8030是延伸接線。該延伸接線8030從第二電源接線8020延伸出。8021是第一電源接線8052的接線延伸方向。8040是第二電源接線8020和延伸接線8030間的夾角。該夾角8040是銳角。這表示第一電源接線8052和第二電源接線8020非正交相交，類似地，延伸接線8030和第二電源接線8020也非正交相交。
參考標(biāo)號(hào)8050是第二電源接線8020和延伸接線8030間所形成的直角三角形的底邊。8051是該直角三角形的斜邊。8060是用于對(duì)延伸接線8030和第一電源接線8052間進(jìn)行層間連接的第一通孔。8070A和8070B是用于對(duì)延伸接線8030和第一電源接線8052間進(jìn)行層間連接的第二通孔。8080是第二電源接線8020上形成的電流通路。8081是第二電源接線8020和第二通孔8070A間形成的第一電流通路。8082是第二電源接線8020和第二通孔8070B間形成的第二電流通路。8083是第二電源接線8020和延伸接線8030間形成的第三電流通路。8090是第二電源接線8020和延伸接線8030間形成的電流密集部分。8100是輔助耦合部分(陰影部分)。該輔助耦合部分8100從延伸接線8030的一部分延伸至與第二電源接線8020相耦合。
輔助耦合部分8100被提供給電流密集部分8090。8010是在延伸接線8030和第二電源接線8020間規(guī)定的最小接線間距。對(duì)于半導(dǎo)體集成電路設(shè)計(jì)，最小接線間距8010表示，當(dāng)在延伸接線8030和第二電源接線8020上施加規(guī)定的電壓時(shí)，不會(huì)引起這兩者間短路的最小接線間隔。
輔助耦合部分8100被配置在延伸接線8030和第二電源接線8020(延伸接線被提供處的電源接線)的銳角夾角交叉部分。輔助耦合部分8100從延伸接線8030的接線邊緣延伸出至與第二電源接線8020的接線邊緣相耦合。輔助耦合部分8100呈直角三角形狀，以延伸接線8030的接線邊緣作為斜邊，以第二電源接線8020的接線邊緣作為底邊。該輔助耦合部分8100高度設(shè)定在該尺寸(最小接線間距8010)內(nèi)，使得當(dāng)在延伸接線8030和第二電源接線8020上施加規(guī)定的電壓時(shí)，不會(huì)引起這兩者間短路。
本實(shí)施例中第一電源接線8052、第二電源接線8020和延伸接線8030的構(gòu)造與參照?qǐng)D1描述的第一電源接線1010、第二電源接線1030和延伸接線1070相同。然而，延伸接線8030和第二電源接線8020間非正交(非90度)耦合。
在圖8A中，第二電源接線8020和延伸接線8030位于同一接線層。該“同一接線層”意味著這些接線以相同的接線方式配置在同一平面上。即，延伸接線8030位于從第二電源接線8020延伸出的耦合形狀上，接線8020和8030是同一接線層。延伸接線8030是第二電源接線8020的一部分朝著第一電源接線8052的接線延伸方向8021延伸而形成的。第二電源接線8020和延伸接線8030通過第二通孔8070進(jìn)行層間連接。第二電源接線8020和第一電源接線8052通過第一通孔8060進(jìn)行層間連接。
在采用上述構(gòu)造的接線結(jié)構(gòu)中，第二電源接線8020上的電流通路8080中的電流(I)可以下述表示，其中，第一電流通路8081中的電流是(I1)，第二電流通路8082中的電流是(I2)，第三電流通路8083中的電流是(I3)(I)＝(I1)+(I1)+(I3) ---(6)此處，設(shè)定一點(diǎn)8080a，在該點(diǎn)處，位于第二通孔8070A和第二電源接線8020間的第二電流通路8080分流。以此，第二電流通路8082成為線性耦合支路點(diǎn)8080a和第二通孔8070A的電流通路。同時(shí)，通過位于第二電源接線8020和延伸接線8030間的耦合部分，第三電流通路8083成為耦合支路點(diǎn)8080a和第二通孔8070A的電流路徑。
因此，對(duì)比電流通路8082和8083的長度時(shí)，第二電流通路8082較第三電流通路8083短。由于這些原因，流入第二電流通路8082的電流(I2)較流入第三電流通路8083的電流(I3)大。
類似地，設(shè)定一點(diǎn)8080a，在該點(diǎn)處，位于第二通孔8070B和第二電源接線8020間的第一電流通路8081分流。以此，第一電流通路8081成為線性耦合支路點(diǎn)8080a和第二通孔8070B的電流通路。同時(shí)，通過位于第二電源接線8020和延伸接線8030間的耦合部分，第三電流通路8083成為耦合支路點(diǎn)8080a和第二通孔8070B的電流路徑。
因此，對(duì)比電流通路8081和8083的長度時(shí)，第一電流通路8081較第三電流通路8083短。由于這些原因，流入第一電流通路8081的電流(I1)較流入第三電流通路8083的電流(I3)大。
將電流量之間的關(guān)系代入上述表達(dá)式(6)，發(fā)現(xiàn)第二電流通路8082中的電流(I2)和第三電流通路8083中的電流(I3)較第一電流通路8081中的電流(I1)大。因此，當(dāng)?shù)诙娫唇泳€8020和第三電源接線8030間以銳角8040相緊鄰時(shí)，電流(I2)和電流(I3)交疊的區(qū)域上形成電流密集部分8090。當(dāng)電流密集部分8090形成后，降低EM變得困難。
因此，如圖8C所示，假定第二電源接線8020和延伸接線8030之間是一個(gè)直角三角形，以第二電源接線8020的圖示上邊緣作為底邊，以延伸接線8030的圖示下邊緣作為斜邊，最小接線間距8010是另一邊。然后，在該區(qū)域配置小于該假定的直角三角形的輔助耦合部分8100。
在上述的電源接線結(jié)構(gòu)中，通過提供輔助耦合部分8100，能夠保證形成接線所需要的足夠最小接線間距8010。因而，在設(shè)計(jì)方面，不會(huì)出現(xiàn)比如短路等引起的不便。進(jìn)一步，由于提供輔助耦合部分8100，電源接線面積增加了。以此，能夠避免在電流密集部分8090出現(xiàn)電流集中。即，電流密度被降低，使得所形成的半導(dǎo)體集成電路具有EM抗力。
采用圖8中電源接線結(jié)構(gòu)的半導(dǎo)體集成電路的設(shè)計(jì)方法參照?qǐng)D9進(jìn)行描述。圖9中，首先，執(zhí)行第一設(shè)計(jì)步驟9010，判斷半導(dǎo)體集成電路的各個(gè)電源接線區(qū)域8052、8020、8030中出現(xiàn)EM的可能性。第一設(shè)計(jì)步驟9010與前述參照?qǐng)D2C描述的第一設(shè)計(jì)步驟2160相同。
然后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第二電源接線8020處(交叉區(qū)域)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域)的第二電源接線8020沿第一電源接線延伸方向8021延伸，以提供延伸接線8030(第二設(shè)計(jì)步驟9020)。
而后，配置用于連接所形成的延伸接線8030和第一電源接線8052的第一和第二通孔8070A、8070B(第三設(shè)計(jì)步驟9030)。
隨后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第一電源接線8052處(交叉區(qū)域)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域)的第一電源接線8052沿第二電源接線延伸方向延伸，以形成延伸接線(未示出)(第四設(shè)計(jì)步驟9040)。
然后，配置用于連接所形成的延伸接線和第二電源接線8020的第二通孔(未示出)(第五設(shè)計(jì)步驟9050)。
隨后，在第二電源接線8020和第三電源接線8030的交叉區(qū)域和在第一電源接線8052和第四電源接線的交叉區(qū)域配置輔助耦合部分(未示出)(第七設(shè)計(jì)步驟9060)。
采用上述半導(dǎo)體集成電路設(shè)計(jì)方法的半導(dǎo)體集成電路具有EM抗力。
下面參照?qǐng)D10說明本發(fā)明的另一實(shí)施例。該結(jié)構(gòu)與圖8A至圖8C中所示的結(jié)構(gòu)基本相同。圖10中，參考標(biāo)號(hào)10020是第二電源接線。10030是延伸接線。10010表示第二電源接線10020和第三電源接線10030的接線隔離間距。10060是第二電源接線10020、延伸接線10030以及接線隔離間隔10010所包圍區(qū)域形成的直角三角形。接線隔離間距10010對(duì)應(yīng)于直角三角形10060的高度。10040是直角三角形10060的內(nèi)角。內(nèi)角10040成為第二電源接線10020和延伸接線10030間的交叉角。10050是直角三角形10060的底邊。該底邊10050由第二電源接線10020的圖示上邊緣形成。10051是直角三角形10060的斜邊。該斜邊10051由延伸接線10030的圖示下邊緣形成。10070是輔助耦合部分，由第二電源接線10020的一部分朝著延伸接線側(cè)延伸形成。該輔助耦合部分10070呈矩形，以接線隔離間隔10010作為高度。
采用圖10中所示電源接線結(jié)構(gòu)的半導(dǎo)體集成電路的設(shè)計(jì)方法參照?qǐng)D11進(jìn)行描述。圖11中，首先，執(zhí)行第一設(shè)計(jì)步驟11010，判斷半導(dǎo)體集成電路的各個(gè)電源接線區(qū)域10020、10030等中出現(xiàn)EM的可能性。第一設(shè)計(jì)步驟11010與前述參照?qǐng)D2C描述的第一設(shè)計(jì)步驟2160相同。
然后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第二電源接線10020處(交叉區(qū)域)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域)的第二電源接線10020沿第一電源接線延伸方向延伸，以形成延伸接線10030(第二設(shè)計(jì)步驟11020)。
而后，配置用于連接所形成的延伸接線10030和第一電源接線10052的第二通孔(第三設(shè)計(jì)步驟11030)。
隨后，按照下述步驟，對(duì)經(jīng)判斷為有可能引起EM的第一電源接線(未示出)處(交叉區(qū)域)的接線結(jié)構(gòu)進(jìn)行設(shè)計(jì)修改。即，將位于該部分(交叉區(qū)域)的第一電源接線沿第二電源接線延伸方向延伸，以形成延伸接線(未示出)(第四設(shè)計(jì)步驟11040)。
然后，配置用于連接所形成的延伸接線和第二電源接線10020的第二通孔(未示出)(第五設(shè)計(jì)步驟11050)。
隨后，在第二電源接線8020和延伸接線8030的交叉區(qū)域，以及在第一電源接線8052和延伸接線的交叉區(qū)域，配置矩形輔助耦合部分10070，該矩形以直角三角形區(qū)域10060的高度和底邊作為其兩個(gè)邊(第八設(shè)計(jì)步驟11060)。
采用上述半導(dǎo)體集成電路設(shè)計(jì)方法的半導(dǎo)體集成電路具有EM抗力。
進(jìn)一步，參照?qǐng)D12說明包含本發(fā)明的電源接線結(jié)構(gòu)的半導(dǎo)體集成電路。半導(dǎo)體集成電路10010包含以點(diǎn)陣形狀排列的多個(gè)電源接線，半導(dǎo)體器件10020，以及配置在電源接線和半導(dǎo)體器件周圍的焊點(diǎn)。對(duì)于每條電源接線，通過作為多種焊點(diǎn)中的一種的電源焊點(diǎn)10040提供電源電壓和接地電壓。部分10030是圖1等所示的本發(fā)明的電源接線結(jié)構(gòu)，其中，在兩條電源接線的交叉區(qū)域，一條電源接線沿著另一條電源接線的延伸方向延伸，通過通孔的壓力連接這兩條電源接線。半導(dǎo)體集成電路10020是實(shí)現(xiàn)預(yù)定功能的電路塊，盡管未示出，該電路塊與點(diǎn)陣形狀的電源接線電連接，通過接收供應(yīng)的電源電壓和接地電壓進(jìn)行工作。
上面通過參考最佳實(shí)施例詳細(xì)地描述了本發(fā)明。然而，本發(fā)明并不僅限于優(yōu)選的實(shí)施例，還包括不脫離所附權(quán)利要求精神和范圍的對(duì)本發(fā)明元件的各種組合和修改。
權(quán)利要求
1.一種電源接線結(jié)構(gòu)，包括第一和第二電源接線，被配置在不同平面上而相互兩維交叉；第一通孔，用于在所述電源接線相互交叉的交叉區(qū)域?qū)λ龅谝缓退龅诙娫唇泳€進(jìn)行層間連接；延伸接線，通過將所述第一電源接線和所述第二電源接線中的至少一個(gè)，從所述交叉區(qū)域沿著另一電源接線的接線延伸方向部分延伸而形成；和第二通孔，用于對(duì)所述延伸接線和所述第一電源接線或所述第二電源接線進(jìn)行層間連接，所述第一和所述第二電源接線配置在與所述延伸接線不同的平面上而面向所述延伸接線。
2.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中所述延伸接線緊鄰具有電子漂移的高可能性的所述交叉區(qū)域。
3.如權(quán)利要求2所述的電源接線結(jié)構(gòu)，其中配置在各個(gè)所述交叉區(qū)域中的所述第一通孔的裝配數(shù)目，根據(jù)相應(yīng)所述交叉區(qū)域的范圍確定，和各個(gè)所述交叉區(qū)域具有的所述電子漂移可能性，根據(jù)配置在各個(gè)所述交叉區(qū)域中的所述第一通孔的所述裝配數(shù)目判斷。
4.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中所述延伸接線提供給所述第一電源接線。
5.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中所述延伸接線提供給所述第二電源接線。
6.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中，所述延伸接線分別提供給所述第一電源接線的和所述第二電源接線。
7.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中多個(gè)所述第二電源接線相互平行；和所述延伸接線包括第一延伸接線，通過將一條所述第二電源接線沿著所述第一電源接線的接線延伸方向，朝著另一條所述第二電源接線部分延伸而形成，和第二延伸接線，通過將所述另一條第二電源接線沿著所述第一電源接線的所述接線延伸方向，朝著所述一條所述第二電源接線部分延伸而形成，其中所述第一延伸接線和所述第二延伸接線通過相互緊鄰而連接。
8.如權(quán)利要求1所述的電源接線結(jié)構(gòu)，其中所述延伸接線與提供所述延伸接線處的所述電源接線是非正交耦合的；所述延伸接線包括輔助耦合部分，用于進(jìn)一步將所述延伸接線耦合到提供所述延伸接線處的所述電源接線上；在所述延伸接線和提供所述延伸接線處的所述電源接線間的銳角邊交叉區(qū)域，所述輔助耦合部分從所述延伸接線的一接線邊緣延伸出，且與提供所述延伸接線處的所述電源接線的一接線邊緣耦合；所述輔助耦合部分是直角三角形，以所述延伸接線的所述接線邊緣作為斜邊，以提供所述延伸接線處的所述電源接線的所述接線邊緣作為底邊；和當(dāng)預(yù)定電壓施加到所述第一和所述第二電源接線時(shí)，所述輔助耦合部分的高度處于不會(huì)在提供所述延伸接線處的所述電源接線和所述延伸接線間引起短路的范圍內(nèi)。
9.如權(quán)利要求8所述的電源接線結(jié)構(gòu)，其中所述輔助耦合部分是以所述直角三角形的所述高度和所述底邊作為兩邊的矩形形狀。
10.一種電源接線結(jié)構(gòu)，包括被配置在不同平面上而相互兩維交叉的第一和第二電源接線，其中多個(gè)所述第二電源接線相互平行；和所述電源接線結(jié)構(gòu)包括第一延伸接線，其在所述第一和所述第二電源接線相互交叉的交叉區(qū)域，通過將一條所述第二電源接線沿著所述第一電源接線的接線延伸方向，朝著另一條所述第二電源接線部分延伸而形成；和第二延伸接線，其在所述第一和所述第二電源接線相互交叉的交叉區(qū)域，通過將所述另一條第二電源接線沿著所述第一電源接線的所述接線延伸方向，朝著所述一條所述第二電源接線部分延伸而形成，其中所述第一延伸接線和所述第二延伸接線通過相互緊鄰而連接。
11.一種半導(dǎo)體集成電路，包括如權(quán)利要求1所述的電源接線結(jié)構(gòu)，和與所述電源接線結(jié)構(gòu)相連接的半導(dǎo)體器件。
12.一種電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其設(shè)計(jì)修改電源接線以得到最佳結(jié)構(gòu)，所述電源接線是通過第一通孔對(duì)第一和第二電源接線進(jìn)行層間連接形成的，所述第一和第二電源接線配置在不同平面上而在所述電源接線相互交叉的交叉區(qū)域相互兩維交叉，所述方法包括第一設(shè)計(jì)步驟，用于判斷在所述第一和所述第二電源接線被層間連接的各個(gè)所述交叉區(qū)域中出現(xiàn)電子遷移的可能性；第二設(shè)計(jì)步驟，用于在所述經(jīng)判斷為具有出現(xiàn)所述電子漂移高可能性的所述交叉區(qū)域配置延伸接線，該延伸接線是通過將所述第一電源接線和所述第二電源接線中的至少一個(gè)，從所述交叉區(qū)域沿著另一所述電源接線的接線延伸方向部分延伸而形成的；和第三設(shè)計(jì)步驟，用于配置對(duì)不提供所述延伸接線處的所述電源接線和所述延伸接線進(jìn)行層間連接的第二通孔。
13.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中配置在各個(gè)所述交叉區(qū)域中的所述第一通孔的裝配數(shù)目，根據(jù)各個(gè)所述交叉區(qū)域的范圍設(shè)定，和在所述的第一設(shè)計(jì)步驟中，各個(gè)所述交叉區(qū)域中發(fā)生所述電子漂移的可能性，根據(jù)配置在各個(gè)所述交叉區(qū)域中所述第一通孔的所述裝配數(shù)目判斷。
14.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中所述延伸接線被提供給所述第一電源接線。
15.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中所述延伸接線被提供給所述第二電源接線。
16.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中所述延伸接線被提供給所述第一電源接線和所述第二電源接線。
17.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中多個(gè)所述第二電源接線相互平行；和在所述第二設(shè)計(jì)步驟中，作為所述延伸接線，第一延伸接線和第二延伸接線被配置為相互耦合和連接，所述第一延伸接線通過將一條所述第二電源接線沿著所述第一電源接線的接線延伸方向，朝著另一條所述第二電源接線部分延伸而形成，所述第二延伸接線通過將所述另一條第二電源接線沿著所述第一電源接線的所述接線延伸方向，朝著所述一條所述第二電源接線部分延伸而形成。
18.如權(quán)利要求12所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中在所述第二設(shè)計(jì)步驟中，所述延伸接線與提供所述延伸接線處的所述電源接線間是非正交耦合的，和在所述第三步驟后，所述方法進(jìn)一步包括一個(gè)設(shè)計(jì)步驟，用于給所述延伸接線提供輔助耦合部分，該輔助耦合部分用于進(jìn)一步將所述延伸接線耦合到提供所述延伸接線處的所述電源接線上，其中在所述延伸接線和提供所述延伸接線處的所述電源接線間的銳角邊交叉區(qū)域，所述輔助耦合部分從所述延伸接線的一接線邊緣延伸出，且與提供所述延伸處的所述電源接線的一接線邊緣相耦合，所述輔助耦合部分是直角三角形，以所述延伸接線的所述接線邊緣作為斜邊，以提供所述延伸接線處的所述電源接線的所述接線邊緣作為底邊，和當(dāng)預(yù)定電壓施加到所述第一和所述第二電源接線時(shí)，所述輔助耦合部分的高度處于不會(huì)在所述提供延伸接線處的所述電源接線和所述延伸接線間引起短路的范圍內(nèi)。
19.如權(quán)利要求18所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法，其中所述輔助耦合部分形成為以所述直角三角形的所述高度和所述底邊作為兩邊的矩形形狀。
20.一種半導(dǎo)體集成電路的設(shè)計(jì)方法，采用如權(quán)利要求13所述的電源接線結(jié)構(gòu)的設(shè)計(jì)方法設(shè)計(jì)半導(dǎo)體集成電路的電源接線。
全文摘要
本發(fā)明提供了一種電源接線結(jié)構(gòu)，其包括配置在不同平面上而相互兩維交叉的第一和第二電源接線。該第一和第二電源接線通過位于這些電源接線相互交叉的交叉區(qū)域的第一通孔進(jìn)行層間連接。至少向第一電源接線或第二電源接線提供延伸接線，該延伸接線是從該交叉區(qū)域通過沿另一電源接線的接線延伸方向部分延伸形成的。該延伸接線和與該延伸接線布置在不同平面上的面向該延伸接線的第一電源接線或第二電源接線，通過第二通孔進(jìn)行層間連接。因此，能夠抑制電子遷移的產(chǎn)生。
文檔編號(hào)H01L21/82GK1725487SQ20051008554
公開日2006年1月25日 申請(qǐng)日期2005年7月25日 優(yōu)先權(quán)日2004年7月23日
發(fā)明者高畑敦志 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社