專利名稱：通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通過(guò)注氧進(jìn)行量子限制的新結(jié)構(gòu)硅基單電子晶體管，屬于納米電子技術(shù)領(lǐng)域。
背景技術(shù)：
隨著CMOS大規(guī)模集成電路的飛速發(fā)展，晶體管數(shù)量的增長(zhǎng)和尺寸的減小已經(jīng)迫使芯片的功率耗散能力趨向極限。如果不能及時(shí)散熱，器件的溫度將不斷升高，工作于不平衡狀態(tài)，以至器件被破壞，因此必須減少工作的電子數(shù)量。減小導(dǎo)電溝道的電子流通截面，增大電阻，可以有效地控制電子的數(shù)量。當(dāng)電導(dǎo)的電子輸運(yùn)空間尺寸減小到納米量級(jí)時(shí)，將導(dǎo)致器件量子力學(xué)效應(yīng)的顯著增強(qiáng)。根據(jù)測(cè)不準(zhǔn)原理，電子在局域空間的動(dòng)量變化將顯著地被電流表現(xiàn)出來(lái)，器件會(huì)出現(xiàn)信號(hào)的不確定性。當(dāng)電導(dǎo)細(xì)線上局域空間的電阻大于量子電阻e2/h(＝25.8kΩ)時(shí)，電子的運(yùn)動(dòng)將受到限制，必須隧穿通過(guò)，量子噪聲也被有效地抑制。單電子晶體管(SET)就是在納米電導(dǎo)細(xì)線上制作出這種雙隧穿勢(shì)壘或隧穿結(jié)，形成量子點(diǎn)(或庫(kù)侖島)結(jié)構(gòu)。由于電子在輸運(yùn)過(guò)程中存在庫(kù)侖阻塞和共振隧穿效應(yīng)，電導(dǎo)隨著柵壓的變化而周期性振蕩。只要充入量子點(diǎn)內(nèi)一個(gè)電子，器件就可以導(dǎo)通或截止一次。單電子晶體管的功耗依賴于單電子電流，如果能夠高密度集成，其耗電量將僅為現(xiàn)在微電子晶體管電路的十萬(wàn)分之一。
1990年美國(guó)科學(xué)家在GaAs/AlGaAs異質(zhì)結(jié)中的二維電子氣上通過(guò)雙分裂柵門結(jié)構(gòu)負(fù)偏壓限制得到了量子點(diǎn)結(jié)構(gòu)[Phys.Rev.Lett.65，771(1990)]。雙分裂金屬柵上的負(fù)偏壓形成的勢(shì)能分布平坦，耗盡寬度大，量子點(diǎn)的尺寸難以控制得比較小，否則晶體管不導(dǎo)通，因此工作溫度很低。即使利用窄波導(dǎo)結(jié)構(gòu)來(lái)限制二維電子氣，再利用雙圍柵耗盡限制出量子點(diǎn)，提高工作溫度仍然是很有限的。這是因?yàn)樨?fù)電壓勢(shì)壘是一種“軟”限制，耗盡區(qū)域難以小到納米量級(jí)，而且容易引入電荷起伏而產(chǎn)生噪聲。刻蝕的GaAs基材料的側(cè)壁表面態(tài)密度大，存在大量缺陷，這對(duì)單電子的輸運(yùn)也具有很大的影響。而且電子通道實(shí)際由橫向耗盡層勢(shì)形成，這種由“軟”勢(shì)限制的量子通道對(duì)于溫度很敏感。溫度高時(shí)，表面態(tài)和表面缺陷的勢(shì)分布會(huì)發(fā)生很大變化，改變量子通道。同時(shí)電子在輸運(yùn)過(guò)程中的熱激發(fā)和環(huán)境噪聲也會(huì)淹沒量子效應(yīng)。據(jù)我們所知，GaAs基的單電子器件目前仍只能在低溫下工作。
硅基的單電子器件依賴硅材料可氧化等特性和成熟的工藝優(yōu)勢(shì)，在不到10年的時(shí)間里，就制作出了直徑小于10nm的晶體硅量子點(diǎn)而實(shí)現(xiàn)了室溫工作。1989年美國(guó)MIT的Scott-Thomas等發(fā)現(xiàn)由硅反型層構(gòu)成的窄一維溝道結(jié)構(gòu)的電導(dǎo)隨柵極電壓變化呈現(xiàn)出周期性振蕩行為[Phys.Rev.Lett.62，583(1989)]，成為在硅中觀察到庫(kù)侖阻塞效應(yīng)的先驅(qū)。到上世紀(jì)90年代后期，日本電信電話公司(NTT)[Electronics Lett.31(2)，136(1995)，Microelectron.Eng.35，261(1997)]、美國(guó)明尼蘇達(dá)(Minnesota)大學(xué)(1998年)[Appl.Phys.Lett.72(10)，1205(1998)]等相繼研制出了室溫工作的基于薄硅膜SOI襯底的單電子晶體管。他們利用電子束曝光和納米刻蝕技術(shù)，在硅電導(dǎo)細(xì)線上制作出點(diǎn)接觸結(jié)構(gòu)的雙隧穿結(jié)來(lái)限制量子點(diǎn)。這種方法獲得的量子點(diǎn)依賴于掩膜圖形邊緣和刻蝕情況，工藝重復(fù)性不好。近年來(lái)，韓國(guó)大學(xué)[Appl.Phys.Lett.73(21)，3129(1998)]、英國(guó)的劍橋大學(xué)等[J.Appl.Phys.94(1)，633(2003)]利用氧化硅上生長(zhǎng)的硅基的自組織量子點(diǎn)(即硅納米晶)，在這種納米晶薄膜上制作金屬電極，利用側(cè)柵控制量子點(diǎn)的能級(jí)分布。制備出的單電子晶體管的工作溫度也達(dá)到了室溫。雖然這種方法得到的量子點(diǎn)尺寸很小，但是還不能有效地控制量子點(diǎn)的數(shù)量和密度分布，其均勻度和重復(fù)性也比較差。而且這種結(jié)構(gòu)的單電子晶體管由于多個(gè)量子點(diǎn)的耦合，電流特性將比較復(fù)雜，難以獲得單個(gè)量子點(diǎn)的單電子特性。日本NTT實(shí)驗(yàn)室Y.Ono等人利用圖形依賴氧化法(PADOX)制備了室溫工作的單電子晶體管，其量子點(diǎn)數(shù)量可控[IEEE Trans.ElectronDevices，47(1)，147(2000)]。具體方法是在SOI的薄硅膜上利用電子束光刻和刻蝕技術(shù)制作一條帶凹槽的電導(dǎo)線，然后進(jìn)行熱氧化，在氧化過(guò)程中，由于硅與氧化硅之間的應(yīng)力在凹槽的兩邊累積，氧化速率減小，自動(dòng)生成被氧化物隔離的雙硅量子點(diǎn)，形成兩個(gè)單電子晶體管。這種方法的凹槽厚度比較薄，才能保證氧化隧道結(jié)的形成。這種方法制作的隧穿結(jié)位置和量子點(diǎn)的尺寸依賴于刻蝕圖形形成的應(yīng)力分布。日本東京大學(xué)通過(guò)電子束曝光和各向異性化學(xué)腐蝕的簡(jiǎn)單工藝，在SOI的15nm厚的P型薄硅膜上獲得了室溫工作的單電子晶體管[Jp.J.Appl.Phys，43(2A)，L210(2004)]。導(dǎo)電溝道寬度達(dá)到了5nm，熱氧化后硅量子點(diǎn)和隧穿結(jié)鏈自然形成。雖然這種方法難于控制量子點(diǎn)數(shù)量。但由于量子限制很好，這種單電子晶體管表現(xiàn)出比較顯著的負(fù)微分電導(dǎo)特性。
我國(guó)近幾年也開展了硅基單電子器件的研究工作。中國(guó)科學(xué)院物理所研制了90K溫度下的硅基單電子晶體管[Appl.Phys.Lett.78，2160(2001)]。西安理工大學(xué)與香港科技大學(xué)合作采用電子束光刻技術(shù)和反應(yīng)離子刻蝕等工藝，制作了p型SIMOX上的硅單電子晶體管，可在77K下低溫工作[Chin.J.Semiconductors 23(3)，246(2002)]。然而，以上單電子器件的制作方法都還不能有效控制量子點(diǎn)的納米尺寸和數(shù)量。
目前能夠室溫工作的半導(dǎo)體單電子晶體管主要都在SOI基片上制作成功的。這是因?yàn)?，硅材料容易?shí)現(xiàn)氧化隔離，SOI的氧化絕緣埋層把器件與襯底隔離開，減輕了襯底載流子對(duì)器件的影響，減小了硅器件的寄生電容效應(yīng)，易于實(shí)現(xiàn)全介質(zhì)隔離，避免了器件與襯底之間的相互作用。用于制作單電子器件的SOI襯底的硅膜都足夠薄，利于制成微小的隧道結(jié)和量子點(diǎn)。利用熱氧化方法制作微小的氧化雙隧道結(jié)來(lái)限制量子點(diǎn)的結(jié)構(gòu)，是未來(lái)非常有前途的硅基單電子晶體管的制作方案。

發(fā)明內(nèi)容
本發(fā)明是一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，其特征在于，包括一硅襯底；一氧化物絕緣層，該氧化物絕緣層制作在硅襯底上；一硅納米電導(dǎo)細(xì)線，該硅納米電導(dǎo)細(xì)線制作在氧化物絕緣層上；一源極和漏極，該源極和漏極分別制作在氧化物絕緣層上，分別位于硅納米電導(dǎo)細(xì)線的兩端，并與硅納米電導(dǎo)細(xì)線連接，該硅納米電導(dǎo)細(xì)線、源極和漏極形成一工字形結(jié)構(gòu)；
一平面柵電極，該平面柵電極制作在氧化物絕緣層上，該平面柵電極位于硅納米電導(dǎo)細(xì)線的一側(cè)；一氧化物薄層，該氧化物薄層包裹在源極、漏極、硅納米電導(dǎo)細(xì)線和平面柵電極的表面，并對(duì)硅納米電導(dǎo)細(xì)線形成量子線限制；二個(gè)氧化物隧穿結(jié)，該二個(gè)氧化物隧穿結(jié)是通過(guò)注氧和熱氧化形成的，該二個(gè)氧化物隧穿結(jié)埋于硅納米電導(dǎo)細(xì)線的內(nèi)部，該二個(gè)氧化物隧穿結(jié)之間形成量子點(diǎn)，并由氧化物隧穿結(jié)所限制；二個(gè)掩膜窗口，該二個(gè)掩膜窗口包裹在硅納米電導(dǎo)細(xì)線表面的氧化物薄層上，位于氧化物隧穿結(jié)上面。
其中埋于硅納米電導(dǎo)細(xì)線中的氧化物隧穿結(jié)，在垂直方向上形成電導(dǎo)細(xì)線與量子點(diǎn)間的量子點(diǎn)接觸結(jié)構(gòu)。
其中源極和漏極是N型重?fù)诫s的，該源極和漏極的電極為歐姆接觸，該歐姆接觸是通過(guò)多晶硅或金屬淀積和退火實(shí)現(xiàn)。
本發(fā)明一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，包括如下步驟1)取一SOI基片；2)在該SOI基片的硅薄層上進(jìn)行N型離子注入；3)在SOI基片的硅薄層上制作出源極、漏極、硅納米電導(dǎo)細(xì)線和平面柵電極，該源極和漏極分別位于硅納米電導(dǎo)細(xì)線的兩端，并與硅納米電導(dǎo)細(xì)線連接，該硅納米電導(dǎo)細(xì)線、源極和漏極形成一工字形結(jié)構(gòu)，平面柵電極位于硅納米電導(dǎo)細(xì)線的一側(cè)；4)在硅納米電導(dǎo)細(xì)線上制作二個(gè)掩膜窗口，氧離子注入到掩膜窗口中；5)對(duì)器件進(jìn)行熱氧化，形成由二個(gè)氧化物隧穿結(jié)限制的硅量子點(diǎn)和表面氧化物薄層；6)通過(guò)多晶硅或金屬淀積源極和漏極的電極，退火實(shí)現(xiàn)歐姆接觸。
其中埋于硅納米電導(dǎo)細(xì)線中的氧化物隧穿結(jié)，在垂直方向上形成電導(dǎo)細(xì)線與量子點(diǎn)間的量子點(diǎn)接觸結(jié)構(gòu)。
其中由氧化物隧穿結(jié)所限制的量子點(diǎn)的尺寸由掩膜上的氧注入的窗口的間距所控制，量子點(diǎn)的數(shù)量由氧注入相鄰窗口數(shù)量決定。
其中與源極和漏極相連的硅納米電導(dǎo)細(xì)線由氧化物所包裹，形成量子線限制。


為進(jìn)一步說(shuō)明本發(fā)明的內(nèi)容及特點(diǎn)，以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作詳細(xì)的描述圖1是本發(fā)明硅基單電子晶體管的立體結(jié)構(gòu)示意圖；
圖2是本發(fā)明硅基單電子晶體管的平面結(jié)構(gòu)示意圖；圖3是氧化物隧穿結(jié)截面立體示意圖；圖4是氧化物隧穿結(jié)截面平面示意圖；具體實(shí)施方式
請(qǐng)參閱圖1至圖4，本發(fā)明一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，其特征在于，包括一硅襯底1；一氧化物絕緣層2，該氧化物絕緣層2制作在硅襯底1上；一硅納米電導(dǎo)細(xì)線5，該硅納米電導(dǎo)細(xì)線5制作在氧化物絕緣層2上；一源極3和漏極4，該源極3和漏極4分別制作在氧化物絕緣層2上，分別位于硅納米電導(dǎo)細(xì)線5的兩端，并與硅納米電導(dǎo)細(xì)線5連接，該硅納米電導(dǎo)細(xì)線5、源極3和漏極4形成一工字形結(jié)構(gòu)；其中源極3和漏極4是N型重?fù)诫s的，該源極3和漏極4的電極為歐姆接觸，該歐姆接觸是通過(guò)多晶硅或金屬淀積和退火實(shí)現(xiàn)；一平面柵電極6，該平面柵電極6制作在氧化物絕緣層2上，該平面柵電極6位于硅納米電導(dǎo)細(xì)線5的一側(cè)；一氧化物薄層7，該氧化物薄層7包裹在源極3、漏極4、硅納米電導(dǎo)細(xì)線5和平面柵電極6的表面，并對(duì)硅納米電導(dǎo)細(xì)線5形成量子線限制；二個(gè)氧化物隧穿結(jié)9，該二個(gè)氧化物隧穿結(jié)9是通過(guò)注氧和熱氧化形成的，該二個(gè)氧化物隧穿結(jié)9埋于硅納米電導(dǎo)細(xì)線5的內(nèi)部，該二個(gè)氧化物隧穿結(jié)9之間形成量子點(diǎn)10，并由氧化物隧穿結(jié)9所限制；其中埋于硅納米電導(dǎo)細(xì)線5中的氧化物隧穿結(jié)9，在垂直方向上形成電導(dǎo)細(xì)線5與量子點(diǎn)10間的量子點(diǎn)接觸結(jié)構(gòu)；二個(gè)掩膜窗口8，該二個(gè)掩膜窗8形成在包裹在硅納米電導(dǎo)細(xì)線5表面的氧化物薄層7上，位于氧化物隧穿結(jié)9上面。
請(qǐng)?jiān)俳Y(jié)合參閱圖1至圖4，本發(fā)明一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，包括如下步驟1)取一SOI基片；2)在該SOI基片的硅薄層上進(jìn)行N型離子注入；3)在SOI基片的硅薄層上制作出源極3、漏極4、硅納米電導(dǎo)細(xì)線5和平面柵電極6，該源極3和漏極4分別位于硅納米電導(dǎo)細(xì)線5的兩端，并與硅納米電導(dǎo)細(xì)線5連接，該硅納米電導(dǎo)細(xì)線5、源極3和漏極4形成一工字形結(jié)構(gòu)，平面柵電極6位于硅納米電導(dǎo)細(xì)線5的一側(cè)；其中與源極3和漏極4相連的硅納米電導(dǎo)細(xì)線5由氧化物7所包裹，形成量子線限制；
4)在硅納米電導(dǎo)細(xì)線5上制作二個(gè)掩膜窗口8，氧離子注入到掩膜窗口8中；5)對(duì)器件進(jìn)行熱氧化，形成由二個(gè)氧化物隧穿結(jié)9限制的硅量子點(diǎn)10和表面氧化物薄層7；其中埋于硅納米電導(dǎo)細(xì)線5中的氧化物隧穿結(jié)9，在垂直方向上形成電導(dǎo)細(xì)線5與量子點(diǎn)10間的量子點(diǎn)接觸結(jié)構(gòu)；其中由氧化物隧穿結(jié)9所限制的量子點(diǎn)10的尺寸由掩膜上的氧注入的窗口8的間距所控制，量子點(diǎn)的數(shù)量由氧注入相鄰窗口8數(shù)量決定；6)通過(guò)多晶硅或金屬淀積源極3和漏極4的電極，退火實(shí)現(xiàn)歐姆接觸。
實(shí)施例請(qǐng)參閱圖1至圖4所示，本發(fā)明一種新結(jié)構(gòu)的硅基單電子晶體管，其特征在于該結(jié)構(gòu)包括量子點(diǎn)10由氧化物隧穿結(jié)9所限制，通過(guò)注氧和熱氧化形成的氧化物隧穿結(jié)9埋于硅納米電導(dǎo)細(xì)線5中，硅納米電導(dǎo)細(xì)線5與源極3和漏極4相連，平面柵電極6位于電導(dǎo)細(xì)線5一側(cè)，構(gòu)成側(cè)柵型結(jié)構(gòu)。
所述的硅基單電子晶體管，其特征在于埋于硅納米電導(dǎo)細(xì)線5中的氧化物隧穿結(jié)9按如下方式形成氧離子通過(guò)納米尺寸寬度的掩膜窗口8注入到硅電導(dǎo)細(xì)線底部，經(jīng)過(guò)熱氧化，在掩膜窗口8附近的硅電導(dǎo)細(xì)線5上部被氧化，同時(shí)去除了硅電導(dǎo)注入?yún)^(qū)域的晶格損傷。
所述的硅基單電子晶體管，其特征在于埋于硅納米電導(dǎo)細(xì)線5中的氧化物隧穿結(jié)9，在垂直方向上形成量子點(diǎn)接觸(Quantum Point Contact)結(jié)構(gòu)。
所述的硅基單電子晶體管，其特征在于由氧化物隧穿結(jié)9所限制的量子點(diǎn)10尺寸由掩膜上的氧注入的窗8間距所控制，量子點(diǎn)的數(shù)量由氧注入相鄰窗口8數(shù)量決定。
所述的硅基單電子晶體管，其特征在于與源極3和漏極4相連的硅納米電導(dǎo)細(xì)線5由氧化物7所包裹，形成量子線限制。
所述的硅基單電子晶體管，其特征在于源漏兩電極3，4的歐姆接觸通過(guò)多晶硅或金屬淀積和退火實(shí)現(xiàn)。
所述的硅基單電子晶體管，其特征在于位于電導(dǎo)細(xì)線5一側(cè)的平面柵電極6，由在SOI絕緣層表面的N型重?fù)诫s的硅薄層形成。
所述的硅基單電子晶體管，其特征在于單電子晶體管使用硅薄層-氧化物2-襯底1(即SOI)結(jié)構(gòu)的材料，表面硅薄層用于制作電導(dǎo)細(xì)線5和源漏兩極3，4，具有N型重?fù)诫s。
請(qǐng)結(jié)合參閱圖1至圖4所示，本發(fā)明提供了一種新的工藝方法制備硅基單電子晶體管，具有工藝快速簡(jiǎn)便、量子點(diǎn)可控、電學(xué)性能穩(wěn)定、適于大批量生產(chǎn)等優(yōu)越性，使制備大規(guī)模量子邏輯電路成為可能，并與硅基微電子集成電路工藝相兼容。其特征在于，該方法包括如下步驟(1)通過(guò)磷注入對(duì)SOI頂層硅薄層進(jìn)行N型重?fù)诫s；(2)減薄SOI頂層硅薄層；(3)刻蝕出源漏兩極接觸臺(tái)面、量子電導(dǎo)細(xì)線和平面?zhèn)葨烹姌O。(4)淀積介質(zhì)掩膜，制作雙納米柵窗口，通過(guò)氧注入和熱氧化以后，形成納米氧化物雙隧穿結(jié)，限制出納米尺寸的量子點(diǎn)。(5)制作源漏接觸電極。
所述步驟(1)對(duì)SOI頂層硅薄層的N型重?fù)诫s，按如下方式進(jìn)行的注入到頂層硅表面1014/cm2的磷離子，深度為50nm，退火可消除晶格損傷。
所述步驟(2)SOI頂層硅薄層的減薄，按如下方式進(jìn)行的選用100nm-200nm厚的硅薄層，1000℃高溫?zé)嵫趸砻娴玫?0nm厚的氧化硅，用光刻和化學(xué)腐蝕在電導(dǎo)細(xì)線區(qū)域開出窗口，進(jìn)一步高溫?zé)嵫趸砻?，化學(xué)腐蝕，留下所需的硅薄層厚度，如30nm-50nm厚。
所述步驟(3)源漏兩極接觸臺(tái)面和量子電導(dǎo)細(xì)線，按如下方式進(jìn)行的制備電導(dǎo)臺(tái)面的光刻板；在樣品上覆蓋負(fù)光刻膠，進(jìn)行紫外光刻，再利用濕法腐蝕或ICP干法刻蝕，得到1μm左右寬的電導(dǎo)細(xì)線圖形。利用電子束曝光，進(jìn)行套刻，ICP干法刻蝕，得到納米尺寸的硅電導(dǎo)細(xì)線，如30nm-40nm寬。經(jīng)過(guò)高溫?zé)嵫趸?，硅電?dǎo)細(xì)線通道進(jìn)一步得到限制。
所述步驟(4)的量子點(diǎn)尺寸和數(shù)量的控制，按如下方式進(jìn)行的熱氧化一定厚度的介質(zhì)掩膜(如20nm)，利用電子束曝光和ICP刻蝕技術(shù)制備納米尺寸寬度的掩膜窗口(如10nm)，用于氧注入。窗口的間距和電導(dǎo)細(xì)線寬度決定了量子點(diǎn)的尺寸，相鄰窗口的數(shù)量決定量子點(diǎn)的數(shù)量。
所述步驟(4)的氧化物隧穿結(jié)，按如下方式埋于硅納米電導(dǎo)細(xì)線中的氧離子通過(guò)掩膜窗口注入到硅電導(dǎo)細(xì)線底部，在注氧區(qū)域形成柵窗口寬度的氧化物勢(shì)壘。再經(jīng)過(guò)高溫?zé)嵫趸?，去除了硅電?dǎo)注入?yún)^(qū)域的損傷，注氧區(qū)上層的薄層硅區(qū)域晶格得到恢復(fù)，同時(shí)在掩膜窗口附近的硅電導(dǎo)細(xì)線上部被氧化，形成量子的點(diǎn)接觸結(jié)構(gòu)的氧化物隧穿結(jié)。如果窗口下面的區(qū)域完全被氧化，將無(wú)法形成隧穿勢(shì)壘。因此要對(duì)注氧深度與劑量、氧化溫度與時(shí)間進(jìn)行控制。
所述步驟(5)的電極的制作，是按如下方式進(jìn)行的淀積介質(zhì)掩膜，光刻淀積多晶硅或金屬電極窗口，退火實(shí)現(xiàn)歐姆接觸。
本發(fā)明的實(shí)施例中，具體工藝步驟包括選取硅(100nm)-絕緣層2(100nm)-襯底1(400μm)結(jié)構(gòu)的SOI(或SIMOX)片，注入到頂層硅表面1014/cm2的磷離子，深度為50nm；對(duì)100nm厚頂層硅900℃熱氧化得到30nm厚的氧化硅層；在樣品上覆蓋光刻膠PMMA 950K 100nm厚，180℃烘干90秒；用電子束曝光開出2×4μm2的窗口；BHF腐蝕去掉窗口區(qū)的氧化硅；
去除覆蓋的光刻膠；對(duì)2×4μm2的窗口區(qū)的硅900℃熱氧化得到20nm厚的氧化硅層；用BHF腐蝕去掉表面覆蓋的氧化硅，留下50nm厚的硅層；覆蓋負(fù)性光刻膠；光刻得到源漏區(qū)3，4，電導(dǎo)線5(1μm寬×1μm長(zhǎng))和側(cè)柵6硅臺(tái)階圖形；化學(xué)腐蝕硅得到硅臺(tái)階；覆蓋光刻膠PMMA 950K 100nm厚，180℃烘干90秒；用電子束曝光開出電導(dǎo)細(xì)線5(30nm寬×300nm長(zhǎng))的套刻圖形；ICP刻蝕出電導(dǎo)細(xì)線5和側(cè)柵6圖形結(jié)構(gòu)；去除光刻膠PMMA；對(duì)頂層硅900℃熱氧化得到30nm厚的氧化硅層7，作為氧離子注入的掩膜；用電子束曝光套刻出垂直于電導(dǎo)線的氧離子注入窗口8(20nm寬×1μm長(zhǎng))圖形；ICP刻蝕氧化硅得到氧離子注入窗口8；氧離子注入到硅量子細(xì)線5中；高溫氧化，形成氧化物隧穿結(jié)9和硅量子點(diǎn)10，消除注入損傷；覆蓋光刻膠；光刻出源區(qū)3、漏區(qū)4、側(cè)柵6的電極窗口圖形；BHF在電極3、4、6窗口區(qū)腐蝕掉氧化硅；淀積多晶硅或金屬接觸電極；快速退火，實(shí)現(xiàn)電極歐姆接觸。
權(quán)利要求
1.一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，其特征在于，包括一硅襯底；一氧化物絕緣層，該氧化物絕緣層制作在硅襯底上；一硅納米電導(dǎo)細(xì)線，該硅納米電導(dǎo)細(xì)線制作在氧化物絕緣層上；一源極和漏極，該源極和漏極分別制作在氧化物絕緣層上，分別位于硅納米電導(dǎo)細(xì)線的兩端，并與硅納米電導(dǎo)細(xì)線連接，該硅納米電導(dǎo)細(xì)線、源極和漏極形成一工字形結(jié)構(gòu)；一平面柵電極，該平面柵電極制作在氧化物絕緣層上，該平面柵電極位于硅納米電導(dǎo)細(xì)線的一側(cè)；一氧化物薄層，該氧化物薄層包裹在源極、漏極、硅納米電導(dǎo)細(xì)線和平面柵電極的表面，并對(duì)硅納米電導(dǎo)細(xì)線形成量子線限制；二個(gè)氧化物隧穿結(jié)，該二個(gè)氧化物隧穿結(jié)是通過(guò)注氧和熱氧化形成的，該二個(gè)氧化物隧穿結(jié)埋于硅納米電導(dǎo)細(xì)線的內(nèi)部，該二個(gè)氧化物隧穿結(jié)之間形成量子點(diǎn)，并由氧化物隧穿結(jié)所限制；二個(gè)掩膜窗口，該二個(gè)掩膜窗口包裹在硅納米電導(dǎo)細(xì)線表面的氧化物薄層上，位于氧化物隧穿結(jié)上面。
2.如權(quán)利要求1所述的通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，其特征在于，其中埋于硅納米電導(dǎo)細(xì)線中的氧化物隧穿結(jié)，在垂直方向上形成電導(dǎo)細(xì)線與量子點(diǎn)間的量子點(diǎn)接觸結(jié)構(gòu)。
3.如權(quán)利要求1所述的通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，其特征在于，其中源極和漏極是N型重?fù)诫s的，該源極和漏極的電極為歐姆接觸，該歐姆接觸是通過(guò)多晶硅或金屬淀積和退火實(shí)現(xiàn)。
4.一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，包括如下步驟1)取一SOI基片；2)在該SOI基片的硅薄層上進(jìn)行N型離子注入；3)在SOI基片的硅薄層上制作出源極、漏極、硅納米電導(dǎo)細(xì)線和平面柵電極，該源極和漏極分別位于硅納米電導(dǎo)細(xì)線的兩端，并與硅納米電導(dǎo)細(xì)線連接，該硅納米電導(dǎo)細(xì)線、源極和漏極形成一工字形結(jié)構(gòu)，平面柵電極位于硅納米電導(dǎo)細(xì)線的一側(cè)；4)在硅納米電導(dǎo)細(xì)線上制作二個(gè)掩膜窗口，氧離子注入到掩膜窗口中；5)對(duì)器件進(jìn)行熱氧化，形成由二個(gè)氧化物隧穿結(jié)限制的硅量子點(diǎn)和表面氧化物薄層；6)通過(guò)多晶硅或金屬淀積源極和漏極的電極，退火實(shí)現(xiàn)歐姆接觸。
5.如權(quán)利要求4所述的通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，其中埋于硅納米電導(dǎo)細(xì)線中的氧化物隧穿結(jié)，在垂直方向上形成電導(dǎo)細(xì)線與量子點(diǎn)間的量子點(diǎn)接觸結(jié)構(gòu)。
6.如權(quán)利要求4所述的通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，其中由氧化物隧穿結(jié)所限制的量子點(diǎn)的尺寸由掩膜上的氧注入的窗口的間距所控制，量子點(diǎn)的數(shù)量由氧注入相鄰窗口數(shù)量決定。
7.如權(quán)利要求4所述的通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管的制作方法，其特征在于，其中與源極和漏極相連的硅納米電導(dǎo)細(xì)線由氧化物所包裹，形成量子線限制。
全文摘要
一種通過(guò)注氧進(jìn)行量子限制的硅基單電子晶體管，包括一硅襯底；一氧化物絕緣層制作在硅襯底上；一硅納米電導(dǎo)細(xì)線制作在氧化物絕緣層上；一源極和漏極分別制作在氧化物絕緣層上，分別位于硅納米電導(dǎo)細(xì)線的兩端，并與硅納米電導(dǎo)細(xì)線連接；一平面柵電極制作在氧化物絕緣層上；一氧化物薄層包裹在源極、漏極、硅納米電導(dǎo)細(xì)線和平面柵電極的表面；二個(gè)氧化物隧穿結(jié)是通過(guò)注氧和熱氧化形成的，埋于硅納米電導(dǎo)細(xì)線的內(nèi)部，并由氧化物隧穿結(jié)所限制；二個(gè)掩膜窗口包裹在硅納米電導(dǎo)細(xì)線表面的氧化物薄層上，位于氧化物隧穿結(jié)上面。
文檔編號(hào)H01L21/02GK1953205SQ200510086640
公開日2007年4月25日 申請(qǐng)日期2005年10月20日 優(yōu)先權(quán)日2005年10月20日
發(fā)明者韓偉華, 張揚(yáng), 劉劍, 楊富華 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所