專(zhuān)利名稱(chēng)：制備集成電路芯片的方法及所形成的晶片和芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制備集成電路芯片的方法，尤其是涉及制備適合用于多芯片封裝的集成電路芯片的方法。
背景技術(shù)：
多芯片封裝(MCP)技術(shù)典型地包括制備集成電路芯片的方法，這些集成電路芯片一個(gè)挨著一個(gè)地組合或一起堆疊在單個(gè)集成電路封裝中或模塊中。應(yīng)用MCP技術(shù)可以顯著地增加集成電路的集成度，這包括那些使用在手持式和其它小型裝置(諸如手機(jī))中的集成電路。在授予Yanagida的美國(guó)專(zhuān)利No.6,429,096中公開(kāi)MCP技術(shù)的一個(gè)示例，其在延伸穿過(guò)集成電路芯片的通孔中使用線(xiàn)纜插塞。這些線(xiàn)纜插塞支撐著多個(gè)垂直堆疊在單個(gè)集成電路封裝中的芯片的電連接。在授予Hara等人的美國(guó)專(zhuān)利No.6,566,232中公開(kāi)使用通孔的MCP技術(shù)的另一示例。
尋求在襯底(諸如印刷電路板，PCB)上增加集成電路芯片集成度的其它封裝技術(shù)包括芯片尺度封裝(CSP)技術(shù)。這些CSP技術(shù)試圖使用具有非常小的形狀因子并且與它們所封入的集成電路芯片近乎相同尺寸的封裝增加集成水平。CSP封裝的一個(gè)共同接受的要求就是該封裝具有一不大于其所封入的半導(dǎo)體芯片尺寸大約1.2倍的橫向占用面積(footprint)。在授予Blackshear等人的美國(guó)專(zhuān)利No.6,774,475中公開(kāi)CSP封裝技術(shù)的一個(gè)示例。其中一種CSP封裝技術(shù)包括晶片級(jí)芯片尺度封裝(WLCSP)，其可使集成電路芯片面向下安裝在印刷電路板上，所述芯片的焊盤(pán)通過(guò)單個(gè)焊球無(wú)需任何下填材料地連接到電路板的焊盤(pán)。這種技術(shù)不同于其它的球柵陣列(BGA)技術(shù)，因?yàn)檫@通常沒(méi)有鍵合引線(xiàn)或中間連接。WLCSP主要的優(yōu)勢(shì)在于將IC到PC板的電感最小化，其次的優(yōu)勢(shì)是封裝尺寸和制造周期的減少并且熱傳導(dǎo)特性增強(qiáng)。另一類(lèi)型的CSP技術(shù)公開(kāi)在韓國(guó)公開(kāi)專(zhuān)利申請(qǐng)No.2003-0023040中，該技術(shù)描述了先在半導(dǎo)體襯底中形成部分通孔，然后去除襯底的下側(cè)表面從而曝露出這些通孔。
圖1示出電連接在一起的第一和第二集成電路芯片10a和10b的垂直堆疊20的剖視圖。這個(gè)垂直堆疊20具有與在圖12中所示的上述韓國(guó)公開(kāi)專(zhuān)利申請(qǐng)No.2003-0023040的芯片垂直堆疊相類(lèi)似之處。所示出的第一芯片10a包括第一半導(dǎo)體襯底12a，該襯底12a具有存在于其中的第一通孔17a。第一通孔17a從襯底12a的上表面延伸到襯底12a的下表面。第一鈍化層13a設(shè)置在襯底12a的上表面上。第一鈍化層13a在其中具有曝露出第一芯片焊盤(pán)11a的開(kāi)口。還設(shè)置了第一絕緣層18a。這個(gè)第一絕緣層18a在第一鈍化層13a上延伸并且直接在第一通孔17a的側(cè)壁上延伸。第一金屬層21a直接設(shè)置在第一芯片焊盤(pán)11a上并且與之形成電連接。如圖所示，這個(gè)第一金屬層21a也延伸在第一絕緣層18a上并且延伸進(jìn)入第一通孔17a。第一通孔17a填充有第一電極金屬層22a，該電極金屬層22a通過(guò)第一金屬層21a電連接于第一芯片焊盤(pán)11a。
類(lèi)似地，所示出的第二芯片10b包括第二半導(dǎo)體襯底12b，該襯底12b中具有第二通孔17b。第二通孔17b從襯底12b的上表面延伸至襯底12b的下表面。第二鈍化層13b設(shè)置在襯底12b的上表面上。這個(gè)第二鈍化層13b在其中具有曝露出第二芯片焊盤(pán)11b的開(kāi)口。還設(shè)置了第二絕緣層18b。這個(gè)第二絕緣層18b延伸在第二鈍化層13b上并且直接在第二通孔17b的側(cè)壁上延伸。第二金屬層21b直接設(shè)置在第二芯片焊盤(pán)11b上。這個(gè)第二金屬層21b還延伸到第二絕緣層18b上并且延伸進(jìn)入第二通孔17b。第二通孔17b由第二電極金屬層22b填充，該電極金屬層22b通過(guò)第二金屬層21b電連接于第二芯片焊盤(pán)11b。
電互連設(shè)置在第一和第二集成電路芯片10a和10b以及第一和第二芯片焊盤(pán)11a和11b之間。這種電互連由第一金屬凸點(diǎn)24a(例如，焊球)提供，其將第一電極金屬層22a電連接到第二電極金屬層22b。還設(shè)置了第二金屬凸點(diǎn)24b從而將第二電極金屬層22b電連接到下部芯片、封裝或印刷電路板(未示出)。
正如本領(lǐng)域技術(shù)人員理解的那樣，第一和第二集成電路芯片10a和10b可以從在其中包含集成電路以及在其上包含有多個(gè)芯片焊盤(pán)的普通半導(dǎo)體晶片(未示出)而形成，它們部分地由鈍化層所覆蓋(如圖1中13a和13b)。第一和第二通孔17a和17b可以使用激光鉆孔技術(shù)形成在半導(dǎo)體晶片中。在通孔形成后，在鈍化層上并且沿著通孔的側(cè)壁形成絕緣層(如圖1所示18a和18b)。這個(gè)絕緣層隨后可以構(gòu)圖以曝露出芯片焊盤(pán)。金屬層(如圖1所示21a和21b)以及電極金屬層(如圖1所示22a和22b)隨后依次沉積在絕緣層上。該電極金屬層所沉積的厚度足以填充通孔。這些步驟之后，半導(dǎo)體晶片可以通過(guò)去除半導(dǎo)體晶片一部分的底部表面而變薄。這種薄化操作可以包括傳統(tǒng)的研磨、拋光和濕法蝕刻技術(shù)，這些技術(shù)導(dǎo)致通孔中電極金屬層曝露。
遺憾的是，在半導(dǎo)體晶片中形成通孔的激光鉆孔的傳統(tǒng)制備步驟是一時(shí)間相對(duì)較長(zhǎng)的處理步驟，該步驟要求每個(gè)孔按序一次一個(gè)地形成。而且，孔的鉆取可能會(huì)損壞半導(dǎo)體晶片，并且導(dǎo)致帶有錐形側(cè)壁輪廓的通孔。錐形側(cè)壁輪廓的形成會(huì)導(dǎo)致形成易于產(chǎn)生缺陷(例如，電斷開(kāi))的電極金屬層。因此，盡管存在用于形成堆疊在一起以提供高集成度的集成電路芯片的傳統(tǒng)技術(shù)，但是仍然需要各種改進(jìn)的在半導(dǎo)體晶片和芯片中形成通孔的方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片使用在其中帶有通孔的外部邊緣絕緣層，該外部邊緣絕緣層在芯片被用在堆疊的多芯片封裝應(yīng)用中時(shí)提供了可靠的互連通路。在這些實(shí)施例的某些中，提供了半導(dǎo)體襯底，該半導(dǎo)體襯底具有在其上的上表面和下表面，這些表面延伸至其外部邊緣。至少一個(gè)第一接觸焊盤(pán)設(shè)置在部分上表面上并鄰近所述外部邊緣延伸。電絕緣區(qū)域設(shè)置在所述半導(dǎo)體襯底的外部邊緣上?？梢园鼑雽?dǎo)體襯底整個(gè)外圍的電絕緣區(qū)域包括至少一個(gè)通孔，該通孔垂直地延伸穿過(guò)電絕緣區(qū)域的整個(gè)厚度并且具有基本上平行于半導(dǎo)體襯底外部邊緣的縱軸。還設(shè)置有連接電極。該連接電極延伸穿過(guò)所述通孔，并且電連接到第一接觸焊盤(pán)。電絕緣層具有與半導(dǎo)體襯底的下表面共面的下表面以及處在半導(dǎo)體襯底的上表面之上的上表面，這就使得通孔的長(zhǎng)度大于半導(dǎo)體襯底的厚度。特別的是，所述電絕緣層可以圍繞所述外部邊緣并且延伸到覆蓋著半導(dǎo)體襯底的鈍化層上。
本發(fā)明的其它實(shí)施例包括具有由電絕緣區(qū)域所限定的外圍邊緣的半導(dǎo)體芯片，該電絕緣區(qū)域具有存在于其中的互連通孔。該半導(dǎo)體芯片包括半導(dǎo)體襯底，該襯底具有位于其上并延伸到其外部邊緣的上、下表面。電絕緣區(qū)域設(shè)置在半導(dǎo)體襯底的外部邊緣上。電絕緣區(qū)域具有存在于其中的通孔，在通孔中填充有連接電極。還設(shè)置有焊接凸點(diǎn)。所述焊接凸點(diǎn)電連接于相鄰?fù)椎撞垦由斓牟糠诌B接電極。
本發(fā)明的另一實(shí)施例還包括從半導(dǎo)體晶片制備多個(gè)集成電路芯片的方法。這些方法包括在其上具有多個(gè)接觸焊盤(pán)的半導(dǎo)體晶片中形成多個(gè)十字形槽。十字形槽隨后用電絕緣層填充。電絕緣層被構(gòu)圖來(lái)在其中限定至少第一和第二通孔，這些第一和第二通孔延伸進(jìn)入十字形槽中的第一個(gè)。第一和第二通孔分別以第一和第二過(guò)芯片(through-chip)連接電極填充。所述半導(dǎo)體晶片隨后被劃片成多個(gè)集成電路芯片。這種劃片步驟可以通過(guò)切穿十字形槽圖案中的電絕緣層進(jìn)行，該十字形槽圖案與十字形槽的位置重疊。
在本發(fā)明的其它實(shí)施例中，所述劃片步驟是在去除半導(dǎo)體晶片下側(cè)從而曝露出第一和第二過(guò)芯片連接電極和電絕緣層的步驟之后進(jìn)行的。填充第一和第二通孔的步驟還包括沉積基底金屬層，該基底金屬層延伸在電絕緣層上并鑲襯在第一和第二通孔中，以及然后使用該基底金屬層作為電鍍電極將第一和第二過(guò)芯片連接電極電鍍于第一和第二通孔中。然后使用第一和第二過(guò)芯片連接電極作為蝕刻掩模，將所述基底金屬層回蝕。


圖1是一剖視圖，其示出與根據(jù)現(xiàn)有技術(shù)的芯片規(guī)模封裝技術(shù)相當(dāng)?shù)募呻娐沸酒询B；圖2是一半導(dǎo)體晶片的平面圖，該半導(dǎo)體晶片可以根據(jù)圖3至圖14中的方法進(jìn)行處理；圖3-圖14是中間結(jié)構(gòu)的剖視圖，其示出根據(jù)本發(fā)明實(shí)施例形成集成電路芯片的方法；圖15是根據(jù)圖3至圖14中方法形成的集成電路芯片堆疊的剖視圖。
具體實(shí)施例方式
現(xiàn)在將結(jié)合附圖對(duì)本發(fā)明進(jìn)行更加全面地說(shuō)明，其中示出了本發(fā)明的優(yōu)選實(shí)施例。但是，本發(fā)明可以用不同的形式來(lái)實(shí)施，并且不能解釋為限于這里所公開(kāi)的實(shí)施例，相反所提供的這些實(shí)施例使得這種公開(kāi)完整而全面，并且向本領(lǐng)域技術(shù)人員完整地傳達(dá)了本發(fā)明的范圍。在附圖中，層和區(qū)域的厚度被夸大了以利于清楚地進(jìn)行說(shuō)明。還應(yīng)理解的是，當(dāng)一層被指稱(chēng)為在另一層或襯底“上”時(shí)，該層可以直接在其它層或襯底上，或者可以出現(xiàn)中間層。相同的附圖標(biāo)記在全文中指示相同的元件。
現(xiàn)在結(jié)合附圖2-14對(duì)根據(jù)本發(fā)明實(shí)施例的形成集成電路芯片的方法進(jìn)行說(shuō)明。在圖2中，示出一半導(dǎo)體晶片30。該半導(dǎo)體晶片30包括一半導(dǎo)體襯底32(例如，硅襯底)，該襯底在其上具有主表面35，在這里該表面也被描述成襯底32的上表面。正如以下結(jié)合附圖3-圖14所作的更加全面的說(shuō)明那樣，多個(gè)半導(dǎo)體芯片34可以通過(guò)沿著十字形劃線(xiàn)36(a/k/a劃片道)劃片所述半導(dǎo)體晶片30而從半導(dǎo)體晶片34形成，因此形成了多個(gè)分開(kāi)的半導(dǎo)體芯片34。
圖3是圖2所示部分半導(dǎo)體晶片30的平面圖，而圖4是沿線(xiàn)4-4’截取的圖3所示部分的剖視圖。特別地，圖3示出以劃線(xiàn)36彼此分開(kāi)的相鄰集成電路裝置的外圍部分。每個(gè)集成電路裝置在主表面35上包括各自的接觸焊盤(pán)31。所示出的這些焊盤(pán)31相鄰每一所示集成電路裝置的一側(cè)延伸。在本發(fā)明的其它實(shí)施例中，其它焊盤(pán)(未示出)也可以被設(shè)置成與所述集成電路裝置的其它側(cè)相鄰。在圖4中，所示出的表面鈍化層33橫跨所述半導(dǎo)體晶片30的主表面35延伸。焊盤(pán)31例如可由鋁或銅制成，所述鈍化層33可由諸如氧化硅、氮化硅和氮氧化硅的電絕緣材料制成。例如，該鈍化層33可以形成為相對(duì)厚的電絕緣層，該電絕緣層覆蓋著多個(gè)下面的金屬化層、互連層、層間絕緣層和有源裝置層(未示出)。圖4還示出劃線(xiàn)36的位置，劃線(xiàn)36延伸在所述襯底32的兩個(gè)部分之間，在最終晶片劃片步驟完成之后這兩個(gè)部分將最終構(gòu)成分開(kāi)的半導(dǎo)體芯片34。
正如圖5-圖6所示的那樣，一系列深的十字形槽37沿劃線(xiàn)36形成。這些槽37可具有與劃線(xiàn)36寬度大致相等的寬度。正如圖12更為全面所示出的那樣，這些槽37的深度可以是在晶片劃片前將被去除的半導(dǎo)體晶片30的下側(cè)表面39的量的函數(shù)。在本發(fā)明的某些實(shí)施例中，槽37的深度可以是在大約30微米至大約300微米的范圍內(nèi)。所述槽37可以使用晶片切割技術(shù)和/或晶片蝕刻技術(shù)形成。一相對(duì)較厚的電絕緣層38隨后作為覆蓋層形成在半導(dǎo)體晶片30的主表面上。該電絕緣層38具有足夠的厚度以完全地填充槽37并且覆蓋襯底32的相鄰部分，正如圖6所示的那樣。例如，所述電絕緣層38可以形成為氧化硅層或聚酰亞胺層。
參考圖7，所述電絕緣層38被有選擇地去除從而限定出多個(gè)存在于其中的通孔41(也就是連接孔)，這些通孔位于劃線(xiàn)36中并且足夠地深以曝露出槽37的底部，并且曝露出接觸焊盤(pán)31。這個(gè)去除步驟可以作為光刻法限定的蝕刻步驟而執(zhí)行，這得到了具有基本上垂直的側(cè)壁以及一致的直徑的通孔41。這些通孔41可以具有處于大約10微米到大約50微米范圍內(nèi)的直徑。電絕緣層38也是由對(duì)襯底32具有良好粘結(jié)強(qiáng)度的材料形成，在后序處理和封裝過(guò)程中其抑制了絕緣層38的分開(kāi)和/或?qū)与x。另外，通過(guò)使用同時(shí)處理整個(gè)晶片30的選擇性蝕刻步驟，可以顯著地節(jié)省處理時(shí)間，因?yàn)樗械耐?1可以同時(shí)形成，并且所有的接觸焊盤(pán)31可以同時(shí)曝露。
在通孔41已經(jīng)形成之后，覆蓋基底金屬層42可以被沉積在晶片30上。正如由圖8所示的那樣，所示基底金屬層42與曝露的接觸焊盤(pán)31的上表面接觸并且鑲襯在通孔41的底部和側(cè)壁加上。基底金屬層42應(yīng)選擇為與下面的電絕緣層38具有良好的粘合特性，例如可以使用濺射技術(shù)形成，并且可以具有處于大約0.05微米到大約1微米范圍內(nèi)的厚度。在本發(fā)明的某些實(shí)施例中，基底金屬層42可以由兩層或更多層金屬層的復(fù)合物構(gòu)成。所述復(fù)合物中的這些金屬層的第一層可以是對(duì)電絕緣層38具有良好粘合特性的鉻、鈦或其它金屬，而這些金屬層的第二層可以是對(duì)隨后形成的連接電極具有良好粘合特性的銀、金、銅、鎳、鈀或其它金屬。
參考圖9-圖11，沉積并且構(gòu)圖一光致抗蝕劑材料層以限定在其中形成有多個(gè)開(kāi)口52的光致抗蝕劑掩膜。這些開(kāi)口52曝露出它對(duì)應(yīng)的通孔41以及在每個(gè)接觸焊盤(pán)31上延伸的部分基底金屬層42。然后，最好如圖10所示的那樣，電極金屬層43形成來(lái)完全地填充光致抗蝕劑掩膜51中的各個(gè)開(kāi)口52。這些電極金屬層43可以使用電鍍技術(shù)形成，這包括使用基底金屬層42作為電鍍電極，或者也可以使用另外的選擇性沉積技術(shù)形成。這些代表著各個(gè)連接電極的電極金屬層43可以由銀、金、銅、鎳、鈀、鈦和它們的合金或其它適合的高導(dǎo)電性材料形成。正如圖11所示的那樣，光致抗蝕劑掩膜51隨后被去除，從而因此曝露出部分的基底金屬層42。隨后使用蝕刻步驟以及電極金屬層43作為蝕刻掩膜，有選擇地去除這些基底金屬層42的曝露部分。這一蝕刻步驟導(dǎo)致部分的電絕緣層38被曝露出來(lái)，并且導(dǎo)致所述電極金屬層43電氣上彼此間斷開(kāi)。
現(xiàn)在參考圖12，執(zhí)行晶片薄化步驟從而曝露出延伸到通孔41底部的部分電極金屬層43。這一晶片薄化步驟可以使用砂輪53執(zhí)行從而去除半導(dǎo)體晶片30一部分下側(cè)表面39。除了研磨以外，可使用濕法蝕刻來(lái)去除半導(dǎo)體晶片30的部分下側(cè)表面39。被去除掉的所述半導(dǎo)體晶片30的部分下側(cè)表面39可能是顯著的。例如，如果半導(dǎo)體晶片30在晶片薄化之前具有大約700微米的厚度，在薄化之后其可能僅有大約100微米(或更少)的厚度。因此，通孔41以及槽37的深度應(yīng)該大于大約100微米，從而保障電極金屬層43得以曝露。當(dāng)出現(xiàn)這種關(guān)系時(shí)，每個(gè)電極金屬層43和相對(duì)應(yīng)的基底金屬層42提供了從對(duì)應(yīng)接觸焊盤(pán)31到半導(dǎo)體晶片30下側(cè)的高導(dǎo)電通道。
正如圖13-14所示的那樣，所述晶片薄化步驟之后可以有向已經(jīng)薄化的半導(dǎo)體晶片30的整個(gè)下側(cè)表面39施加粘合帶54(諸如紫外線(xiàn)粘合帶)的步驟。所述帶54在后序處理步驟(諸如晶片劃片)過(guò)程中，保持半導(dǎo)體晶片30的完整性。半導(dǎo)體晶片30隨后通過(guò)使用切割工具55沿著劃線(xiàn)36的中心切割的晶片從而被劃片為多個(gè)分開(kāi)的集成電路芯片60。
現(xiàn)在參考圖15，根據(jù)圖3-14方法形成的集成電路芯片60a和60b的堆疊70的剖視圖使用第一金屬(例如，焊料)凸點(diǎn)45a以將與上部芯片60a關(guān)聯(lián)的上連接電極43a電連接到與下部芯片60b關(guān)聯(lián)的下連接電極43b。第二金屬凸點(diǎn)45b也可以被設(shè)置來(lái)支撐堆疊70對(duì)印刷電路板(PCB，未示出)的安裝以及電連接。以這種方式，第二金屬凸點(diǎn)45b作為堆疊70的端子工作。這些第一和第二金屬凸點(diǎn)45a和45b可以使用電鍍或其它金屬凸點(diǎn)形成技術(shù)而形成。
在附圖和說(shuō)明中，已經(jīng)公開(kāi)了本發(fā)明典型的優(yōu)選實(shí)施例，盡管使用了特定的術(shù)語(yǔ)，但是它們僅是一般性和描述性的，并不是出于限制目的，本發(fā)明的范圍限定在所述權(quán)利要求中。
權(quán)利要求
1.一種半導(dǎo)體芯片，包括半導(dǎo)體襯底，所述襯底具有位于其上并延伸至其外部邊緣的上表面和下表面，并且至少一個(gè)第一接觸焊盤(pán)在部分所述上表面上并相鄰所述外部邊緣延伸；電絕緣區(qū)域，所述電絕緣區(qū)域在所述半導(dǎo)體襯底外部邊緣上，并在其中具有通孔；以及連接電極，所述電極延伸穿過(guò)所述通孔，并且電連接于所述第一接觸焊盤(pán)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述電絕緣層具有與所述半導(dǎo)體襯底的下表面共面的下表面。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述通孔的長(zhǎng)度大于所述半導(dǎo)體襯底的厚度。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體芯片，其中所述通孔的縱軸基本上平行于所述半導(dǎo)體襯底的外部邊緣。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，還包括鈍化層，所述鈍化層延伸在所述上表面上，并且具有曝露所述第一接觸焊盤(pán)的開(kāi)口；并且，其中所述電絕緣區(qū)域圍繞所述外部邊緣并延伸到所述鈍化層上。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片，其中所述電絕緣區(qū)域延伸在所述連接電極和所述上表面之間。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述電絕緣區(qū)域的外部邊緣代表所述半導(dǎo)體芯片的外部邊緣。
8.一種半導(dǎo)體芯片，包括半導(dǎo)體襯底，所述襯底具有位于其上并延伸至其外部邊緣的上表面和下表面；電絕緣區(qū)域，所述電絕緣區(qū)域處在所述半導(dǎo)體襯底的外部邊緣上，并在其中具有通孔，所述通孔的長(zhǎng)度大于所述半導(dǎo)體襯底的厚度；連接電極，所述連接電極延伸穿過(guò)所述通孔；以及焊接凸點(diǎn)，所述焊接凸點(diǎn)電連接于部分相鄰所述通孔的底部延伸的連接電極。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其中所述電絕緣區(qū)域的外部邊緣代表所述半導(dǎo)體芯片的外部邊緣。
10.一種制備多個(gè)集成電路芯片的方法，所包括如下步驟在其上具有多個(gè)接觸焊盤(pán)的半導(dǎo)體晶片上形成多個(gè)十字形槽；用電絕緣層填充所述十字形槽；構(gòu)圖所述電絕緣層以在其中限定至少第一和第二通孔，所述第一和第二通孔在所述十字形槽的第一個(gè)中延伸；分別以第一和第二過(guò)芯片連接電極填充第一和第二通孔；以及通過(guò)切穿十字形圖案中的電絕緣層將半導(dǎo)體晶片劃片成多個(gè)集成電路芯片，所述十字形圖案中的電絕緣層與十字形槽的位置重疊。
11.根據(jù)權(quán)利要求10所述的方法，其中所述劃片步驟是在去除所述半導(dǎo)體晶片的下側(cè)從而因此曝露出第一和第二過(guò)芯片連接電極和電絕緣層的步驟之后進(jìn)行的。
12.根據(jù)權(quán)利要求11所述的方法，其中填充第一和第二通孔的步驟包括沉積基底金屬層，所述基底金屬層延伸在所述電絕緣層上并且鑲襯所述第一和第二通孔；將所述第一和第二過(guò)芯片連接電極電鍍于所述第一和第二通孔中；以及使用所述第一和第二過(guò)芯片連接電極作為蝕刻掩膜的，回蝕所述基底金屬層。
13.根據(jù)權(quán)利要求10所述的方法，其中填充所述第一和第二通孔的所述步驟包括沉積基底金屬層，所述基底金屬層延伸在所述電絕緣層上并且排列鑲襯所述第一和第二通孔；將所述第一和第二過(guò)芯片連接電極電鍍于所述第一和第二通孔中；以及使用所述第一和第二過(guò)芯片連接電極作為蝕刻掩膜的，回蝕所述基底金屬層。
14.根據(jù)權(quán)利要求13所述的方法，其中所述電鍍步驟包括基底金屬層使用作為電鍍電極，來(lái)將所述第一和第二過(guò)芯片連接電極電鍍于所述第一和第二通孔中。
15.根據(jù)權(quán)利要求14所述的方法，其中所述電鍍步驟是對(duì)在所述基底金屬層上電鍍掩膜構(gòu)圖之后進(jìn)行的。
16.一種制備集成電路芯片的方法，所包括的步驟有在半導(dǎo)體襯底上形成槽；用電絕緣區(qū)域填充所述槽；在所述電絕緣區(qū)域中形成第一和第二通孔；分別以第一和第二連接電極填充所述第一和第二通孔；以及去除所述半導(dǎo)體襯底的下側(cè)，從而因此曝露出所述電絕緣區(qū)域以及所述第一和第二連接電極；以及通過(guò)在所述第一和第二連接電極之間延伸的一位置處切穿所述電絕緣區(qū)域，將所述半導(dǎo)體襯底劃片成第一和第二半導(dǎo)體芯片。
17.根據(jù)權(quán)利要求16所述的方法，其中所述填充第一和第二通孔的步驟包括將所述第一和第二連接電極電鍍于所述第一和第二通孔中。
18.一種處理半導(dǎo)體晶片的方法，所包括的步驟有在半導(dǎo)體晶片中形成多個(gè)十字形槽；用電絕緣區(qū)域填充所述十字形槽；去除所述半導(dǎo)體晶片的下側(cè)，從而因此曝露出具有十字形圖案的電絕緣層的表面；以及通過(guò)切穿在由所述十字形圖案所限定的位置處的電絕緣區(qū)域，將所述半導(dǎo)體晶片切割成具有電絕緣邊緣的多個(gè)集成電路芯片。
19.根據(jù)權(quán)利要求18所述的方法，其中所述去除步驟之前的步驟有在所述電絕緣層中形成多個(gè)通孔；以及用對(duì)應(yīng)的多個(gè)連接電極填充所述多個(gè)通孔。
20.根據(jù)權(quán)利要求19所述的方法，其中所述去除步驟包括去除所述半導(dǎo)體晶片的下側(cè)，從而因此曝露出所述電絕緣層的表面以及多個(gè)連接電極。
全文摘要
本發(fā)明公開(kāi)了一種制備多芯片封裝用集成電路芯片的方法及所形成的晶片和芯片。該形成集成電路芯片的方法包括在其上具有多個(gè)接觸焊盤(pán)的半導(dǎo)體晶片上形成多個(gè)十字形槽，以及使用電絕緣層填充十字形槽。將電絕緣層構(gòu)圖來(lái)在其中限定至少第一和第二通孔，所述第一和第二通孔延伸在十字形槽的第一個(gè)中。分別以第一和第二過(guò)芯片連接電極填充第一和第二通孔。隨后，通過(guò)切穿十字形圖案中的電絕緣層將半導(dǎo)體晶片劃片為多個(gè)集成電路芯片，所述十字形圖案中的電絕緣層與十字形槽的位置重疊。
文檔編號(hào)H01L21/78GK1728370SQ20051008755
公開(kāi)日2006年2月1日 申請(qǐng)日期2005年7月27日 優(yōu)先權(quán)日2004年7月27日
發(fā)明者李仁榮, 沈成珉, 張東鉉, 鄭顯秀, 宋永僖, 樸明洵 申請(qǐng)人:三星電子株式會(huì)社