專利名稱：半導體存儲裝置及其制造方法以及便攜式電子設備的制作方法
技術領域：
本發(fā)明涉及半導體存儲裝置及其制造方法以及便攜式電子設備。具體地說，本發(fā)明涉及由具有保持電荷或極化的功能的存儲器功能體的場效應晶體管構成的半導體存儲裝置及其制造方法、以及具備該半導體存儲裝置的便攜式電子設備。
背景技術：
下面作為現(xiàn)有的非易失性存儲器的代表，以閃速存儲器為例，予以說明。圖32是一種閃速存儲器一例的概略斷面圖(例如參照特開平5-304277號公報)。圖32中，901是半導體襯底，902是浮動柵，903是字線，904是源極線，905是位線，906是元件分離區(qū)域，907是絕緣膜。
上述閃速存儲器，保持作為浮動柵902中電荷量的多少的存儲。在將該閃速存儲器作為存儲單元排列構成的存儲單元陣列中，選擇特定的字線、位線并施加所定電壓，即可進行所要求的存儲單元的重寫、讀出動作。
圖33是表示上述閃速存儲器的浮動柵902中電荷量變化時的漏極電流(Id)對柵極電壓(Vg)特性的模式圖。當上述浮動柵902中的負電荷量增加時，閾值增加，Id-Vg曲線大致在Vg增加的方向(圖33中的箭頭方向)平行移動。
然而，上述現(xiàn)有技術的閃速存儲器，在字線(柵電極)和溝道區(qū)域之間有浮動柵，為了防止來自浮動柵902的電荷漏泄，難于使隔離浮動柵902與字線903的絕緣膜907的厚度變薄，以及難于使隔離浮動柵902與溝道區(qū)域909的柵極絕緣膜(絕緣膜907的浮動柵部分)的厚度變薄。其結果，有效的柵極絕緣膜難于薄膜化，阻礙了閃速存儲器的精細化。

發(fā)明內容
本發(fā)明的課題是提供容易精細化的半導體存儲裝置。
為了解決上述課題，第1發(fā)明的半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極兩側形成的、具有保持電荷功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域；在上述溝道區(qū)域兩側形成的第2導電型擴散區(qū)域；在上述溝道區(qū)域和上述存儲器功能體的界面附近的上述溝道區(qū)域形成的第1導電型第1區(qū)域；在上述溝道區(qū)域和上述柵極絕緣膜的界面附近的上述溝道區(qū)域形成的第1導電型第2區(qū)域，賦予上述第1區(qū)域第1導電型的雜質濃度有效地稀于賦予上述第2區(qū)域第1導電型的雜質濃度。
若使用上述構成的半導體存儲裝置，在上述柵電極的兩側，形成具有保持電荷功能的存儲器功能體。該存儲器功能體與柵極絕緣膜分離。也就是，上述存儲器功能體與柵極絕緣膜獨立形成。因此，可使上述柵極絕緣體薄膜化，抑制短溝道效應。所以，能將上述半導體存儲裝置精細化。
并且，由于在上述柵電極兩側形成存儲器功能體，則各存儲器功能體可以獨立動作，所以2位動作是可能的。
同樣，因為一個上述存儲器功能體與另一個上述存儲器功能體由柵電極分離，則在存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，由于使賦予上述第1區(qū)域第1導電型的雜質的濃度，與賦予第2區(qū)域第1導電型的雜質濃度相比，有效變稀薄，則可抑制重寫引起的存儲窗(memory window)的減少。因此，能夠提高讀出速度，增加重寫的可能次數(shù)。
同樣，由于使賦予上述第1區(qū)域第1導電型的雜質濃度，與賦予第2區(qū)域第1導電型的雜質濃度相比，有效變稀薄，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
第2發(fā)明的半導體存儲，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；
在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極兩側形成的、具有保持電荷功能的存儲器功能體，在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域，在上述溝道區(qū)域兩側形成的第2導電型擴散區(qū)域，賦予上述溝道區(qū)域第1導電型的雜質濃度，隨著從上述溝道區(qū)域和上述擴散區(qū)域的PN結到接近上述柵極絕緣膜下的區(qū)域，有效變濃。
若使用上述構成的半導體存儲裝置，在上述柵電極的兩側，形成具有保持電荷功能的存儲器功能體。該存儲器功能體與柵極絕緣膜分離。也就是，上述存儲器功能體與柵極絕緣膜獨立形成。因此，可使上述柵極絕緣體薄膜化，抑制短溝道效應。所以，能使上述半導體存儲裝置精細化。
并且，由于在上述柵電極兩側形成存儲器功能體，則各存儲器功能體可以獨立動作，所以2位動作是可能的。
同樣，由于一個上述存儲器功能體與另一個存儲器功能體由柵電極分離，則在存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，由于使賦予上述溝道區(qū)域第1導電型的雜質濃度，隨著從溝道區(qū)域和擴散區(qū)域的PN結到接近柵極絕緣膜下的區(qū)域，有效變濃，則可抑制重寫引起的存儲窗的減少。因此，能夠提高讀出速度，增加重寫的可能次數(shù)。
同樣，由于使賦予上述溝道區(qū)域第1導電型的雜質濃度，隨著從溝道區(qū)域和擴散區(qū)域的PN結到接近柵極絕緣膜下的區(qū)域，有效較濃，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
第3發(fā)明的半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極兩側形成的、具有保持電荷功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域，在上述溝道區(qū)域兩側形成的第2導電型擴散區(qū)域，當使上述柵電極的電位與上述擴散區(qū)域的電位相等時，在上述溝道區(qū)域與上述擴散區(qū)域的PN結形成的耗盡層和在上述柵電極下形成的耗盡層，在上述溝道區(qū)域和上述存儲器功能體的界面附近連接。
若使用上述構成的半導體存儲裝置，在上述柵電極的兩側，形成具有保持電荷功能的存儲器功能體。該存儲器功能體與柵極絕緣分離。也就是，上述存儲器功能體與柵極絕緣膜獨立形成。因此，可使上述柵極絕緣體薄膜化，抑制短溝道效應。所以，能使上述半導體存儲裝置精細化。
并且，由于在上述柵電極兩側形成存儲器功能體，則各存儲器功能體可以獨立動作，所以2位動作是可能的。
同樣，由于一個上述存儲器功能體與另一個存儲器功能體由柵電極分離，則在存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，當使上述柵電極的電位與擴散區(qū)域的電位相等時，由于在溝道區(qū)域與擴散區(qū)域的PN結形成的耗盡層和在柵電極下形成的耗盡層，在溝道區(qū)域和存儲器功能體的界面附近連接，則可抑制重寫引起的存儲窗的減少。因此，能夠提高讀出速度，增加重寫的可能次數(shù)。
同樣，當使上述柵電極的電位與擴散區(qū)域的電位相等時，由于在溝道區(qū)域與擴散區(qū)域的PN結形成的耗盡層和在柵電極下形成的耗盡層，在溝道區(qū)域和存儲器功能體的界面附近連接，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
一種實施方式的半導體存儲裝置，具有在上述第1區(qū)域下形成、與上述第1區(qū)域連接的第3區(qū)域，賦予上述第3區(qū)域第1導電型的雜質濃度，與賦予上述第2區(qū)域第1導電型的雜質濃度相比，有效變濃。
若使用上述實施方式的半導體存儲裝置，由于使賦予與上述第1區(qū)域下部連接的第3區(qū)域第1導電型的雜質濃度，與賦予第2區(qū)域第1導電型的雜質濃度相比，有效變濃，則能夠提高重寫動作時的熱載流子發(fā)生效率。因此，可以抑制重寫動作重復引起的劣化，而且，可以高速進行重寫動作。
一種實施方式的半導體存儲裝置，賦予上述第3區(qū)域的深度10nm～80nm部分第1導電型的雜質濃度，與賦予上述第3區(qū)域的其他部分第1導電型的雜質濃度相比，有效變濃。
若使用上述實施方式的半導體存儲裝置，由于使賦予上述第3區(qū)域的深度10nm～80nm部分第1導電型的雜質濃度，與賦予第3區(qū)域的其他部分第1導電型的雜質濃度相比，有效變濃，則能夠使半導體層與存儲器功能體界面附近的溝道區(qū)域的雜質濃度十分稀薄，而且，可以高效率地將發(fā)生的熱載流子注入到存儲器功能體。因此，因此，能夠可靠地抑制重寫動作重復引起的劣化，并能可靠地高速進行重寫動作。
一種實施方式的半導體存儲裝置，具有在上述擴散區(qū)域下形成、與上述擴散區(qū)域連接的第4區(qū)域，賦予上述第4區(qū)域第1導電型的雜質濃度，與賦予上述第2區(qū)域第1導電型的雜質濃度相比，有效變稀薄。
若使用上述實施方式的半導體存儲裝置，由于使賦予與上述擴散區(qū)域下部連接的第4區(qū)域第1導電型的雜質濃度，與賦予第2區(qū)域第1導電型的雜質濃度相比，有效變稀薄，則能夠大幅度減少有關第2導電型擴散區(qū)域的結電容，所以能夠高速進行讀出動作。因此，可以抑制重寫動作重復引起的劣化，并能高速進行重寫動作。
一種實施方式的半導體存儲裝置，上述柵極絕緣膜包含具有大于硅氧化膜電導率的電導率的電介質膜。
若使用上述實施方式的半導體存儲裝置，通過使上述柵極絕緣膜包含具有大于硅氧化膜電導率的電導率的電介質膜，則如物理膜厚仍然較厚那樣可使柵極絕緣膜的等效氧化膜厚變薄。也就是，可以不使上述柵極絕緣膜的電特性劣化，能夠將作為柵極絕緣膜的有效厚度變薄。
因此，可以仍保持上述柵極絕緣膜的耐壓，使柵極絕緣膜的等效氧化膜厚變薄，進一步抑制短溝道效應。其結果，與現(xiàn)有的半導體存儲裝置比較，可以使容易精細化的本發(fā)明的半導體存儲裝置進一步精細化。
一種實施方式的半導體存儲裝置，上述電介質膜由鉿化合物構成。
若使用上述實施方式的半導體存儲裝置，由于用鉿化合物構成上述電介質膜，則即使半導體裝置精細化，也可以維持較高的電導率。因此，即使將上述半導體存儲裝置精細化，也能夠增大讀出電流，使讀出動作高速化。
并且，由于上述鉿化合物的熱穩(wěn)定性較高，與硅加工的親和性較高，則制造工藝容易。
第4發(fā)明的半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的單一柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極兩側形成、具有保持電荷功能的存儲器功能體；
在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域；在上述溝道區(qū)域兩側形成的第2導電型擴散區(qū)域，上述柵極絕緣膜包含第1絕緣膜，以及在上述第1絕緣膜上形成的電導率高于第1絕緣膜電導率的第2絕緣膜。
若使用上述構成的半導體存儲裝置，在上述柵電極的兩側，形成具有保持電荷功能的存儲器功能體。該存儲器功能體與柵極絕緣膜分離。也就是，上述存儲器功能體與柵極絕緣膜獨立形成。因此，可以使上述柵極絕緣體薄膜化，抑制短溝道效應。所以能使上述半導體存儲裝置精細化。
并且，由于在上述柵電極兩側形成存儲器功能體，則各存儲器功能體可獨立動作，所以2位動作是可能的。
由于一個上述存儲器功能體與另一個上述存儲器功能體由柵電極分離，則存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，通過使上述柵極絕緣膜包含第1絕緣膜，以及在該第1絕緣膜上形成的電導率高于第1絕緣膜電導率的第2絕緣膜，則雖然使柵極絕緣膜的等效氧化膜厚較薄，仍可以將柵極絕緣膜與半導體層的界面保持為高等級。也就是，與電導率較高的第2絕緣膜和半導體層直接連接的情況比較，在電導率較高的第2絕緣膜與半導體層之間形成電導率較低的第1絕緣膜的情況，可以提高電荷的移動度，抑制界面的劣化。因此，能夠提高上述半導體存儲裝置的讀出動作速度，提高可靠性。
第5發(fā)明的半導體存儲裝置制造方法是上述第1發(fā)明的半導體存儲裝置的制造方法，其特征是形成上述柵電極后，將賦予第2導電型的雜質注入到上述半導體層后，形成上述存儲器功能體。
若使用上述構成的半導體存儲裝置制造方法，在形成上述存儲器功能體之前，通過將賦予第2導電型的雜質注入到半導體層，即可自匹配地形成上述第1、第2區(qū)域。因此，能夠容易形成讀出速度高、重寫次數(shù)多的半導體存儲裝置。
第6發(fā)明的半導體存儲裝置制造方法是上述第1發(fā)明的半導體存儲裝置的制造方法，形成上述柵電極后，將賦予第1導電型的雜質注入到上述半導體層，同時，將賦予第2導電型的雜質注入到上述半導體層后，形成上述存儲器功能體，以淺于賦予上述第1導電型的雜質。
若使用上述構成的半導體存儲裝置制造方法，在形成上述存儲器功能體之前，將賦予第1導電型的雜質注入到上述半導體層，同時，通過將賦予賦予第2導電型的雜質的雜質注入到上述半導體層，即可自匹配地形成上述第1～第3區(qū)域，以淺于賦予第1導電型的雜質。因此，可以抑制重寫動作重復引起的劣化，而且，能夠容易形成能夠高速度進行重寫動作的半導體存儲裝置。
一種實施方式的半導體存儲裝置制造方法，賦予上述第2導電型的雜質是銻。
若使用上述實施方式的半導體存儲裝置制造方法，由于賦予上述第2導電型的雜質是銻，則可以更好地抑制重寫動作重復引起的劣化，而且，能夠更高速地進行重寫動作。
第7發(fā)明的便攜式電子設備，其特征是具有上述第1～第3發(fā)明的任一記載的半導體存儲裝置。
若使用上述構成的便攜式電子設備，通過具有上述第1～第3發(fā)明的任一個記載的半導體存儲裝置，則例如可以削減控制電路的制造成本。因此，能夠削減便攜式電子設備本身的成本?；蛘?，將上述控制電路含有的例如非易失性存儲器大容量化，可使便攜式電子設備的功能高度化。
第1發(fā)明的半導體存儲裝置，通過將存儲器功能體與柵極絕緣膜獨立形成，則可使柵極絕緣體薄膜化，抑制短溝道效應，所以能使半導體存儲裝置精細化。
并且，通過在柵電極兩側形成上述存儲器功能體，則各存儲器功能體可獨立動作，所以2位動作是可能的。
同樣，由于上述一個存儲器功能體與另一個存儲器功能體由柵電極分離，則存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，由于使在上述存儲器功能體和溝道區(qū)域的界面附近的溝道區(qū)域形成的第1導電型的第1區(qū)域的雜質濃度，與在柵極絕緣膜和溝道區(qū)域的界面附近的溝道區(qū)域形成的第1導電型的第2區(qū)域的雜質濃度相比，有效變稀薄，則可抑制重寫引起的存儲窗的減少。因此，可以提高讀出速度，增加重寫的可能次數(shù)。
同樣，由于使在上述存儲器功能體和溝道區(qū)域的界面附近的溝道區(qū)域形成的第1導電型的第1區(qū)域的雜質濃度，與在柵極絕緣膜和溝道區(qū)域的界面附近的溝道區(qū)域形成的第1導電型的第2區(qū)域的雜質濃度相比，有效變稀薄，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
第2發(fā)明的半導體存儲裝置，通過使存儲器功能體與柵極絕緣膜獨立形成，則可將柵極絕緣體薄膜化，抑制短溝道效應，能使半導體存儲裝置精細化。
并且，由于在柵電極兩側形成上述存儲器功能體，則各存儲器功能體可以獨立動作，所以2位動作是可能的。
同樣，由于上述一個存儲器功能體與另一個存儲器功能體由柵電極分離，則存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，通過賦予溝道區(qū)域第1導電型的雜質濃度，隨著從溝道區(qū)域和擴散區(qū)域的PN結到接近柵極絕緣膜下的區(qū)域，有效變濃，則可抑制重寫引起的存儲窗的減少。因此，能夠提高讀出速度，增加重寫的可能次數(shù)。
同樣，通過賦予上述溝道區(qū)域第1導電型的雜質濃度，隨著從溝道區(qū)域和擴散區(qū)域的PN結到接近柵極絕緣膜下的區(qū)域，實效變濃，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
第3發(fā)明的半導體存儲裝置，通過使存儲器功能體與柵極絕緣膜獨立形成，則可使柵極絕緣體薄膜化，抑制短溝道效應，所以能使半導體存儲裝置精細化。
并且，由于在柵電極兩側形成上述存儲器功能體，則各存儲器功能體可獨立動作，所以2位動作是可能的。
同樣，由于上述一個存儲器功能體與另一個存儲器功能體由柵電極分離，則存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，當使上述柵電極的電位與擴散區(qū)域的電位相等時，由于在溝道區(qū)域和擴散區(qū)域的PN結形成的耗盡層與在柵電極下形成的耗盡層，在溝道區(qū)域與存儲器功能體的界面附近連接，則可抑制重寫引起的存儲窗的減少。因此，能夠提高讀出速度，增加重寫的可能次數(shù)。
同樣，當使上述柵電極的電位與擴散區(qū)域的電位相等時，由于在溝道區(qū)域和擴散區(qū)域的PN結形成的耗盡層與在柵電極下形成的耗盡層，在溝道區(qū)域與存儲器功能體的界面附近連接，則可抑制制造過程的偏差帶來的特性偏差，提高成品率。
第4發(fā)明的半導體存儲裝置，通過使存儲器功能體與柵極絕緣膜獨立形成，則可使柵極絕緣體薄膜化，抑制短溝道效應，所以能使半導體存儲裝置精細化。
并且，由于在柵電極兩側形成上述存儲器功能體，則各存儲器功能體可以獨立動作，所以2位動作是可能的。
同樣，由于上述一個存儲器功能體與另一個存儲器功能體由柵電極分離，則存儲器功能體間重寫時的干擾，可以有效地抑制。
此外，通過使上述柵極絕緣膜包含第1絕緣膜，以及在該第1絕緣膜上形成、其電導率高于第1絕緣膜電導率的第2絕緣膜，則雖然使柵極絕緣膜的等效氧化膜厚較薄，但是可以將柵極絕緣膜與半導體層的界面保持為高等級，因此，可以提高半導體存儲裝置的讀出動作速度，提高可靠性。


本發(fā)明根據(jù)以下的詳細說明和附圖可以完全理解，但詳細說明和附圖僅提供了例證，并不能限定本發(fā)明。
圖1是本發(fā)明第1參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖2是上述存儲元件變形例的概略斷面圖。
圖3是上述存儲元件變形例的寫入動作說明圖。
圖4是上述存儲元件變形例的寫入動作說明圖。
圖5是上述存儲元件變形例的消去動作說明圖。
圖6是上述存儲元件變形例的消去動作說明圖。
圖7是上述存儲元件變形例的讀出動作說明圖。
圖8是本發(fā)明第2參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖9是上述第2參考例半導體存儲裝置的存儲元件的概略部分斷面圖。
圖10是上述第2參考例半導體存儲裝置的存儲元件變形例的概略部分斷面圖。
圖11是表示上述第2參考例半導體存儲裝置的存儲元件電特性的圖表。
圖12是上述第2參考例半導體存儲裝置的存儲元件變形例的概略部分斷面圖。
圖13是本發(fā)明第3參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖14是本發(fā)明第4參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖15是本發(fā)明第5參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖16是本發(fā)明第6參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖17是本發(fā)明第7參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖18是本發(fā)明第8參考例的半導體存儲裝置的存儲元件的概略斷面圖。
圖19是表示本發(fā)明第9參考例半導體存儲裝置的存儲元件電特性的圖表。
圖20是本發(fā)明第1實施方式的存儲元件的概略斷面圖。
圖21是表示上述第2參考例存儲元件的漏極電流與重寫次數(shù)關系的圖表。
圖22是表示上述第1實施方式存儲元件的漏極電流與重寫次數(shù)關系的圖表。
圖23是表示在圖20的A-A線的一個有效濃度輪廓模擬結果的例子的圖表。
圖24是表示在圖20的B-B線的一個有效濃度輪廓模擬結果的例子的圖表。
圖25是本發(fā)明第2實施方式的存儲元件的概略斷面圖。
圖26是表示在圖25的C-C線的一個實效濃度輪廓模擬結果的圖表。
圖27A是上述第2實施方式的存儲元件形成方法的說明圖。
圖27B是上述第2實施方式的存儲元件形成方法的說明圖。
圖28是本發(fā)明第3實施方式存儲元件的概略斷面圖。
圖29是本發(fā)明第4實施方式存儲元件的概略斷面圖。
圖30是本發(fā)明第5實施方式存儲元件的概略斷面圖。
圖31是本發(fā)明第6實施方式便攜式電話的概略模塊圖。
圖32是現(xiàn)有的閃速存儲器的概略斷面圖。
圖33是表示上述現(xiàn)有的閃速存儲器電特性的圖表。
具體實施例方式
首先，以下概略說明本發(fā)明的半導體存儲裝置使用的存儲元件。
用于本發(fā)明的半導體存儲裝置的存儲元件，主要由作為擴散區(qū)域的第1導電型區(qū)域、第2導電型區(qū)域、跨過第1和第2導電型區(qū)域的邊界配置的電荷積累區(qū)域、通過柵極絕緣膜設置的柵電極(或字線)構成；或者，主要由半導體層、柵極絕緣膜、在柵極絕緣膜上形成的柵電極(或字線)、在柵電極(或字線)兩側形成的存儲器功能體、溝道區(qū)域、在溝道區(qū)域兩側配置的擴散區(qū)域構成。這里，上述溝道區(qū)域，通常是與半導體層相同的導電型的區(qū)域，是指柵電極(或字線)正下方的區(qū)域，擴散區(qū)域是指與溝道區(qū)域相反導電型的區(qū)域。
該存儲元件，通過1個電荷保持膜存儲2進制或其以上的信息，作為存儲4進制或其以上信息的存儲元件發(fā)揮功能，并且，通過存儲器功能體的可變電阻效應，作為兼有選擇晶體管和存儲晶體管功能的存儲單元發(fā)揮功能。然而，該存儲元件，不必一定存儲4進制或其以上的信息發(fā)揮功能，例如也可以存儲2進制發(fā)揮功能。
本發(fā)明的半導體存儲裝置，希望在作為半導體層的半導體襯底上形成，最好是在半導體襯底內形成的第1導電型的阱區(qū)域上形成。
半導體襯底，只要是用于半導體裝置即可，沒有特別的限定，例如由硅、鍺等的元素半導體，由硅鍺、GaAs、InGaAs、ZnSe、GaN等的化合物半導體形成的大容積襯底(bulk substrate)。在表面上具有半導體層的襯底有SOI(Silicon on Insulator)襯底、SOS(Silicon on Sapphire)襯底或多層SOI襯底等各種襯底，也可以采用在玻璃和塑料襯底板上具有半導體層的襯底。其中，硅襯底或在表面上形成硅層的SOI襯底等最好。半導體襯底或半導體層，產生少許流過內部的電流量，單晶(例如由外延生長，epitaxial growth)、多晶或非晶形都可以。
該半導體層中，最好形成元件分離區(qū)域，再將晶體管、電容器、電阻等元件、這些元件構成的電路、半導體裝置和層間絕緣膜組合起來，也可以由單一或多層構造形成。元件分離區(qū)域，由LOCOS(Local Qxidation of Silicon)膜、溝槽氧化膜、STI(Shallow Trench Isolation)膜等各種元件分離膜形成。半導體層，可以具有P型或N型導電型，半導體層中，最好形成至少1個第1導電型(P型或N型)阱區(qū)域。半導體層和阱區(qū)域的雜質濃度，可以使用在該領域公知的范圍的濃度。當采用SOI襯底作為半導體層時，也可以在表面半導體層形成阱區(qū)域，但也可以在溝道區(qū)域下具有體區(qū)域。
柵極絕緣膜或絕緣膜，只要是用于半導體裝置即可，沒有特別的限定，例如可以使用硅氧化膜、硅氮化膜等絕緣膜；氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鉿膜等高電介質膜的單層膜或疊層膜。其中，硅氧化膜最好。柵極絕緣膜例如為1～20nm膜厚，但1～6nm膜厚最適當。柵極絕緣膜，可以僅在柵電極正下方形成，也可以以比柵電極大(寬幅)形成。
柵電極或字線，以通常在半導體裝置使用的形狀，或者以在下端部具有凹部的形狀形成在柵極絕緣膜上。所謂單一柵電極，意味著不由單層或多層導電膜分離，作為整體形狀形成的柵電極。也就是，所謂單一柵電極，是指單層導電膜，或者不分離地作為整體形成的多層導電膜。并且，柵電極也可以在側壁具有側壁絕緣膜。柵電極只要是用于半導體存儲裝置即可，沒有特別的限定，導電膜，例如聚硅銅、鋁等金屬鎢、鈦、鉭等高熔點金屬和高熔點金屬的硅化物等的單層膜或疊層膜。柵電極的膜厚，例如以50～400nm的膜厚形成是適當?shù)?。在柵電極下形成溝道區(qū)域。
存儲器功能體至少具有保持電荷的功能(「電荷保持功能」)。換言之，存儲器功能體包含具有積累、保持電荷、捕獲電荷、保持電荷極化狀態(tài)的功能的膜或區(qū)域。達到這些功能的可以是硅氮化物；硅；含有磷、硼等雜質的硅酸鹽玻璃；硅碳化物；氧化鋁；鉿氧化物、鋯氧化物、鉭氧化物等高電介質；氧化鋅；強電介質；金屬等。存儲器功能體由含有以下絕緣膜等的單層或疊層構造形成，即含有硅氮化膜的絕緣體膜；內部含有導電膜或半導體層的絕緣體膜；含有1個以上導電體或半導體點的絕緣體膜；由電場極化內部電荷，并保持其狀態(tài)的強電介質膜。其中，硅氮化膜由于存在多個捕獲電荷的能級能得到大磁滯特性，并且，由于電荷保持時間長，不會出現(xiàn)泄漏通路產生的電荷漏泄問題，所以保持特性良好，在LSI加工中，最好使用非常標準的材料。
由于將在內部含有具備硅氮化膜等的電荷保持功能的絕緣體的絕緣膜作為存儲器功能體使用，則可提高關于存儲保持的可靠性。由于硅氮化膜是絕緣體，則在其一部分產生電荷漏泄時，硅氮化膜的全部電荷也不會立即失去。當配置多個存儲元件時，即使縮短存儲元件間的距離，相鄰的存儲器功能體接觸，也不會如存儲器功能體由導電體構成的情形一樣，失去各存儲器功能體存儲的信息。此外，由于可以將接觸栓(contact plug)與存儲器功能體更接近地配置，也可以根據(jù)情況與存儲器功能體重疊配置，所以能容易實現(xiàn)存儲元件的精細化。
為了提高與存儲保持有關的可靠性，具有保持電荷功能的絕緣體，不必一定是膜狀，具有保持電荷功能的絕緣體也可以離散地存在于絕緣膜中。具體地說，難于保持電荷的材料，例如在硅氧化物中可以將絕緣體點狀分散也是可以的。
并且，由于將內部含有導電膜或半導體層的絕緣體膜作為存儲器功能體使用，則可自由地控制電荷向導電體或半導體中的注入量，具有易于多值化的效果。
由于將含有1個以上導電體或半導體點的絕緣體膜作為存儲器功能體使用，則容易進行根據(jù)電荷的直接隧道效應的寫入·消去，具有低消耗電力化的效果。
作為存儲器功能體，也可以使用由電場變化極化方向的PZT(鋯鈦酸鉛，lead zirconate titanate)、PLZT(鈦酸鋯酸鑭鉛，lead lanthanum zirconate titanate)等的強電介質膜。這時，由于極化在強電介質膜的表面實質上產生了電荷，并保持在該狀態(tài)。因此，從具有存儲功能的膜外供給電荷，可以得到與捕獲電荷的膜同樣的磁滯特性，而且，強電介質膜的電荷保持，不必要來自膜外的電荷注入，僅由于膜內的電荷極化即可得到磁滯特性，所以具有高速寫入·消去的效果。
也就是，存儲器功能體最好含有使電荷難以逃逸的區(qū)域或者具有使電荷難以逃逸的功能的膜。作為能夠發(fā)揮使電荷難以逃逸的功能的膜，例如是硅氧化膜等。
存儲器功能體含有的電荷保持膜，直接或通過絕緣膜形成于柵電極的兩側，并且，通過柵極絕緣膜或絕緣膜配置在半導體層(半導體襯底、阱區(qū)域、體區(qū)域或源極/漏極區(qū)域或擴散區(qū)域)上。柵電極兩側的電荷保持膜，最好直接或通過絕緣膜形成以覆蓋柵電極側壁的全部或一部分。作為應用例，當柵電極在下端部有凹部時，也可以直接或通過絕緣膜形成以完全埋入凹部或凹部的一部分。
柵電極最好僅在存儲器功能體的側壁形成，或者不覆蓋存儲器功能體的上部。根據(jù)這樣的配置，由于接觸栓可與柵電極更接近地配置，所以易于實現(xiàn)存儲元件的精細化。并且，具有這種簡單配置的存儲元件容易制造，能夠提高成品率。
當采用導電膜或半導體層作為電荷保持膜時，最好通過絕緣膜進行配置以使電荷保持膜不與半導體層(半導體襯底、阱區(qū)域、體區(qū)域或源極/漏極區(qū)域或者擴散區(qū)域)或柵電極直接接觸，。例如可以是導電膜與絕緣膜的疊層構造；在絕緣膜內將導電膜點狀分散的構造；在柵極側壁形成的側壁絕緣膜內的一部分進行配置的構造等。
擴散區(qū)域可以具有源極/漏極區(qū)域的功能，具有與半導體層或阱區(qū)域的逆導電型。擴散區(qū)域與半導體層或阱區(qū)域的結，最好雜質濃度急變。熱電子和熱空穴在低電壓下高效率產生，是因為可用更低電壓高速動作。擴散區(qū)域的結深，沒有特別的限定，可以按照要得到的半導體存儲裝置的性能等，適當調整。當采用SOI襯底作為半導體襯底時，擴散區(qū)域可以具有小于表面半導體層膜厚的結深，但也可以具有與表面半導體層膜厚大致相同的結深。
擴散區(qū)域可以與柵電極端重疊配置，也可以與柵電極端一致配置，還可以相對于柵電極端偏移配置。特別是在偏移情況下，在柵電極上施加電壓時，電荷保持膜下的偏移區(qū)域易于反轉，根據(jù)存儲器功能體積累的電荷量進行大的變化，存儲效果增大，并導致短溝道效應的減低所以是理想的。但是，當過于偏移時，由于擴散區(qū)域(源極·漏極)間的驅動電流顯著變小，與相對于柵極長方向平行方向的電荷保持膜的厚度相比，希望偏移量也就是從柵極長方向的一個柵電極端到接近的擴散區(qū)域的距離較短。特別重要的是，具有存儲器功能體中電荷保持功能的膜或區(qū)域，特別是電荷積累區(qū)域的至少一部分，與擴散區(qū)域的一部分重疊。用于本發(fā)明半導體存儲裝置的存儲元件的本質是，按照僅存在于存儲器功能體側壁部的柵電極與擴散區(qū)域間的電壓差，利用橫穿存儲器功能體的電場，對存儲進行重寫。
當擴散區(qū)域從柵極端開始進行偏移配置時，可以僅2個擴散區(qū)域之一偏移，但希望擴散區(qū)域雙方都偏移。
當擴散區(qū)域雙方都偏移時，1個存儲元件可以存儲2位信息。并且，由于擴散區(qū)域雙方都偏移，則比僅擴散區(qū)域之一偏移的情形可以極為有效地抑制短溝道效應。此外，削減了僅一方擴散區(qū)域偏移時必要的工序，也不需要附加上述工序所必要的余裕。從上述可見，通過擴散區(qū)域雙方都偏移，易于存儲元件和存儲單元陣列的精細化，可以實現(xiàn)更高集成化，削減制造成本。
擴散區(qū)域，其一部分可以在溝道區(qū)域表面即高于柵極絕緣膜下面的更高位置延設。這時，在半導體襯底內形成的擴散區(qū)域上，與該擴散區(qū)域一體化的導電膜疊層構成是適當?shù)摹щ娔た梢允蔷酃?、非晶硅等半導體、硅化物、上述金屬、高熔點金屬等。其中，聚硅最好。聚硅，由于雜質擴散速度極大于半導體襯底，則易使半導體襯底內源極/漏極區(qū)域的結深較淺，容易抑制短溝道效應。這時，該擴散區(qū)域的一部分，最好與柵電極一起配置以夾持存儲器功能體的至少一部分。
用于本發(fā)明半導體存儲裝置的存儲元件，可以采用通常的半導體加工工序形成，例如，采用與在柵電極或字線的側壁形成單層或疊層構造的側壁襯墊的方法同樣的方法形成。具體地說，這些方法是在形成柵電極或字線后，形成包含電荷保持膜、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、絕緣膜/電荷保持膜/絕緣膜等的電荷保持膜的單層膜或疊層膜，在適當條件下進行回蝕刻(etchingback)，使這些膜保留側壁襯墊形狀的方法；形成絕緣膜或電荷保持膜，在適當條件下進行回蝕刻，保留側壁襯墊形狀，再形成電荷保持膜或絕緣膜，同樣地進行回蝕刻，保留側壁襯墊形狀的方法；將顆粒狀電荷保持材料分散的絕緣膜材料涂敷或堆積在含有柵電極的半導體襯底上，在適當條件下進行回蝕刻，使絕緣膜材料保留側壁襯墊形狀的方法；在形成柵電極后，形成上述單層膜或疊層膜，使用掩模進行圖案形成的方法等。此外，在形成柵電極或電極前，形成電荷保持膜、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、絕緣膜/電荷保持膜/絕緣膜等，在作為這些膜的溝道區(qū)域的區(qū)域形成開口，在其整個面上形成柵電極材料膜，按照包含開口且比開口大的形狀，對該柵電極材料膜進行圖案形成的方法。
以下，說明上述存儲元件形成方法的一個例子。
首先，按照公知的程序，在半導體襯底上形成柵極絕緣膜和柵電極。接著，在整個上述半導體襯底上，用熱氧化法形成或者用CVD(Chemical VaporDeposition)法堆積膜厚0.8～20nm、最好是膜厚3～10nm的硅氧化膜。然后，在整個上述硅氧化膜上，用CVD法堆積膜厚2～15nm、最好是3～10nm的硅氮化膜。再在整個上述硅氮化膜上，用CVD法堆積20～70nm的硅氧化膜。
接著，采用各向異性蝕刻，對硅氧化膜/硅氮化膜/硅氧化膜進行回蝕刻，由此在柵電極側壁將最適合存儲的存儲器功能體形成側壁襯墊形狀。
此后，將上述柵電極和側壁襯墊形狀的存儲器功能體作為掩模進行離子注入，由此形成擴散層區(qū)域(源極/漏極區(qū)域)。然后，按照公知的程序進化硅化物工序和上部配線工序。
排列用于本發(fā)明半導體存儲裝置的存儲元件構成存儲單元陣列時，存儲元件最好的形態(tài)是完全滿足以下必要條件(1)～(10)。
(1)多個存儲元件的柵電極為一體，具有字線的功能。
(2)分別在上述字線的兩側，形成沿該字線連續(xù)延伸的存儲器功能體。
(3)在存儲器功能體內具有積累電荷功能的材料是絕緣體，特別是硅氮化膜。
(4)存儲器功能體由ONO(Oxide Nitride Oxide)膜構成，硅氮化膜具有與柵極絕緣膜的表面大致平行的表面。
(5)存儲器功能體中的硅氮化膜與字線和溝道區(qū)域用硅氧化膜隔離。
(6)在存儲器功能體內具有積累電荷功能的區(qū)域(例如由硅氮化膜構成的區(qū)域)與擴散層重疊。
(7)隔離具有與柵極絕緣膜表面大致平行的表面的硅氮化膜和溝道區(qū)域或半導體層的絕緣膜厚度，不同于柵極絕緣膜的厚度。
(8)1個存儲元件的寫入和消去動作由單一的字線進行。
(9)沒有具有在存儲器功能體上輔助寫入和消去動作功能的電極(字線)。
(10)在存儲器功能體正下方與擴散區(qū)域連接的部分具有與擴散區(qū)域的導電型相反導電型的雜質濃度較濃區(qū)域。
用于本發(fā)明半導體存儲裝置的存儲元件，當然也不一定完全滿足必要條件(1)～(10)，滿足必要條件(1)～(10)其中一個也可以。
當滿足上述必要條件(1)～(10)中多個必要條件時，存在特別理想的組合。例如，有必要條件(3)存儲器功能體內具有積累電荷功能的材料是絕緣體、特別是硅氮化膜，必要條件(9)沒有具有在存儲器功能體上輔助寫入和消去動作功能的電極(字線)，必要條件(6)在存儲器功能體內具有積累電荷功能的區(qū)域(例如由硅氮化膜構成的區(qū)域)與擴散層重疊的情況。也就是，用于本發(fā)明半導體存儲裝置的存儲元件，滿足必要條件(3)、(9)和(6)的情況特別理想。
當滿足上述必要條件(3)和必要條件(9)時，可以得到以下非常大的效果。首先，可將位線接點與字線側壁的存儲器功能體更接近地配置，或者即使存儲元件間的距離接近，多個存儲器功能體也能不干擾地保持存儲信息，則易于存儲元件的精細化。當存儲器功能體內的電荷保持區(qū)域是導體時，由于電容耦合，隨著存儲元件間的接近，電荷保持區(qū)域間將出現(xiàn)干擾，不能保持存儲信息。
當存儲器功能體內的電荷保持區(qū)域是絕緣體(例如硅氮化膜)時，在每個存儲單元不必使存儲器功能體獨立。例如，在多個存儲單元共有的1個字線的兩側沿字線連續(xù)形成的存儲器功能體，不必按每個存儲單元進行分離，共有字線的多個存儲單元，可以共有在1個字線兩側形成的存儲器功能體。因此，不需要分離存儲器功能體的光刻蝕、蝕刻工序，制造工序簡化了。并且，由于不需要光刻蝕的對位余裕，也不需要蝕刻的膜減少余裕，則可以縮小存儲單元間的余裕。因此，與存儲器功能體內的電荷保持區(qū)域是導電體(例如多晶硅膜)的情況比較，即使用同樣的精細加工水平形成，也有使存儲單元占有面積精細化的效果。當存儲器功能體內的電荷保持區(qū)域是導電體時，按每個存儲單元分離存儲器功能體的光刻蝕、蝕刻工序是必需的，照相的對位余裕、蝕刻的膜減少余裕也是必要的。
由于在存儲器功能體上沒有具備輔助寫入和消去動作功能的電極的元件構造是簡單的，則可減少工序數(shù)，提高成品率，容易實現(xiàn)與構成邏輯電路和模擬電路的晶體管的混載。
此外，作為非常重要的設計事項，當滿足必要條件(3)和(9)，再滿足必要條件(6)時，我們發(fā)現(xiàn)可以用非常低的電壓進行寫入、消去。具體地說，確認用5V或以下的低電壓即可進行寫入和消去動作。該作用在電路設計上具有很大效果。也就是，在芯片內不必形成閃速存儲器那樣的高電壓，因此省略了必須有很大占有面積的充電抽吸電路，或者可以減小規(guī)模。特別是，當將小規(guī)模容量的存儲器作為調整用內裝于邏輯LSI時，存儲器部的占有面積與存儲單元比較，驅動存儲單元的周邊電路的占有面積具有支配作用，因此，省略存儲單元用電壓升壓電路，或者使其規(guī)模減小，對縮小芯片尺寸最為有效。
根據(jù)以上所述，用于本發(fā)明半導體存儲裝置的存儲元件，滿足必要條件(3)、(9)和(6)是特別理想的。
另一方面，當不滿足必要條件(3)，也就是在存儲器功能體內保持電荷的是導電體時；不滿足必要條件(6)，也就是即使存儲器功能體內的導電體與擴散區(qū)域不重疊時，也可以進行寫入動作。這是因為，存儲器功能體內的導電體利用與柵電極(寫入電極)的電容耦合進行寫入輔助。
當不滿足必要條件(9)，也就是具有在存儲器功能體上具備輔助寫入和消去動作功能的電極時；不滿足必要條件(6)，也就是存儲器功能體內的絕緣體與擴散區(qū)域不重疊時，也可以進行寫入動作。
將存儲元件多個排列的存儲單元陣列的情況下，分別在單一字線的兩側，形成由1種或以上絕緣體材料構成的存儲器功能體，通過多個存儲元件共有該字線和在該字線各側形成的2個存儲器功能體，是理想的?！竼我蛔志€」的定義如前所述。
采用這種構成時，實質上已滿足了上述必要條件(3)、(9)和(6)，因此在將存儲元件多個排列的存儲單元陣列的情況下，也具有上述效果。在進行上述存儲元件的信息重寫時選擇的字線，若僅是上述單一字線時，可使存儲動作需要的字線數(shù)目最小，所以能夠使存儲單元陣列高密度集成化。
本發(fā)明的半導體存儲裝置，與邏輯元件或邏輯電路等進行組合，由此即可廣泛地應用如下個人計算機、筆記本、膝上型計算機、個人·輔助/發(fā)送機、小型計算機、工作站、主機、多處理機·計算機或其他各型計算機系統(tǒng)等數(shù)據(jù)處理系統(tǒng)；CPU、存儲器、構成數(shù)據(jù)存儲裝置等數(shù)據(jù)處理系統(tǒng)的電子構件；電話、PHs(Personal Handy-phone System個人手提電話系統(tǒng))、調制解調器、路由器等通信機器；顯示板、投影器等圖象顯示器；印字機、掃描器、復印機等事務處理機；電視攝象機、數(shù)字攝象機等攝象機；游戲機、音樂唱機等娛樂機；便攜式信息終端、鐘表、電子辭典等信息機；汽車駕駛導向系統(tǒng)、汽車音響等車載機器；記錄、再生動畫、靜止畫、音樂等信息的AV(Audio Visual)機器；洗衣機、微波爐、冰箱、電飯煲、餐具清洗機、吸塵器、空調機等電子產品；按摩器、體重計、血壓計等健康管理機器；IC卡、存儲卡等便攜型存儲裝置等電子機器。特別是有效地應用于便攜式電話、便攜式信息終端、IC卡、存儲卡、攜帶型計算機、攜帶型游戲機、數(shù)字攝象機、手提式動畫播放機、手提式音樂唱機、電子辭典、鐘表等便攜式電子機器。本發(fā)明的半導體存儲裝置，至少內裝電子機器控制電路或數(shù)據(jù)存儲電路得一部分，或者按照需要能夠裝卸。
以下，在根據(jù)附圖詳細說明本發(fā)明的半導體存儲裝置和便攜式電子機器的實施方式之前，為了易于理解本發(fā)明，首先說明參考例。
第1參考例本發(fā)明第1參考例的半導存儲裝置，如圖1所示，具有非易失性存儲元件的存儲元件1。該存儲元件1，在半導體襯底101表面形成的P型阱區(qū)域102上通過柵極絕緣膜103形成單一柵電極104。
柵電極104的上面和側面，由作為具有保持電荷的陷阱能級的電荷保持膜的硅氮化膜109覆蓋。該硅氮化膜109接觸柵電極104側面的部分，也就是硅氮化膜109的兩側壁部分，實際上分別構成了積累保持電荷的存儲器功能體105a、105b。在柵電極104兩側，P型阱區(qū)域102內，分別形成具有源極區(qū)域或漏極區(qū)域功能的N型擴散區(qū)域107a、107b。擴散區(qū)域107a、107b具有偏移構造。也就是，擴散區(qū)域107a、107b不能到達柵電極下區(qū)域121。也就是，擴散區(qū)域107a、107b不到達柵電極下區(qū)域121，隔離柵電極下區(qū)域121和擴散區(qū)域107a、107b的偏移區(qū)域120、120，位于存儲器功能體105a、105b的下方。賦予偏移區(qū)域120、120P型的雜質濃度，與賦予柵電極下區(qū)域121P型的雜質濃度比較，有效變稀薄。上述柵電極下區(qū)域121和偏移區(qū)域120、120，構成溝道區(qū)域122。
實質上保持電荷的存儲器功能體105a、105b位于柵電極104的兩側。因此，可以僅在柵電極104的兩側形成硅氮化膜。也就是，上述硅氮化膜109的柵電極104上的部分可以沒有。
在柵電極104兩側，可以形成絕緣膜作為存儲器功能體。這時，上述絕緣膜具有由納米尺寸的導電體或半導體構成的微粒分布為散布狀的構造。當上述微粒不足1nm時，由于量子效果過大，在點上電荷難于隧道化，當超過10nm時，室溫下不會出現(xiàn)顯著的量子效果。因此，上述微粒的直徑最好是1nm～10nm的范圍。
作為電荷保持膜的硅氮化膜109，也可在柵電極的側面形成側壁襯墊形狀。
上述半導體存儲裝置可以具有圖2所示存儲元件2。該存儲元件2與圖1的存儲元件1之不同是第1、第2存儲器功能體131a、131b分別具有保持電荷的陷阱能級，作為電荷保持膜的硅氮化膜113具有由硅氧化膜111、112夾持的構造。如圖2所示，由于硅氮化膜113成為由硅氧化膜111和硅氧化膜112夾持的構造，則可提高重寫動作時的電荷注入效率，能夠更高速動作。
圖2中，也可以將硅氮化膜113置換為強電介質。
以下，利用圖3和圖4說明上述存儲元件2的寫入動作原理。這里，對于第1第2存儲器功能體13 1a、13 1b具有保持電荷功能的情況予以說明。說明省略，但上述動作原理對于存儲元件1也是一樣的。
這里，所謂寫入是指存儲元件2是N溝道型情況下，將電子注入到第1、第2存儲器功能體131a、131b。以后，存儲元件作為N溝道型，進行說明。
為了將電子注入(寫入)到第2存儲器功能體131b，如圖3所示，將柵電極104連接到字線WL，同時將第1、第2擴散區(qū)域107a、107b連接到第1、第2位線BL1、BL2，把N型第1擴散區(qū)域107a作為源極區(qū)域，把N型第2擴散區(qū)域107b作為漏極區(qū)域。例如，在第1擴散區(qū)域107a和P型阱區(qū)域102施加OV，在第2擴散區(qū)域107b施加+5V，在柵電極104施加+5V。當進行這樣的施加電壓時，反轉層226從第1擴散區(qū)域107a(源極區(qū)域)延伸，但未到達第2擴散區(qū)域107b(漏極區(qū)域)，發(fā)生夾斷點(pinch point)。電子從夾斷點到第2擴散區(qū)域107b(漏極區(qū)域)由高電場加速，形成所謂的熱電子(高能傳導電子)。利用該熱電子注入到第2存儲器功能體131b進行寫入。在第1存儲器功能體131a近旁，由于未發(fā)生熱電子，則不進行寫入。
另一方面，為了將電子注入(寫入)到第1存儲器功能體131a，如圖4所示，將第2擴散區(qū)域107b作為源極區(qū)域，將第1擴散區(qū)域107a作為漏極區(qū)域。例如，在第2擴散區(qū)域107b和P型阱區(qū)域102施加OV，在第1擴散區(qū)域107a施加+5V，在柵電極104施加+5V。這樣，在第2存儲器功能體131b注入電子時，通過轉換源極區(qū)域和漏極區(qū)域，將電子注入到第1存儲器功能體131a，即可進行寫入。
下面，利用圖5和圖6說明存儲元件2的消去動作原理。
消去在第1存儲器功能體131a存儲的信息的第1消去方法，如圖5所示，在第1擴散區(qū)域107a施加正電壓(例如+5V)，在P型阱區(qū)域102施加OV，在第1擴散區(qū)域107a和P型阱區(qū)域102的PN結施加反方向偏壓，再在柵電極104施加負電壓(例如-5V)。這時，在上述PN結中的柵電極104附近，由于施加了負電壓的柵電極104的影響，產生較陡的電位傾斜度。因此，由于能帶間隧道在PN結的P型阱區(qū)域102側產生熱空穴(高能空穴)。該熱空穴被引入到具有負電位的柵極104方向，結果可在第1存儲器功能體131a進行空穴注入。這樣，實現(xiàn)了第1存儲器功能體131a的消去。這時，第2擴散區(qū)域107b可施加OV。
當消去第2存儲器功能體131b存儲的信息時，在上述第1消去方法中，可以轉換第1擴散區(qū)域107a和第2擴散區(qū)域107b的電位。例如，可在第2擴散區(qū)域107b施加正電壓(例如+5V)，在第1擴散區(qū)域107a和P型阱區(qū)域102施加OV，在柵電極104施加負電壓(例如-5V)。
在消去第1存儲器功能體131a存儲的信息的第2消去方法中，如圖6所示，在第1擴散區(qū)域107a施加正電壓(例如+4V)，在第2擴散區(qū)域107b施加OV，在柵電極104施加負電壓(例如-4V)，在P型阱區(qū)域102施加正電壓(例如+0.8V)。這時，在P型阱區(qū)域102和第2擴散區(qū)域107b之間施加正向電壓(forward voltage)，電子注入到P型阱區(qū)域102。注入的電子，擴散到P型阱區(qū)域102和第1擴散區(qū)域107a的PN結，在那里由強電場加速，形成熱電子。該熱電子在PN結產生電子空穴對。也就是，通過在P型阱區(qū)域102和第2擴散區(qū)域107b之間施加正向電壓，注入到P型阱區(qū)域102的電子成為觸發(fā)器，在第1擴散區(qū)域107a和P型阱區(qū)域10的PN結產生熱空穴。在該PN結產生的熱空穴被引入到具有負電位的柵電極104方向，結果在第1存儲器功能體131a進行空穴注入。
按照第2消去方法，在P型阱區(qū)域102和第1擴散區(qū)域107a的PN結，在僅施加不足以由能帶間隧道產生熱空穴的電壓時，從第2擴散區(qū)域107b注入的電子，在PN結形成電子空穴對產生的觸發(fā)器，可以產生熱空穴。因此，可以降低消去動作時的電壓。特別是存在偏移區(qū)域120(參照圖1)時，由于施加了負電位的柵電極104，PN結突變的效果較少。因此，能帶間隧道難于產生熱空穴，而第2消去方法補償了這個缺點，能夠用低電壓實現(xiàn)消去動作。
在消去第1存儲器功能體131a存儲的信息時，使用第1消去方法，必須在第1擴散區(qū)域107a施加+5V，而使用第2消去方法，僅在第1擴散區(qū)域107a施加+4V。這樣，上述第2消去方法，可以降低消去時電壓，所以減少電力消耗，抑制熱載流子導致的存儲元件劣化。
在上述第1消去方法和第2消去方法的任一個中，存儲元件的過消去都難以發(fā)生。這里所謂過消去，是隨著存儲器功能體積累的空穴量的增大，不飽和的閾值降低的現(xiàn)象。這種過消去，對于以閃速存儲器為代表的EEPROM(Electrically Erasable Programmable Read-only Memory電消去可編程只讀存儲器)是大問題，特別是在閾值為負時，會發(fā)生所謂存儲單元不可能選擇的致命的動作不良。另一方面，上述存儲元件1，2，即使在存儲器功能體積累了大量空穴時，由于在存儲器功能體下僅誘發(fā)電子，因此，幾乎不影響柵極絕緣膜下溝道區(qū)域的電位。由于消去時的閾值由柵極絕緣膜下的電位決定，則難以引起過消去。
以下，利用圖7說明存儲元件2的讀出動作原理。
當讀出第1存儲器功能體131a存儲的信息時，將第1擴散區(qū)域107a作為源極區(qū)域，將第2擴散區(qū)域107b作為漏極區(qū)域，使存儲元件2作為晶體管動作。例如，在第1擴散區(qū)域107a和P型阱區(qū)域102施加OV，在第2擴散區(qū)域107b施加+1.8V，在柵電極104施加+2V。這時，當?shù)?存儲器功能體131a不積累電子時，漏極電流容易流過。另一方面，當?shù)?存儲器功能體131a積累電子時，由于在第1存儲器功能體131a附近難以形成反轉層，則漏極電流難以流過。因此，通過檢出漏極電流，即可讀出第1存儲器功能體131a的存儲信息。特別是當施加夾斷動作(pinch off)電壓讀出時，第1存儲器功能體131a的電荷積累狀態(tài)，不會受到第2存儲器功能體131b的電荷積累有無的影響，可以進行更高精度的判定。
當讀出第2存儲器功能體131b存儲的信息時，將第2擴散區(qū)域107b作為源極區(qū)域，將第1擴散區(qū)域107a作為漏極區(qū)域，使存儲元件2作為晶體管動作。圖中未示出，例如，在第2擴散區(qū)域107b和P型阱區(qū)域102施加OV，在第1擴散區(qū)域107a施加+1.8V，在柵電極104施加+2V。這樣，相對于讀出第1存儲器功能體131a存儲的信息的情況，通過轉換了源極/漏極區(qū)域，則可進行第2存儲器功能體131b存儲的信息的讀出。
當留有柵電極104未覆蓋的溝道區(qū)域122時，也就是存在偏移區(qū)域120時，在偏移區(qū)域120，根據(jù)第1、第2存儲器功能體131a、131b剩余電荷的有無，反轉層消失，或者，反轉層形成。其結果，得到了大的磁滯(閾值的變化)。但是，當偏移區(qū)域120的寬度過大時，漏極電流大大減少，讀出速度大幅度地變慢。因此，最好按照得到足夠的磁滯和讀出速度，決定偏移區(qū)域120的寬度。
當?shù)?、第2擴散區(qū)域107a，107b達到柵電極104端時，也就是，第1、第2擴散區(qū)域107a、107b與柵電極104重疊時，寫入動作幾乎不會改變存儲元件2的閾值，但是在源極/漏極端的寄生電阻變化很大，漏極電流減少很多(1位以上)。因此，利用漏極電流的檢出，可以讀出，得到作為存儲器的功能。但是，當需要更大的存儲器磁滯效應時，最好第1、第2擴散區(qū)域107a、107b和柵電極104不重疊。也就是，這時希望存在偏移區(qū)域120。
根據(jù)以上原理，每1個晶體管可以選擇2位的寫入、消去和讀出。排列多個存儲元件2，分別將字線WL連接到柵電極104、將第1位線BL1連接到第1擴散區(qū)域107a、將第2位線BL2連接到第2擴散區(qū)域107b，由此可構成存儲單元陣列。
上述動作方法中，通過轉換源極區(qū)域和漏極區(qū)域，在1個存儲元件2進行2位的寫入和消去，但固定源極區(qū)域和漏極區(qū)域，可以將1個存儲元件2作為1位存儲器工作。這時，可以將源極/漏極區(qū)域之一作為共同固定電壓，能夠將連接到源極/漏極區(qū)域的位線數(shù)目減半。
從以上說明可知，本參考例的半導存儲裝置的存儲元件，存儲器功能體與柵極絕緣膜獨立形成，并形成于柵電極的兩側，則可以2位動作。而且，由于各存儲器功能體用柵電極分離，則有效地抑制了重寫時的干擾。由于柵極絕緣膜與存儲器功能體分離，則可薄膜化抑制短溝道效應。因此，容易實現(xiàn)存儲元件，進而半導體存儲裝置的精細化。
圖3～圖7中，省略了偏移區(qū)域120的圖示。
附圖的記載中，對于使用相同材料和物質的部分，附與相同符號，但并不一定表示相同形狀。
附圖是模式圖，厚度與平面尺寸的關系、各層和各部厚度和大小的比率等都與實際不同，應予注意。因此，具體的厚度和大小尺寸，應考慮到以下說明予以判斷。在附圖相互間，當然包含相互尺寸關系和比率不同的部分。
本發(fā)明記載的各層和各部厚度和大小，在未特別說明時，是在完成了半導體存儲裝置形成階段的最終形狀的尺寸。因而，與剛形成膜和雜質區(qū)域后的尺寸比較，最終形狀的尺寸，由于以后工序的熱履歷等，將有少許變化，這應予注意。
第2參考例本發(fā)明第2參考例的半導體存儲裝置的存儲元件，如圖8所示，除了第1、第2存儲器功能體261、262由保持電荷的區(qū)域(是積累電荷的區(qū)域，也可以是具有保持電荷功能的膜)和使電荷難以逃逸的區(qū)域(也可以是具有使電荷難以逃逸的功能的膜)構成以外，實質上是與圖1的存儲元件同樣的構成。
第1、第2存儲器功能體261、262，從提高存儲器保持特性的觀點來看，最好包含具有保持電荷功能的電荷保持膜和絕緣膜。上述存儲元件，采用具有捕獲電荷的能級的硅氮化膜242作為電荷保持膜的一例，并采用具有防止電荷保持膜積累的電荷耗散作用的硅氧化膜241、243作為絕緣膜的一例。通過第1、第2存儲器功能體261、262含有電荷保持膜和絕緣膜，則可以防止電荷耗散，提高保持特性。并且，當?shù)?、第2存儲器功能體261、262含有電荷保持膜和絕緣膜時，與第1、第2存儲器功能體261、262僅由電荷保持膜構成的情況比較，可以適度減小電荷保持膜的體積，限制電荷保持膜內的電荷移動，能夠在存儲保持中抑制電荷移動引起的特性變化。此外，由于是硅氮化膜242被硅氧化膜241、243夾持的構造，也就是ONO構造，則可以提高重寫動作時的電荷注入效率，更高速地動作。在該存儲元件中，也可以用強電介質替換硅氮化膜242。
保持第1、第2存儲器功能體261、262的電荷的硅氮化膜242，分別與第1、第2擴散區(qū)域212、213重疊。這里，所謂重疊，意味著在第1、第2擴散區(qū)域212、213的至少一部分區(qū)域上，存在保持電荷區(qū)域(硅氮化膜242)的至少一部分。
圖8中，211是P型半導體襯底，214是柵極絕緣膜，217是柵電極，212是N型第1擴散區(qū)域，213是N型第2擴散區(qū)域，270是柵電極下區(qū)域，271是偏移區(qū)域，272是溝道區(qū)域，281是硅氮化膜242的水平區(qū)域。該偏移區(qū)域271是柵電極217和第1、第2擴散區(qū)域212、213的偏移區(qū)域。柵電極下區(qū)域270和偏移區(qū)域271構成溝道區(qū)域272。溝道區(qū)域272存在于第1擴散區(qū)域212和第2擴散區(qū)域213之間。也就是，在上述溝道區(qū)域的一方的側面形成第1擴散區(qū)域212，在上述溝道區(qū)域的另一方側面形成第2擴散區(qū)域213。第1、第2存儲器功能體261、262在硅氮化膜242的水平區(qū)域281存儲信息。該水平區(qū)域281是在硅氮化膜242相對于半導體襯底211的表面大致平行延伸的區(qū)域。
對于作為保持第1、第2存儲器功能體261、262電荷的區(qū)域的硅氮化膜242與第1、第2擴散區(qū)域212、213進行重疊的效果，予以說明。
圖9是第2存儲器功能體262周邊部的擴大圖。如圖9所示，在第2存儲器功能體262周邊部，設定柵電極217與第2擴散區(qū)域213的偏移量為W1，設定在柵電極217的溝道長方向(圖中左右方向)切斷面的第2存儲器功能體262的寬度為W2，則第2存儲器功能體262和第2擴散區(qū)域213的重疊量以W2-W1表示。這里重要的是由第2存儲器功能體262中硅氮化膜242構成的第2存儲器功能體262，與第2擴散區(qū)域213重疊，也就是滿足W2＞W1的關系。
圖9的第2存儲器功能體262中，離開硅氮化膜242的柵電極217側的一端，與離開柵電極217側的第2存儲器功能體262的一端一致，所以將第2存儲器功能體262的寬度定義為W2。
如圖10所示，當由硅氮化膜1242和硅氧化膜1241、1243構成第2存儲器功能體1262時，第2存儲器功能體1262的柵電極217反對側的一端，與硅氮化膜1242a的柵電極217反對側的一端不一致。也就是，第2存儲器功能體1262的圖中右側的一端與硅氮化膜1242的圖中右側的一端不一致。這時，從第2存儲器功能體1262的柵電極217側的一端，直到硅氮化膜1242的柵電極217的反對側的一端，可以定義為W2。
圖11是在圖9的存儲元件的構造中，表示將W2固定為100nm，變化W1時的漏極電流Id的變化。這里，漏極電流Id的求法是將第2存儲器功能體262設定為消去狀態(tài)(積累空穴)，設第1擴散區(qū)域212為源極區(qū)域，設第2擴散區(qū)域213為漏極區(qū)域，利用裝置模擬求出。
從圖11可見，當W1為100nm或以上時，也就是，硅氮化膜242與擴散區(qū)域213不重疊時，漏極電流Id急劇減少。由于漏極電流值與讀出動作速度大致成比例，則設W1為100nm或以上時，存儲元件的性能急速劣化。另一方面，在硅氮化膜242與擴散區(qū)域213重疊的范圍，漏極電流Id的減少緩慢。因此，在大量生產制造中考慮偏差時，如果作為具有保持電荷功能的膜的硅氮化膜242的至少一部分與源極/漏極區(qū)域(第1、第2擴散區(qū)域211，213)不重疊，則事實上難以得到存儲功能。
依據(jù)上述裝置模擬的結果，將W2固定為100nm，將W1作為設計值設定為60nm以及100nm，制造存儲單元陣列。當W1為60nm時，硅氮化膜142與第1、第2擴散區(qū)域212、213按設計值40nm進行重疊；當W1為100nm時，作為設計值不重疊。測定這些存儲單元陣列的讀出時間，其結果，按照考慮偏差的最壞情況進行比較，與W1設計值為100nm的情況相比，W1設計值為60nm時，讀出存取時間為100倍高速。實用上，讀出存取時間最好是每1位100納秒或以下，但當W1＝W2，不可能完成該條件?？紤]到制造偏差時，最好是(W2-W1)＞10nm。
如圖9所示，在第1存儲器功能體261的水平區(qū)域281存儲的信息的讀出，與上述第1參考例一樣，最好將第1擴散區(qū)域212作為源極區(qū)域，將第2擴散區(qū)域213作為漏極區(qū)域，在接近溝道區(qū)域272中漏極區(qū)域一側形成夾斷點(pinchoff point)。也就是，在讀出第1、第2存儲器功能體261、262之一存儲的信息時，最好在溝道區(qū)域272內，接近第1、第2存儲器功能體261、262中的另一個的區(qū)域，形成夾斷點。這樣，不管第1、第2存儲器功能體261、262中的另一個的存儲狀況如何，都可以高靈敏度地檢出第1、第2存儲器功能體261、262之一的存儲信息。因此，在讀出第1、第2存儲器功能器261、262之一存儲的信息時，在溝道區(qū)域272內，接近第1、第2存儲器功能體261、262中的另一個的區(qū)域形成夾斷點，這是可以進行2位動作的要素。
另一方面，當僅在第1、第2存儲器功能體261、262之一存儲信息使用時，或者，使第1存儲器功能體261和第2存儲器功能體262處于相同存儲狀態(tài)使用時，則在信息讀出時可以不一定形成夾斷點。
圖8中未圖示，但希望在半導體襯底211的表面形成阱區(qū)域(N溝道元件時是P型阱)。通過形成上述阱區(qū)域，使溝道區(qū)域的雜質濃度最適于存儲器動作(重寫動作和讀出動作)，并且容易控制其他電特性(耐壓、結電容、短溝道效應)。
存儲器功能體最好含有相對于柵極絕緣膜表面大致平行配置的電荷保持膜。換言之，存儲器功能體的電荷保持膜的上面，最好配置在離半導體襯底表面大致相等的距離。作為具有相對于半導體襯底表面大致平行的上面的電荷保持膜的一例，是圖12所示第2存儲器功能體2262的硅氮化膜2242。該第2存儲器功能體2262由硅氮化膜2242和硅氧化膜2444構成，硅氮化膜2242具有相對于柵極絕緣膜214表面大致平行的面。換言之，整個硅氮化膜2242，以柵極絕緣膜214的表面為基準位于大致相同高度。
在第2存儲器功能體2262中，通過存在與柵極絕緣膜214表面大致平行的硅氮化膜2242，則可以根據(jù)硅氮化膜2242積累的電荷的多少，有效地控制偏移區(qū)域271的反轉層的形成容易度，進而增加存儲效果。并且，通過使硅氮化膜2242大致平行于柵極絕緣膜214的表面，則即使在偏移量(W1)出現(xiàn)偏差時，也可以保持存儲效果的變化較小，能夠抑制存儲效果的偏差。而且，也能夠抑制電荷向硅氮化膜2242上部方向移動，抑制在存儲保持中因電荷移動引起的特性變化。
第2存儲器功能體2262最好含有將與柵極絕緣膜214的表面大致平行的硅氮化膜2242和溝道區(qū)域(或者阱區(qū)域)隔離的絕緣膜(例如硅氧化膜244中偏移區(qū)域271上的部分)。利用該絕緣膜，可以抑制電荷保持膜積累的電荷的耗散，得到保持特性良好的存儲元件。
通過控制硅氮化膜2242的膜厚，以及將硅氮化膜2242下的絕緣膜(硅氧化膜2244中偏移區(qū)域271上的部分)的膜厚控制為一定，可以將從半導體襯底2 11的表面到電荷保持膜中積累的電荷的距離大致保持為一定。也就是，能夠將從半導體襯底211的表面到電荷保持膜中積累的電荷的距離，控制在從硅氮化膜2242下的絕緣膜的最小膜厚值，到硅氮化膜2242下的絕緣膜的最大厚度值與硅氮化膜2242的最大膜厚值的和之間。這樣，可以大致控制由于硅氮化膜2242積累的電荷產生的電力線密度，使存儲元件的存儲效果的大小偏差非常小。
也可以如硅氮化膜2242那樣形成上述第1、第2存儲器功能體261、262的水平區(qū)域281。
第3參考例本發(fā)明第3參考例的半導體存儲裝置的存儲器功能體262，作為電荷保持膜的硅氮化膜242，如圖13所示，是大致均勻的膜厚，具有相對于柵極絕緣膜214的表面大致平行配置的水平區(qū)域281，以及相對于柵電極217的側面大致平行配置的垂直區(qū)域282。
在柵電極217施加正電壓時，存儲器功能體262中的電力線如箭頭283所示，2次通過硅氮化膜242。具體地說，上述電力線通過硅氮化膜242的垂直區(qū)域282后，再通過硅氮化膜242的水平區(qū)域281。在柵電極217上施加負電壓時，電力線的方向為相反一側(與箭頭283反方向)。這里，硅氮化膜242的電導率約為6，硅氧化膜241、243的電導率約為4。因此，與僅存在水平區(qū)域281的情況相比，垂直區(qū)域282和水平區(qū)域281都存在時，在電力線(箭頭283)方向的存儲器功能體262的實際電導率變大，可以使電力線兩端的電位差更小。也就是為了增強偏移區(qū)域271的電場，使用在柵電極217上施加電壓的較多部分。
重寫動作時，電荷注入到硅氮化膜242是由于偏移區(qū)域271的電場引入發(fā)生的電荷。因而，通過硅氮化膜242包含垂直區(qū)域282，則重寫動作時注入到存儲器功能體262的電荷增加，重寫速度加大。
當硅氧化膜243的部分也是硅氮化膜時，也就是，電荷保持膜相對于與柵極絕緣膜214的表面對應的高度不均等時，電荷向硅氮化膜的上方向移動顯著，保持特性惡化。
電荷保持膜，替代硅氮化膜，最好由電導率非常大的氧化鉿等高電介質形成。
存儲器功能體最好還含有隔離大致平行于柵極絕緣膜表面的電荷保持膜和溝道區(qū)域(或者阱區(qū)域)的絕緣膜(硅氧化膜241中偏移區(qū)域271上的部分)。利用該絕緣膜，可以抑制電荷保持膜積累的電荷的耗散，進一步提高保持特性。
存儲器功能體最好還含有隔離柵電極和在大致平行于柵電極側面的方向延伸的電荷保持膜的絕緣膜(與硅氧化膜241中柵電極217連接的部分)。利用該絕緣膜，從柵電極向電荷保持膜注入電荷防止電特性變化，能夠提高存儲元件的可靠性。
與上述第2參考例一樣，最好將硅氮化膜242下的絕緣膜(硅氧化膜241中偏移區(qū)域271上的部分)的膜厚控制為大致一定，將配置在柵電極側面上的絕緣膜(與硅氧化膜241中柵電極217連接的部分)的膜厚控制為一定。這樣，可以大致控制由硅氮化膜242積累的電荷發(fā)生的電力線的密度，防止電荷漏泄。
第4參考例本發(fā)明的第4參考例，對于半導體存儲裝置的存儲元件的柵電極、存儲器功能體以及源極/漏極區(qū)域間距離的最佳化，予以說明。
如圖14所示，A是在溝道長方向切斷面的柵電極長，B是源極/漏極區(qū)域間的距離(溝道長)，C是從一個存儲器功能體一端到另一個存儲器功能體一端的距離，也就是，從具有保持在溝道長方向切斷面的一個存儲器功能體內電荷的功能膜的一端(與柵電極離開的一側)到具有保持另一個存儲器功能體內電荷的功能膜的一端(與柵電極離開的一側)的距離。
這種存儲元件，最好A＜C。通過滿足這種關系，則在溝道區(qū)域中柵電極217下的柵電極下區(qū)域和第1、第2擴散區(qū)域212、213之間存在偏移區(qū)域271。這樣，利用在第1、第2存儲器功能體261、262的硅氮化膜242積累的電荷，在整個偏移區(qū)域271，反轉容易性有效變動。因此，存儲效果增大，特別是實現(xiàn)了讀出動作的高速化。
當柵電極217和第1、第2擴散區(qū)域212、213偏移時，也就是A＜B成立時，在柵電極217施加電壓時的偏移區(qū)域的反轉容易性，將由于存儲器功能體積累的電荷量，變化很大，則存儲效果增大，并可減低短溝道效應。
但是，在出現(xiàn)存儲效果的范圍內，也可以不一定存在偏移區(qū)域271。在不存在偏移區(qū)域271時，若第1、第2擴散區(qū)域212、213的雜質濃度足夠稀薄，在第1、第2存儲器功能體261、262的硅氮化膜242，也能發(fā)現(xiàn)存儲效果。
如圖11所示，硅氮化膜242的至少一部分若不與源極/漏極區(qū)域(第1、第2擴散區(qū)域212、213)重疊，由于事實上難以得到存儲功能，因此希望B＜C。
因而，最好是A＜B＜C。
圖14的存儲元件，實質上具有與上述第2參考例的存儲元件同樣的構成。
第5參考例本發(fā)明第5參考例的半導體存儲裝置的存儲元件，如圖15所示，除了將上述第2參考例的半導體襯底作為SOI襯底以外，實質上具有同樣的構成。
該存儲元件，在半導體襯底286上形成埋入氧化膜288，并在其上形成SOI層。在SOI層內形成第1、第2擴散區(qū)域212、213，其以外的區(qū)域為體區(qū)域287。
利用該存儲元件，也可以發(fā)揮與上述第2參考例的存儲元件同樣的作用效果。并且，由于能夠顯著減小第1、第2擴散區(qū)域212、213與體區(qū)域287的結電容，則可以實現(xiàn)元件高速化和低消耗電力化。
第6參考例本發(fā)明第6參考例的半導體存儲裝置的存儲元件，如圖16所示，鄰接N型第1、第2擴散區(qū)域212、213的溝道側，除了追加P型高濃度區(qū)域291以外，實質上具有與上述第2參考例的存儲元件同樣的構成。
賦予P型高濃度區(qū)域291P型的雜質(例如硼)濃度，高于賦予柵電極下區(qū)域292P型的雜質濃度。賦予P型高濃度區(qū)域291P型的雜質濃度，例如5×1017～1×1019cm-3是適當?shù)摹烹姌O下區(qū)域292的P型的雜質濃度，例如可以為5×1016～1×1018cm-3。
這樣，通過設置P型高濃度區(qū)域291，則第1、第2擴散區(qū)域212、213與半導體襯底211的結，在第1、第2存儲器功能體261、262的正下方突變。因此，在寫入和消去動作時易于發(fā)生熱載流子，可以降低寫入動作和消去動作的電壓，或者使寫入動作和消去動作高速度。并且，由于柵電極下區(qū)域292的雜質濃度較為稀薄，則存儲器在消去狀態(tài)時的閾值較低，漏極電流變大。因此，讀出速度提高。因而，重寫電壓較低或重寫速度較高，而且可以得到讀出速度較高的存儲元件。
圖16中，源極/漏極區(qū)域(第1、第2擴散區(qū)域212、213)附近，在第1、第2存儲器功能體261、262下(不是柵電極217的正下方)，通過設置P型高濃度區(qū)域291，則作為存儲元件全體的閾值顯著上升。該上升程度，與P型高濃度區(qū)域291在柵電極217正下方的情況相比，顯著增大。當在第1、第2存儲器功能體261、262寫入的電荷(當存儲元件是N溝道型時為電子)進行積累時，其差別更大。另一方面，當在第1、第2存儲器功能體261、262積累足夠的消去電荷(當存儲元件是N溝道型時為空穴)時，作為存儲元件全體的閾值，降低到由溝道區(qū)域的柵電極217下的區(qū)域(柵電極下區(qū)域292)的雜質濃度決定的閾值。也就是，消去時的閾值不依存于P型高濃度區(qū)域291的雜質濃度，另一方面寫入時的閾值受到非常大的影響。因而，通過將P型高濃度區(qū)域291配置在存儲器功能體下源極/漏極區(qū)域(第1、第2擴散區(qū)域212、213)附近，則僅寫入時的閾值非常大地變動，可以顯著增大存儲效果(寫入時與消去時的閾值之差)。
第7參考例本發(fā)明第7參考例的半導體存儲裝置的存儲元件，如圖17所示，除了隔離作為電荷保持膜的硅氮化膜242和P型半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜(對于硅氧化膜241，與半導體襯底211連接的部分)的厚度T1比柵極絕緣膜214的厚度T2較薄之外，實質上具有與上述第2參考例同樣的構成。
上述柵極絕緣膜214，根據(jù)存儲元件重寫動作時的耐壓要求，柵極絕緣膜214的厚度T2存在下限值。然而，上述絕緣膜的厚度T1，不考慮耐壓要求，可以比柵極絕緣膜214的厚度T2薄。
該存儲元件，對于絕緣膜的厚度T1的設計自由度較高，其理由如下。
若根據(jù)該存儲元件，隔離上述硅氮化膜242和半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜，并未被柵電極217和半導體襯底211的溝道區(qū)域或阱區(qū)域夾持。因此，在隔離上述硅氮化膜242和半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜上，在柵電極217和半導體襯底211的溝道區(qū)域或阱區(qū)域間起作用的高電場沒有直接作用，而是來自柵電極217在橫方向擴展的較弱電場起作用。其結果，可以不考慮上述絕緣膜(在硅氧化膜214，與半導體襯底211連接的部分)的耐壓要求，可以使厚度T1比厚度T2薄。通過使厚度T1較薄，則向第1、第2存儲器功能體261、262的電荷注入容易，可以降低寫入動作和消去動作的電壓，或者，可以高速進行寫入動作和消去動作，并且，在硅氮化膜242積累電荷時，由于在半導體襯底211的溝道區(qū)域或阱區(qū)域感應的電荷量增加，則能加大存儲效果。
然而，第2存儲器功能體262中的電力線，如圖13的箭頭284所示，是未通過硅氮化膜242的較短的電力線。由于在這樣短的電力線上電場強度較大，則沿該電力線的電場在重寫動作時具有很大作用。通過使厚度T1較薄，硅氮化膜242移動到圖的下側，箭頭284方向的電力線通過硅氮化膜。因此，沿箭頭284方向電力線的第2存儲器功能體212中的實效電導率變大，可使電力線兩端的電位差更小。因而，為了增強偏移區(qū)域的電場，使用在柵電極217上施加電壓的較多部分，實現(xiàn)了寫入動作和消去動作的高速度。說明省略，但在第1存儲器功能體261中，電力線與圖13一樣。
對此，例如，作為閃速存儲器代表的EEPROM，隔離浮動柵和溝道區(qū)域或阱區(qū)域的絕緣膜，由于被柵電極(控制柵極)和溝道區(qū)域或阱區(qū)域夾持，則來自柵電極的高電場能夠直接作用。因此，對于EEPROM來說，隔離浮動柵和溝道區(qū)域或阱區(qū)域的絕緣膜厚度受到限制，阻礙了存儲元件功能的最佳化。
從上述可見，通過使T1＜T2，能夠不降低存儲元件的耐壓性能，降低寫入動作和消去動作的電壓，或者使寫入動作和消去動作高速度，進一步增大存儲效果。上述絕緣膜的厚度T1，在制造加工中的均勻性和膜質可以維持一定的水準，而且，作為保持特性不會極端劣化的限度，最好是0.8nm或以上。
具體地說，例如在設計規(guī)則高的高耐壓是必要的液晶驅動器LSI時，為了驅動液晶面板TFT(薄膜晶體管)，必須最大15～18V的電壓。因此，通常不可能使柵極氧化膜214薄膜化。液晶驅動器LSI中，當作為圖象調整用混載本參考例的非易失性存儲器時，本參考例的存儲元件，可以獨立于柵極絕緣膜厚度，對厚度T1進行最佳設計。例如，對于柵電極長(字線寬)為250nm的存儲單元，可以分別設定T1＝20nm，T2＝10nm，實現(xiàn)寫入效率好的存儲單元。
上述絕緣膜的厚度T1即使比通常邏輯晶體管厚也不會發(fā)生短溝道效應，其理由是因為源極·漏極區(qū)域(第1、第2擴散區(qū)域212、213)相對于柵電極217進行了偏移。
第8參考例本發(fā)明第8參考例的半導體存儲裝置的存儲元件，如圖18所示，除了隔離作為電荷保持膜的硅氮化膜242和P型半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜(硅氧化膜241中，與半導體襯底211連接的部分)的厚度T1比柵極絕緣膜2214的厚度T2較厚之外，具有實質與上述第2參考例同樣的構成。
根據(jù)防止上述存儲元件短溝道效應的要求，柵極絕緣膜214的厚度T2存在上限值。然而，上述絕緣膜的厚度T1，不考慮防止短溝道效應的要求，可以比柵極絕緣膜214的厚度T2厚。也就是，當精細化定標(scaling)進展時(柵極絕緣膜214的薄膜化進行時)，由于可以獨立于柵極絕緣膜厚對隔離硅氮化膜242和溝道區(qū)域或阱區(qū)域的絕緣膜厚度T1進行最佳設計，則第1、第2存儲器功能體261、262具有沒有定標障礙的功效。
在上述存儲元件中，如上述那樣對厚度T1的設計自由度較高的理由。如前所述，即隔離硅氮化膜242和P型半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜，未被柵電極217和溝道區(qū)域或阱區(qū)域夾持。其結果，可以不管相對于柵極絕緣膜214的短溝道效應防止的要求，設定厚度T1比厚度T2厚。
通過使厚度T1較厚，則可防止第1、第2存儲器功能體261、262積累的電荷耗散，改善存儲器的保持特性。
因此，通過設定T1＞T2，則可以改善不使存儲元件的短溝道效應惡化的保持特性。
上述絕緣膜的厚度T1，考慮重寫速度的降低，最好是20nm或以下。
作為閃速存儲器代表的現(xiàn)有非易失性存儲器，選擇柵電極構成寫入消去柵電極，對應于該寫入消去柵電極的柵極絕緣膜(內包浮動柵)兼用電荷積累膜。因此，由于精細化(為了抑制短溝道效應，必須薄膜化)的要求與確?？煽啃?為了抑制保持電荷的漏泄，隔離浮動柵和溝道區(qū)域或阱區(qū)域的絕緣膜厚度不可能薄膜化到7nm或以下)的要求是相反的，難于精細化。實際上，根據(jù)ITRS(International Technology Roadmap for Semiconductors)，并未將物理柵極長的精細化為0.2微米以下作為目標。
對此，本參考例的存儲元件，如上所述，通過可以分別設計厚度T1和厚度T2，則與非易失性存儲器相比，可以精細化。
例如，對于柵電極長(字線寬)45nm的存儲單元，分別設定T2＝4nm，T1＝7nm，可以實現(xiàn)不發(fā)生短溝道效應的存儲元件。即使設定T2比通常的邏輯晶體管較厚，短溝道效應也不會發(fā)生的理由是相對于柵電極217，源極/漏極區(qū)域(第1、第2擴散區(qū)域212，213)進行了偏移。
本參考例的存儲元件，由于相對于柵電極217，源極/漏極區(qū)域進行了偏移，則與通常的邏輯晶體管比較，更容易精細化。
也就是，由于在第1、第2存儲器功能體261、262的上部不存在輔助寫入、消去的電極，則在隔離硅氮化膜242和P型半導體襯底211的溝道區(qū)域或阱區(qū)域的絕緣膜上，在輔助寫入、消去的電極和溝道區(qū)域或阱區(qū)域之間起作用的高電場不會直接作用，僅是來自柵電極217在橫方向擴展的較弱電場起作用。因此，對于相同的加工精度，可以實現(xiàn)保有與邏輯晶體管的柵極長相同程度以上的精細化的柵極長的存儲元件。
第9參考例本發(fā)明的第9參考例，涉及進行半導體存儲裝置的存儲元件重寫時的電特性變化。
圖19表示當N溝道型存儲元件的存儲器功能體中電荷量變化時，漏極電流Id對柵極電壓Vg的特性(實測值)。圖19中，實線表示消去狀態(tài)的漏極電流Id與柵極電壓Vg的關系，虛線表示寫入狀態(tài)的漏極電流Id與柵極電壓Vg的關系。
從圖19可見，從實線所示的消去狀態(tài)進行寫入動作時，不僅閾值簡單上升，特別是在子閾值區(qū)域圖形斜度顯著減少。因此，即使在柵極電壓Vg比較高的區(qū)域，消去狀態(tài)與寫入狀態(tài)的漏極電流變大。例如，即使在Vg＝2.5V，電流比保持2位以上。該特性與圖32所示閃速存儲器的情況大不相同。
該特性的出現(xiàn)，是由于柵電極和擴散區(qū)域偏移，柵極電場難以達到偏移區(qū)域而引起的特有現(xiàn)象。存儲元件在寫入狀態(tài)時，即使在柵電極施加正電壓，在存儲器功能體下的偏移區(qū)域，反轉層也極難形成。這就是在寫入狀態(tài)下子閾值區(qū)域的Id-Vg曲線斜度小的原因。
另外，存儲元件在消去狀態(tài)時，在偏移區(qū)域感應高密度的電子。當柵電極施加OV時(也就是截斷狀態(tài)時)，在柵電極下的溝道不會感應電子(因此截斷電流小)。這就是在消去狀態(tài)下子閾值區(qū)域的Id-Vg曲線斜度變大，并且在閾值以上的區(qū)域電流增加率(電導)也變大的原因。
從上述可見，上述第1參考例～第9參考例的存儲元件，可以使寫入時與消去時的漏極電流比特別大。
第1實施方式圖20表示本發(fā)明第1實施方式的存儲元件的概略斷面圖。圖20中，與圖8所示第2參考例的構成部分相同的構成部分，附與與圖8的構成部分相同的參照號碼，省略說明，或者簡單說明。
本發(fā)明第1實施方式的存儲元件，如圖20所示，具有半導體襯底211；在半導體襯底211上形成的柵極絕緣膜214；在柵極絕緣膜214上形成單一的柵電極217；在柵電極217的一個側面形成的第1存儲器功能體261；在柵電極217的另一個側面形成的第2存儲器功能體262；在半導體襯底211的柵電極217側的表面部形成的P型溝道區(qū)域472；在溝道區(qū)域472的一個側面形成的N型第1擴散區(qū)域212；在溝道區(qū)域472的另一個側面形成的N型第2擴散區(qū)域213。
上述第1、第2存儲器功能體261、262分別具有具備捕獲電荷的能級的硅氮化膜242；夾持硅氮化膜242并具有防止電荷保持膜積累的電荷耗散的能力的硅氧化膜241、243。也就是，上述第1、第2存儲器功能體261、262都有保持電荷的功能。
上述溝道區(qū)域472由位于第1、第2存儲器功能體261、262下的偏移區(qū)域401，以及位于柵電極217下的柵電極下區(qū)域402構成。偏移區(qū)域401形成于柵電極下區(qū)域402兩側。更詳細地說，偏移區(qū)域401形成于溝道區(qū)域472與第1、第2存儲器功能體261、262的界面附近的溝道區(qū)域472。另一方面，柵電極下區(qū)域402形成于溝道區(qū)域472與柵極絕緣膜214的界面附近的溝道區(qū)域472。賦予偏移區(qū)域401P型導電型的雜質濃度，與賦予柵電極下區(qū)域402P型導電型的雜質濃度相比，有效變稀薄。
本實施方式中，半導體襯底211是半導體層的一例，偏移區(qū)域401是第1區(qū)域的一例，柵電極下區(qū)域402是第2區(qū)域的一例。
這樣，本實施方式的存儲元件與圖8第2參考例的存儲元件的不同點是具有溝道區(qū)域472。更詳細地說，本實施方式的存儲元件與圖8第2參考例的存儲元件的不同點是在第1、第2存儲器功能體261、262下形成偏移區(qū)域401；在柵電極217下形成柵電極下區(qū)域402；賦予偏移區(qū)域401P型導電型的雜質濃度，與賦予柵電極下區(qū)域402P型導電型的雜質濃度相比，有效變稀薄。換言之，本實施方式的存儲元件，將上述第2參考例中溝道區(qū)域272替換為溝道區(qū)域472。
圖21表示上述第2參考例的存儲元件反復進行寫入動作和消去動作時，消去動作后的漏極電流與重寫次數(shù)的關系。
上述第2參考例的存儲元件，在進行105次由寫入動作和消去動作構成的一系列重寫動作后，消去動作后的漏極電流，約為進行重寫動作前的1/10。這樣，當消去動作后的漏極電流減少時，存儲窗(memroy window，消去動作后的漏極電流與寫入動作后的漏極電流之差)也減少了。因此，隨著重寫次數(shù)的增加，存儲窗減少，導致讀出速度降低?；蛘?，為了維持所定的讀出速度，要限制重寫次數(shù)。
圖21所示重寫動作的反復導致的漏極電流的減少，認為是由于硅氧化膜和半導體襯底的界面發(fā)生的界面能級、硅氧化膜中發(fā)生的電荷陷阱、硅氮化膜中殘留的電子等，引起了子閾值系數(shù)的惡化和相互電導的降低。
圖22表示本實施方式的存儲元件反復進行寫入動作和消去動作時，消去動作后的漏極電流和重寫次數(shù)的關系。
本實施方式的存儲元件，進行105次由寫入動作和消去動作構成的一系列重寫動作后，消去動作后的漏極電流約為進行重寫動作前的75％。也就是，本實施方式的存儲元件，消去動作后的漏極電流的減少率大幅度改善了約25％。
本實施方式的存儲元件，反復進行重寫動作前的消去動作后的漏極電流值，與上述第2參考例的存儲元件相比，大幅度增加。具體地說，上述第2參考例的存儲元件，反復進行重寫動作前的消去動作后的漏極電流是48μA，對此，本實施方式的存儲元件，反復進行重寫動作前的消去動作后的漏極電流為123μA。
從以上結果可見，由于設置了溝道區(qū)域472，抑制了重寫引起的存儲窗的減少，所以讀出速度提高，重寫次數(shù)增加。
由于采用圖20所示的構造，不僅可以抑制重寫動作反復進行引起的劣化，還能抑制因制造工藝引起的偏移量偏差導致的特性偏差。這里，上述制造工藝引起的偏移量偏差，是因為柵電極側壁膜厚的偏差，以及退火條件的偏差引起的雜質擴散的偏差。并且，上述特性偏差，還是讀出動作時漏極電流(讀出電流)的偏差。因此，即使存在上述制造工藝偏差引起的偏移量偏差時，也可以抑制特性偏差。因而，能夠提高半導體存儲裝置的成品率。
所謂設置與柵電極下區(qū)域402相比雜質濃度稀薄的偏移區(qū)域401，意味著使溝道區(qū)域的存儲器功能體下的部分的雜質濃度與溝道區(qū)域的柵電極下的部分的雜質濃度相比，較為稀薄。為了抑制重寫動作反復進行引起的存儲元件劣化，并保持存儲元件的其他特性良好，重要的是不是在整個溝道區(qū)域設置雜質濃度稀薄的區(qū)域，而大致僅在存儲區(qū)域的存儲器功能體下的部分設置雜質濃度稀薄的區(qū)域。也就是，最好在溝道區(qū)域的柵電極下的部分保留了雜質濃度不稀薄的區(qū)域。當在整個溝道區(qū)域設置雜質濃度稀薄的區(qū)域時，由于消去動作后的存儲元件的閾值過低，則關斷泄漏(off-leakage)增大。當關斷泄漏增大，在使存儲元件集成化實現(xiàn)存儲單元陣列時，與位線連接的存儲元件數(shù)量受到限制。并且，由于短溝道效應惡化，則存儲元件的精細化困難。因此，是阻礙了半導體存儲裝置的高密度化的因素。所以，雜質濃度稀薄的區(qū)域最好僅大致設置在存儲器功能體下的部分。
本實施方式中，采用了由偏移區(qū)域401和柵電極下區(qū)域402構成的溝道區(qū)域472，但也可以采用從擴散區(qū)域側的區(qū)域向柵極絕緣膜下的區(qū)域雜質濃度逐漸增加的溝道區(qū)域。也就是，也可以采用從溝道區(qū)域與擴散區(qū)域的PN結向柵極絕緣膜下的區(qū)域P型雜質的濃度有效變濃的溝道區(qū)域。即使采用這樣的溝道區(qū)域時，也可以得到與本實施方式的存儲元件同樣的效果。
以下，對于在圖20的存儲元件中設置從擴散區(qū)域側的區(qū)域向柵極絕緣膜下的區(qū)域雜質濃度逐漸增加的溝道區(qū)域的情況，予以說明。
圖23表示在圖20的A-A線的有效濃度輪廓圖的模擬結果的一例。這里，所謂有效濃度在設定賦予N型導電型的雜質濃度為ND，賦予P型導電型的雜質濃度為NA時，是指|ND-NA|。圖23中，箭頭S表示的范圍內位置對應于第1擴散區(qū)域212內的位置。圖23中，箭頭O表示的范圍內位置對應于偏移區(qū)域內的位置，箭頭G表示的范圍內位置對應于柵電極下區(qū)域內的位置。也就是，圖23中，箭頭O和箭頭G表示的區(qū)域對應于溝道區(qū)域。并且，圖23中，縱軸表示有效的雜質濃度，箭頭S表示的區(qū)域為N型，箭頭O和箭頭G表示的區(qū)域為P型。
從圖23可知，賦予溝道區(qū)域P型導電型的雜質濃度NA，從溝道區(qū)域與第1擴散區(qū)域212的PN結向柵極絕緣膜214下的區(qū)域逐漸變濃。未予圖示，但即使從溝道區(qū)域與第2擴散區(qū)域213的PN結向柵極絕緣膜214下的區(qū)域，賦予溝道區(qū)域P型導電型的雜質濃度NA逐漸變濃。
圖24表示在圖20的B-B線的有效濃度輪廓圖的模擬結果的一例。
從圖24可知，賦予溝道區(qū)域P型導電型的雜質有效濃度，隨其深度逐漸變濃。也就是，在上述溝道區(qū)域的第2存儲器功能體262下的部分，第2存儲器功能體262側最表面的雜質濃度NA有效變?yōu)樽钕”　Ｎ从鑸D示，但即使在上述溝道區(qū)域的第1存儲器功能體261下的部分，第1存儲器功能體261側最表面的雜質濃度NA有效變?yōu)樽钕”　?br> 圖20所示存儲元件的溝道區(qū)域雜質濃度分布，在柵電極217的電位與第1、第2擴散區(qū)域212、213的電位相等時，也就是在截斷狀態(tài)時，最好設定成溝道區(qū)域472的第1、第2存儲器功能體261、262下的部分(偏移區(qū)域401)耗盡化。這時，在半導體襯底211與第1、第2擴散層域212、213的PN結形成的耗盡層，以及在柵電極217下形成的耗盡層，通過偏移區(qū)域401(半導體襯底211和第1、第2存儲器功能體261、262界面附近的區(qū)域)連接。這種狀態(tài)的雜質分布，賦予P型雜質濃度的雜質濃度NA和賦予N型導電型的雜質濃度ND在偏移區(qū)域401附近大致相等時(在偏移區(qū)域401附近，有效雜質濃度與柵電極下區(qū)域402相比較稀薄)，可以實現(xiàn)。在這樣的條件下，能夠充分得到提高讀出速度、增加重寫次數(shù)、成品率提高的效果。
在圖20的存儲元件設置從擴散區(qū)域側的區(qū)域向柵極絕緣膜下區(qū)域雜質濃度逐漸增加的溝道區(qū)域的情況下，當溝道區(qū)域的雜質濃度分布使柵電極217的電位與第1、第2擴散區(qū)域212、213的電位相等時，最好設定成溝道區(qū)域的第1、第2存儲器功能體下的部分(偏移區(qū)域401)的至少一部分耗盡化。
上述實施方式中，可以使賦予偏移區(qū)域401的各部分P型導電型的雜質濃度大致相同。并且，也可以使賦予柵電極下區(qū)域402的各部分P型導電型的雜質濃度大致相同。
第2實施方式圖25表示本發(fā)明第2實施方式的存儲元件概略斷面圖。圖25中，與圖20所示第1實施方式的構成部相同的構成部，附與與圖20的構成部相同的參照號碼，省略說明。
本實施方式的存儲元件與圖20第1實施方式的存儲元件的不同是在偏移區(qū)域401的正下方設置P型區(qū)域403。賦予區(qū)域403P型導電型的雜質濃度，與賦予柵電極下區(qū)域402P型導電型的雜質濃度相比，有效變濃。此外，區(qū)域403連接于偏移區(qū)域401的底部。該區(qū)域403是第3區(qū)域的一例。
圖26表示在圖25的C-C線的有效濃度輪廓圖模擬結果的一例。
從圖26可知，在第2存儲器功能體262下位于第2擴散區(qū)域213側方的部分，半導體襯底211的第2存儲器功能體262側的最表面的有效雜質濃度最為稀薄。并且，在上述部分，賦予P型導電型的雜質有效濃度，隨深度逐漸增大，在深度0.05μm附近變?yōu)樽畲蠛螅徛郎p少。在深度0.05μm附近，設置第2存儲器功能體262下的區(qū)域403。未予圖示，但在第1存儲器功能體261下位于第1擴散區(qū)域212側方的部分，有效雜質濃度顯示與圖26同樣的變化。第1存儲器功能體261下的區(qū)域403，也設置在從半導體襯底211的第2存儲器功能體262側的最表面起深度0.05μm附近。
通過在第1、第2存儲器功能體261、262下設置該區(qū)域403，則在半導體襯底211內比較淺部分的PN結的電位傾斜度很陡，可以提高重寫動作時熱載流子的發(fā)生效率。因此，可以使重寫動作反復進行引起的劣化的抑制以及高速重寫動作并存。
從半導體襯底211的深度方向輪廓來看，與有效雜質濃度的峰值對應的深度，最好是距半導體襯底211與硅氧化膜241的界面10nm～80nm(0.01μm～0.08μm)。
若與有效的雜質濃度峰值對應的深度不足10nm時，則在溝道附近(最表面)難以使有效雜質濃度足夠稀薄，不能充分抑制重寫動作反復進行引起的劣化。
若與有效的雜質濃度峰值對應的深度超過80nm時，則在與有效雜質濃度峰值對應的深度附近發(fā)生的熱載流子，在到達硅氮化膜242之前散亂，重寫速度的下降將不可忽視。
因此，將與有效雜質濃度峰值對應的深度設定在10nm～80nm范圍內，可以使重寫動作反復進行引起的劣化的抑制以及高速重寫動作充分并存。
以下，利用圖27A、B，說明本實施方式存儲元件的形成方法。已經概略說明了上述存儲元件的大部分形成方法，以下主要說明形成偏移區(qū)域401和區(qū)域403的程序。
首先，利用公知的方法，如圖27A所示，在P型半導體襯底3211上形成柵極絕緣膜214和柵電極217。
然后，在半導體襯底3211的柵電極217側的全表面，注入賦予N型導電型的雜質411，以及注入賦予P型導電型的雜質412。這時，賦予N型導電型的雜質411，與賦予P型導電型的雜質412相比，注入較淺。
賦予N型導電型的雜質，例如是75As+。75As+可以按注入能量為1KeV～40KeV、注入量為5×1012～1×1014cm-2的條件，注入到半導體襯底3211中。
賦予P型導電型的雜質，例如是11B+。11B+可以按注入能量為500eV～20KeV、注入量為5×1012～1×1014cm-2的條件，注入到半導體襯底3211中。
最好是將作為賦予N型導電型的雜質一例的122Sb+(銻)注入到半導體襯底3211中。由于銻的質量大，則擴散距離小，適合于減小半導體襯底3211的柵電極217側的表面附近的有效雜質濃度。
并且，作為賦予N型導電型的雜質的一例通過采用122Sb+，則有效雜質濃度的峰值可以在更淺的部分產生。其結果，對于抑制重寫動作反復進行引起的劣化以及高速重寫動作兩者都可得到特別的效果。向半導體襯底3211內的雜質注入，柵電極217作為掩模，僅在柵電極217不存在時，進行自匹配注入。
上述雜質注入，可以在形成柵電極217后，在形成柵電極側壁(第1、第2存儲器功能體261、262)之前進行。圖27A中，在半導體襯底3211的柵電極217側的全表面形成硅氧化膜3241和硅氮化膜3242之后，進行上述注入。
在形成柵電極217后，若在未形成硅氧化膜3241的狀態(tài)下進行雜質注入，由于抑制了雜質的深度方向分散，則有利于重寫動作反復進行引起的劣化的抑制以及高速重寫動作。
如圖27A所示，若在硅氮化膜3242形成后進行雜質注入，由于可防止硅氧化膜243(參照圖25或圖27B)的污染，能抑制硅氮化膜242積累的電荷的耗散，提高存儲元件的保持特性。
然后，如圖27B所示，形成柵電極側壁(第1、第2存儲器功能體261、262)和第1、第2擴散區(qū)域212、213。若經過這些工藝處理，賦予N型導電型的雜質411和賦予P型導電型的雜質412進行擴散和激活，形成偏移區(qū)域401和區(qū)域403。
賦予N型導電型的雜質411，與賦予本來存在于半導體襯底3211內的P型導電型的雜質相抵消，使有效雜質濃度下降。
上述形成方法中，當僅將賦予N型導電型的雜質411注入到半導體襯底3211的柵電極217側的全表面時，可以形成圖20的第1實施方式的存儲元件。
第3實施方式圖28表示本發(fā)明第3實施方式的存儲元件的概略斷面圖。圖28中，與圖20所示第1實施方式的構成部相同的構成部，附與與圖20的構成部相同參照號碼，省略說明。
本實施方式的存儲元件與圖20的第1實施方式的存儲元件的不同點是在偏移區(qū)域401和柵電極下區(qū)域402的正下方設置P型區(qū)域404。賦予區(qū)域404P型導電型的雜質濃度，與賦予柵電極下區(qū)域402P型導電型的雜質濃度相比，有效變濃。區(qū)域404連接于偏移區(qū)域401和柵電極下區(qū)域402的底部。該區(qū)域404的第1、第2存儲器功能體261、262下的部分是第3區(qū)域的一例。
本實施方式的存儲元件的器件構造，與上述第2實施方式一樣，可以同時實現(xiàn)由于重寫動作反復進行引起的劣化的抑制，以及高速重寫動作。
并且，由于在偏移區(qū)域401和柵電極下區(qū)域402設置區(qū)域404，有效地抑制了短溝道效應，所以容易實現(xiàn)存儲元件的精細化。
第4實施方式圖29表示本發(fā)明第4實施方式的存儲元件的概略斷面圖。圖29中，與圖25所示第2實施方式的構成部相同的構成部，附與與圖25的構成部相同參照號碼，省略說明。
本實施方式的存儲元件與圖25的第2實施方式的存儲元件的不同點是在第1、第2擴散區(qū)域212、213的正下方設置P型區(qū)域405。賦予區(qū)域405P型導電型的雜質濃度，與賦予柵電極下區(qū)域402P型導電型的雜質濃度相比，有效變稀薄。區(qū)域405連接于第1、第2擴散區(qū)域212、213的底部。該區(qū)域405是第4區(qū)域的一例。
本實施方式的存儲元件，通過采用上述那樣器件構造，可大幅度減少與第1、第2擴散區(qū)域212、213有關的結電容，所以可以高速進行讀出動作。因此，能夠實現(xiàn)重寫動作反復進行引起的劣化的抑制，以及高速度的重寫動作和讀出動作。
第5實施方式圖30表示本發(fā)明第5實施方式的存儲元件的概略斷面圖。圖30中，與圖20所示第1實施方式的構成部相同的構成部，附與與圖20的構成部相同參照號碼，省略說明。
本實施方式的存儲元件與圖20的第1實施方式的存儲元件的不同點是柵極絕緣膜包含高電介質膜(比硅氧化膜電導率大的電介質膜)。因此，本實施方式的存儲元件，與第1實施方式的存儲元件相比，更容易實現(xiàn)精細化。以下說明其理由。
本發(fā)明的半導體存儲裝置，存儲器功能體與柵極絕緣膜獨立形成。因此，可以使上述柵極絕緣體薄膜化，抑制短溝道效應，所以與現(xiàn)有的半導體存儲裝置相比，容易精細化。然而，由于上述柵極絕緣膜必須耐住重寫動作時的電壓，因此柵極絕緣膜的膜厚存在下限。該柵極絕緣膜膜厚的下限，規(guī)定本發(fā)明的半導體存儲裝置的精細化限度。
所以，本實施方式的存儲元件，柵極絕緣膜483包含高電介質膜482。因此，可以如物理膜厚仍然較厚那樣使柵極絕緣膜483的等效氧化膜厚(使用硅氧化膜實現(xiàn)同樣靜電容量時的硅氧化膜厚)變薄。
因此，使仍然保持上述柵極絕緣膜483的耐壓的等效氧化膜厚變薄，即可抑制短溝道效應。其結果，可以使比現(xiàn)有的半導體存儲裝置容易精細化的本發(fā)明的半導體存儲裝置，進一步精細化。
本實施方式的存儲元件，通過使柵極絕緣膜483含有高電介質膜482，柵極絕緣膜483的等效氧化膜厚度變薄(也就是，柵極絕緣膜483的靜電容量變大)，可以使反轉層電荷密度變大，所以與圖20的第1實施方式的存儲元件比較，能夠大幅度增大消去動作后的漏極電流(讀出電流)。因此，可以提高本實施方式的存儲元件的讀出動作速度。
上述柵極絕緣膜483可以由單層高電介質膜構成，但最好是由界面遷移層(低電介質膜)481和高電介質膜482的疊層膜構成。該高電介質膜482可以用例如鉿化合物形成。上述界面遷移層(低電介質膜)481，可以采用例如硅氧化膜和硅氮化膜。
作為上述柵極絕緣膜483的材料選用鉿化合物時，存儲元件即使精細化也能夠維持較高的電導率。這一點，鉿化合物優(yōu)于其他材料。
如上所述，通過使上述柵極絕緣膜483含有鉿化合物，則即使存儲元件精細化也可以維持較高的電導率，特別是對于精細的存儲元件可以得到較高的漏極電流。該性質對于存儲元件特別理想。以下說明其理由。
存儲元件，由于消去動作降低了偏移區(qū)域401部分的閾值(偏移區(qū)域401部分的溝道電阻下降)，漏極電流增加。通過增加上述消去動作的時間，可使偏移區(qū)域401部分的溝道電阻更小，但不可能無限制地加大漏極電流。其原因是隨著上述偏移區(qū)域401部分的溝道電阻變小，柵電極下區(qū)域402部分的溝道電阻為主要電阻，限制了漏極電流。也就是，為了加大漏極電流，必須減小柵電極下區(qū)域402部分的溝道電阻。使用鉿化合物即可實現(xiàn)該柵電極下區(qū)域402部分的溝道電阻的減低。也就是，采用鉿化合物作為上述柵極絕緣膜483的材料時，即使存儲元件精細化，由于柵電極下區(qū)域402的反轉層電荷密度變大，也可以減小柵電極下區(qū)域402部分的溝道電阻。因此，通過將鉿化合物作為上述柵極絕緣膜483的材料，在存儲元件精細化情況下，也能夠增大讀出電流，使讀出動作高速化。
并且，由于上述鉿化合物熱穩(wěn)定性高，則與采用多晶硅柵極的工藝的親和性較高。因此，通過使用鉿化合物作為上述高電介質膜482的材料，制造工藝更容易。
所謂上述鉿化合物可以是鉿氧化物(HfO2)、鉿硅酸鹽(HfSiO、HfSiON)、鉿鋁氧化物(HfAlO)。各元素的比率，可按照能得到希望的特性，進行最佳化。例如，采用氧化鉿作為柵極絕緣膜483的材料時，可以使柵極絕緣膜483的電導率較高(可使柵極絕緣膜的電導率例如為20)，能夠擴大讀出電流增大的效果。采用鉿硅酸鹽作為柵極絕緣膜483的材料時，更容易抑制與半導體襯底211的硅原子的反應，能夠抑制漏泄電流。采用鉿鋁氧化物時，由于熱穩(wěn)定性更高，則制造工藝較為容易。
當上述柵極絕緣膜483由界面遷移層(低電介質膜)481和高電介質膜482的疊層膜構成時，在使柵極絕緣膜的等效氧化膜厚較薄的同時，可以將柵極絕緣膜483與半導體襯底211的界面保持在高等級。也就是，與高電介質和半導體襯底直接連接的情況相比，提高了電荷的移動度，能夠抑制界面的劣化。因此，可以提高存儲元件的讀出動作速度，提高可靠性。
用氧化鉿形成上述高電介質膜482，將界面遷移層481作為硅氧化膜時，例如，可以設定高電介質膜482為10nm，界面遷移層481為1nm，但膜厚并不限定于此。
上述第4實施方式中，界面遷移層481是第1絕緣膜的一例，高電介質膜482是第2絕緣膜的一例。
第6實施方式圖31表示作為本發(fā)明便攜式電子設備器一個例子便攜式電話的概略方框圖。
上述便攜式電話主要具有控制電路511，電池512，RF(無線頻率)電路513，顯示部514，天線515，信號線516和電源線517?？刂齐娐?11中，組裝了含有上述第1～第5實施方式的任一個存儲元件的半導體存儲裝置。控制電路511最好是將同一構造的元件兼用作存儲電路元件和邏輯電路元件的集成電路。這樣，集成電路的制造較容易，特別能夠降低便攜式電子機器的制造成本。
這樣，通過在便攜式電子設備中采用了存儲部和邏輯電路部的混載工藝簡易、精細化容易、而且能夠高速讀出的半導體存儲裝置，提高了便攜式電子設備的可靠性和動作速度，同時可以小型化，并能削減制造成本。
上述第1～第6實施方式中，使用了P型半導體襯底211，但也可以使用N型半導體襯底。當使用N型半導體襯底形成N溝道型存儲元件時，可以在N型半導體襯底的柵電極側的表面部形成P型阱區(qū)域，在該P型阱區(qū)域形成溝道區(qū)域。
上述第1～第6實施方式中，說明了N溝道型存儲元件，但本發(fā)明并不限定于N溝道型存儲元件。也就是，本發(fā)明的存儲元件也可以是P溝道型。例如，對于第1～第6實施方式的存儲元件的各構成部，可使導電型相反，也就是，將P型換成N型，而且，若N型換成P型時，即形成P溝道型存儲元件。P溝道型存儲器在元件，可以用于N型半導體襯底和P型半導體襯底的任一個。使用P型半導體襯底形成P溝道型存儲元件時，可以在P型半導體襯底的柵電極側的表面部形成N型阱區(qū)域，在該N型阱區(qū)域形成溝道區(qū)域。
可以將上述第1～第9參考例和上述第1～第6實施方式進行組合，作為本發(fā)明的半導體存儲裝置。例如，在第1～第9參考例的存儲元件中，設置偏移區(qū)域401、柵電極下區(qū)域402和區(qū)域403～405的至少1個，作為本發(fā)明的一例。并且，也可以在第1～第6實施方式中使用上述第1～第9參考例的使用條件、設計條件和定義等。
本發(fā)明記載如上，但顯而易見本發(fā)明可用多種方法進行變更。這種變更都不看作為脫離本發(fā)明的精神和范圍，對于本領域技術人員而言明顯的改良都理解為包含在以下權利要求范圍內。
權利要求
1.一種半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜，在上述柵極絕緣膜上形成的單一柵電極，在上述柵電極的兩側形成、具有保持電荷的功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域，在上述溝道區(qū)域的兩側形成的第2導電型擴散區(qū)域；在上述溝道區(qū)域和上述存儲器功能體的界面附近的上述溝道區(qū)域形成的第1導電型第1區(qū)域；在上述溝道區(qū)域和上述柵極絕緣膜的界面附近的上述溝道區(qū)域形成的第1導電型第2區(qū)域，賦予上述第1區(qū)域第1導電型的雜質的濃度有效地稀于賦予上述第2區(qū)域第1導電型的雜質的濃度相比。
2.一種半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極的兩側形成、具有保持電荷的功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域；在上述溝道區(qū)域的兩側形成的第2導電型的擴散區(qū)域，賦予上述溝道區(qū)域第1導電型的雜質濃度，從上述溝道區(qū)域與上述擴散區(qū)域的PN結到接近上述柵極絕緣膜下的區(qū)域，有效地變濃。
3.一種半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極的兩側形成、具有保持電荷的功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域；在上述溝道區(qū)域的兩側形成的第2導電型擴散區(qū)域，當使上述柵電極的電位與上述擴散區(qū)域的電位相等時，在上述溝道區(qū)域與上述擴散區(qū)域的PN結形成的耗盡層和在上述柵電極下形成的耗盡層，在上述溝道區(qū)域與上述存儲器功能體的界面附近連接。
4.如權利要求1記載的半導體存儲裝置，其特征在于，具有在上述第1區(qū)域下形成、與上述第1區(qū)域連接的第3區(qū)域，賦予上述第3區(qū)域第1導電型的雜質的濃度有效地濃于賦予上述第2區(qū)域第1導電型的雜質濃度。
5.如權利要求4記載的半導體存儲裝置，其特征在于，賦予上述第3區(qū)域的深度10nm～80nm的部分第1導電型的雜質的濃度有效地濃于賦予上述第3區(qū)域其他部分第1導電型的雜質的濃度。
6.如權利要求4記載的半導體存儲裝置，其特征在于，具有在上述擴散區(qū)域下形成、與上述擴散區(qū)域連接的第4區(qū)域，賦予上述第4區(qū)域第1導電型的雜質的濃度有效地稀于賦予上述第2區(qū)域第1導電型的雜質的濃度。
7.如權利要求1記載的半導體存儲裝置，其特征在于，上述柵極絕緣膜包含具有比硅氧化膜的電導率大的電導率的電介質膜。
8.如權利要求2記載的半導體存儲裝置，其特征在于，上述柵極絕緣膜包含具有比硅氧化膜的電導率大的電導率的電介質膜。
9.如權利要求3記載的半導體存儲裝置，其特征在于，上述柵極絕緣膜包含具有比硅氧化膜的電導率大的電導率的電介質膜。
10.如權利要求7記載的半導體存儲裝置，其特征在于，上述電介質膜由鉿化合物構成。
11.一種半導體存儲裝置，其特征在于，具有半導體層；在上述半導體層上形成的柵極絕緣膜；在上述柵極絕緣膜上形成的單一柵電極；在上述柵電極的兩側形成、具有保持電荷的功能的存儲器功能體；在上述半導體層的上述柵電極側表面部形成的第1導電型溝道區(qū)域；在上述溝道區(qū)域的兩側形成的第2導電型擴散區(qū)域，上述柵極絕緣膜包含第1絕緣膜，以及在上述第1絕緣膜上形成、比上述第1絕緣膜的電導率高的電導率的第2絕緣膜。
12.一種如權利要求1記載的半導體存儲裝置的制造方法，其特征在于，形成上述柵電極后，將賦予第2導電型的雜質注入到上述半導體層后，形成上述存儲器功能體。
13.一種如權利要求4記載的半導體存儲裝置的制造方法，其特征在于，形成上述柵電極后，將賦予第1導電型的雜質注入到上述半導體層，同時，將賦予賦予第2導電型的雜質的雜質注入到上述半導體層后，形成上述存儲器功能體，以淺于賦予上述第1導電型的雜質。
14.一種如權利要求12記載的半導體存儲裝置的制造方法，其特征在于，賦予上述第2導電型的雜質是銻。
15.一種如權利要求13記載的半導體存儲裝置的制造方法，其特征在于，賦予上述第2導電型的雜質是銻。
16.一種便攜式電子設備，其特征在于，具有權利要求1記載的半導體存儲裝置。
17.一種便攜式電子設備，其特征在于，具有權利要求2記載的半導體存儲裝置。
18.一種便攜式電子設備，其特征在于，具有權利要求3記載的半導體存儲裝置。
19.一種便攜式電子設備，其特征在于，具有權利要求11記載的半導體存儲裝置。
全文摘要
一種半導體存儲裝置，在半導體襯底上，具有通過柵極絕緣膜形成的單一柵電極以及在柵電極兩側形成的第1、第2存儲器功能體。在半導體襯底的柵電極側表面部形成P型溝道區(qū)域，在溝道區(qū)域兩側形成N型第1、第2擴散區(qū)域。溝道區(qū)域由位于第1、第2存儲器功能體下的偏移區(qū)域和位于柵電極下的柵電極下區(qū)域構成。賦予偏移區(qū)域P型導電型的雜質濃度有效地稀于賦予柵電極下區(qū)域P型導電型的雜質的濃度。因此，可以實現(xiàn)柵電極的薄膜化，提供易于精細化的半導體存儲裝置。
文檔編號H01L27/105GK1707800SQ20051008782
公開日2005年12月14日 申請日期2005年6月3日 優(yōu)先權日2004年6月3日
發(fā)明者巖田浩, 柴田晃秀, 片岡耕太郎, 中野雅行 申請人:夏普株式會社