專利名稱：電阻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括由多晶硅制成的電阻電路的半導(dǎo)體集成電路。
背景技術(shù)：
在半導(dǎo)體集成電路中，主要使用以下兩種電阻器擴(kuò)散型電阻器，其由單晶硅制成并且該單晶硅擴(kuò)散有與半導(dǎo)體襯底的導(dǎo)電性相反的雜質(zhì)，和多晶硅電阻器，其由擴(kuò)散了雜質(zhì)的多晶硅制成。在這兩者當(dāng)中，由于多晶硅電阻器的優(yōu)勢(shì)，例如，因?yàn)榻^緣膜包圍著電阻器因此漏電流小，以及由于在晶粒間界存在缺陷，因此可以獲得高電阻，所以它廣泛用于半導(dǎo)體集成電路。
圖2A和2B示出了一種普通的多晶硅電阻電路。(例如，參考JP2002-76281A.)。圖2A是電阻電路的平面示意圖，以及圖2B是沿圖2A的A-A′線的截面圖。多晶硅電阻器的形成包括向利用LPCVD等方法淀積在絕緣膜上的多晶硅薄膜注入P-型或N-型雜質(zhì)；以及采用光刻工藝將生成物處理成電阻器形狀。為了確定多晶硅電阻器的電阻器率要進(jìn)行雜質(zhì)注入。根據(jù)所需的電阻，P-型或N-型雜質(zhì)的濃度范圍為1×1017/cm3～1×1020/cm3。
進(jìn)一步，接觸孔和金屬布線設(shè)置在電阻器兩側(cè)的每個(gè)端子內(nèi)以引出其中的電勢(shì)。為獲得多晶硅膜和端子處的金屬布線之間的良好的歐姆接觸，高濃度1×1020/cm3或更高濃度的雜質(zhì)擴(kuò)散到形成電阻器端子的多晶硅膜的一部分內(nèi)。
因此，就構(gòu)造一種圖3所示的電阻電路來(lái)說(shuō)，使用多晶硅的電阻器由形成在位于半導(dǎo)體襯底1上的絕緣膜2上的多晶硅膜3形成，并且該多晶硅膜由低濃度雜質(zhì)區(qū)4和高濃度雜質(zhì)區(qū)5組成，如圖2A的平面示意圖和圖2B的截面示意圖所示。端子D(104)的電勢(shì)通過(guò)穿過(guò)位于高濃度雜質(zhì)區(qū)5上的接觸孔6的金屬布線7從端子A(101)處被引出。
進(jìn)一步，在圖2A中，在連接到位于電阻器兩側(cè)上的各個(gè)接觸孔上的兩個(gè)金屬布線之間，一個(gè)金屬電極形成以便覆蓋多晶硅膜3內(nèi)的低濃度雜質(zhì)區(qū)4。形成這樣的結(jié)構(gòu)有兩個(gè)原因。
第一個(gè)原因是為了獲得多晶硅電阻器的穩(wěn)定性。因?yàn)槎嗑Ч枋且环N半導(dǎo)體，當(dāng)其上形成布線或電極時(shí)，由于布線或電極的電勢(shì)和多晶硅電阻器的電勢(shì)之間的相對(duì)關(guān)系，在多晶硅中會(huì)產(chǎn)生耗盡或積累，從而改變電阻器的電阻值。特別地，就擴(kuò)散了P-型雜質(zhì)的多晶硅來(lái)說(shuō)，當(dāng)與多晶硅電阻器相比具有更高的電勢(shì)的布線或電極直接位于多晶硅之上時(shí)，P-型多晶硅會(huì)變成耗盡的，從而產(chǎn)生高電阻。在相反的電勢(shì)關(guān)系下，由于積累的原因電阻降低。為了避免電阻的這種變化，有意地將具有與多晶硅的電勢(shì)相接近的電勢(shì)的布線形成在多晶硅上，從而保持恒定電阻。其中一個(gè)實(shí)例是圖2A的平面圖，其中多晶硅電阻器的其中一個(gè)電極延伸到電阻器以固定電勢(shì)。
上述現(xiàn)象當(dāng)然不僅取決于多晶硅上面的布線而且取決于其下的狀態(tài)。即，電阻根據(jù)多晶硅電阻器和位于多晶硅電阻器下面的半導(dǎo)體襯底之間的電勢(shì)的相對(duì)關(guān)系而變化。一種用于穩(wěn)定電勢(shì)的裝置因此被獲知，其中有意地將擴(kuò)散區(qū)等以與上金屬布線相同的方式形成在多晶硅電阻器的下面，盡管擴(kuò)散區(qū)在圖中未示出。
第二個(gè)原因是為了在半導(dǎo)體制造過(guò)程中防止氫擴(kuò)散到多晶硅，該氫會(huì)影響多晶硅的電阻。多晶硅由具有比較高的結(jié)晶度的晶粒和在晶粒之間具有低結(jié)晶度即高陷阱能級(jí)的晶粒間界組成。多晶硅電阻器的電阻幾乎由被存在于晶粒間界的大量能級(jí)所俘獲的載流子，電子或空穴決定。當(dāng)在半導(dǎo)體制造過(guò)程中產(chǎn)生具有高擴(kuò)散系數(shù)的氫時(shí)，產(chǎn)生的氫很容易地到達(dá)多晶硅電阻器并且被能級(jí)俘獲，從而改變電阻。
這種產(chǎn)生氫的過(guò)程的實(shí)例包括在形成金屬電極之后在氫氣環(huán)境中燒結(jié)的步驟和使用氨氣形成等離子體氮化物膜的步驟。
因此，在如圖2A和2B所示的電阻電路中，由于上述的氫擴(kuò)散引起的多晶硅的電阻內(nèi)的變化可以通過(guò)在多晶硅電阻器上覆蓋金屬布線而被抑制。
然而，用于穩(wěn)定上述電阻電路的多晶硅的電阻的方法存在以下問(wèn)題。問(wèn)題在于當(dāng)金屬電極設(shè)置在多晶硅電阻器上面時(shí)，考慮到金屬布線和多晶硅電阻器之間的對(duì)準(zhǔn)偏移以及防止上述的氫擴(kuò)散的影響，金屬布線應(yīng)被布置成能充分覆蓋電阻器。如圖2A所示，為電阻器201，202和203設(shè)置的多個(gè)組，每個(gè)都包括多晶硅電阻器和金屬布線。電阻電路的面積不是由多晶硅電阻器的間距/間隔決定的，而是由用預(yù)定的重疊量覆蓋多晶硅電阻器并且與多晶硅電阻器相比具有更大的工藝尺寸的金屬布線的間距/間隔決定的。這就阻礙了電阻電路的面積的縮小。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問(wèn)題提出的，因此其目的在于提供一種電阻電路，該電阻電路由多晶硅電阻器組成，每個(gè)多晶硅電阻器的電阻幾乎不變化，該電阻電路是穩(wěn)定的，并且需要的面積小。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種電阻電路，包括電阻電路，包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底上的第一絕緣膜；具有相同形狀的多個(gè)電阻器，每個(gè)電阻器都形成在第一絕緣膜上并且由具有低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)的多晶硅膜形成；形成在該多個(gè)電阻器上的第二絕緣膜；形成在位于高濃度雜質(zhì)區(qū)上的第二絕緣膜上的接觸孔；第一金屬布線，每個(gè)金屬布線都連接到每個(gè)接觸孔上并且與該多個(gè)電阻器串聯(lián)連接；以及第二金屬布線，該金屬布線連接到位于串聯(lián)連接的該多個(gè)電阻器的一端處的一電阻器上，并且覆蓋該多個(gè)多晶硅電阻器的每個(gè)的低濃度雜質(zhì)區(qū)，其中，該多個(gè)多晶硅電阻器中的低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)的長(zhǎng)度互不相同。
進(jìn)一步，本發(fā)明提供一種電阻電路，就每個(gè)多晶硅電阻器中的低濃度雜質(zhì)區(qū)的長(zhǎng)度來(lái)說(shuō)，在串聯(lián)連接的多個(gè)電阻器的一端最長(zhǎng)，在另一端最短，并且從該端到另一端在其間的多個(gè)電阻器處逐漸變短。
根據(jù)本發(fā)明，提供的電阻電路由多晶硅電阻器組成，每個(gè)多晶硅電阻器的電阻幾乎不變化，該電阻電路是穩(wěn)定的，并且具有高輸出電壓精度和小面積。


在附圖中圖1是根據(jù)本發(fā)明的多晶硅電阻電路的平面示意圖；圖2A是普通的多晶硅電阻電路的平面示意圖；圖2B是普通的多晶硅電阻電路的截面示意圖；以及圖3是電阻電路的電路圖。
具體實(shí)施例方式
下文將參考附圖描述本發(fā)明的實(shí)施例。
圖1示出了本發(fā)明的實(shí)施例，該實(shí)施例用于實(shí)現(xiàn)圖3所示的電阻電路。電阻器1(201)～3(203)中的每一個(gè)電阻器都由多晶硅膜3形成，該多晶硅膜形成在位于襯底1上的絕緣膜2上，并且與現(xiàn)有技術(shù)中的一樣由低濃度雜質(zhì)區(qū)4和高濃度雜質(zhì)區(qū)5組成。端子A(101)和端子D(104)的電勢(shì)分別通過(guò)穿過(guò)位于高濃度雜質(zhì)區(qū)5上的接觸孔6的金屬布線7引出。
然而，在現(xiàn)有技術(shù)中，就覆蓋電阻器的金屬布線來(lái)說(shuō)，已被采用的結(jié)構(gòu)是其中端子之一的金屬布線覆蓋與其連接的電阻器。然而，在本發(fā)明中，一個(gè)金屬布線覆蓋所有的包括在電阻電路中的電阻器，以及金屬布線連接到電阻電路內(nèi)的一個(gè)特定的端子上。特別地，在圖1所示的實(shí)施例中，電阻器內(nèi)的低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)由具有P-型極性的硼等制成，并且覆蓋組成電阻電路的電阻器的金屬布線連接到顯示電阻電路的最小電勢(shì)的端子D(104)上。如果金屬布線連接到顯示最大電勢(shì)的端子A(101)上可以獲得相同的結(jié)果。
進(jìn)一步，根據(jù)本發(fā)明，提供用于獲得電阻器的端電壓的高濃度雜質(zhì)區(qū)的長(zhǎng)度在每個(gè)電阻器內(nèi)改變，從而改變低濃度雜質(zhì)區(qū)的長(zhǎng)度，即，電阻器的長(zhǎng)度。就圖1中的長(zhǎng)度改變的程度來(lái)說(shuō)，從連接在最小電勢(shì)上的電阻器到連接在最大電勢(shì)上的電阻器，電阻器的長(zhǎng)度可調(diào)節(jié)到更長(zhǎng)。
借助上述結(jié)構(gòu)，各個(gè)電阻器不需要覆蓋比電阻器的尺寸更大的金屬布線，這樣，電阻器能以最小的間隔排列。固此，可以形成與普通電阻電路相比具有更小的面積的電阻電路。該結(jié)果隨著組成電阻電路的電阻器的數(shù)目的增加而變明顯。
在本發(fā)明的結(jié)構(gòu)中，由于單個(gè)金屬布線覆蓋了所有的組成電阻電路的電阻器，因此各個(gè)電阻器和正好位于該電阻器上的金屬布線之間的電勢(shì)是不相同的。在圖1所示的結(jié)構(gòu)中，電阻器3和正位于其上的金屬布線之間幾乎沒(méi)有電勢(shì)差，然而，就電阻器1來(lái)說(shuō)，正位于其上的金屬布線的電勢(shì)大大低于電阻器1本身的電勢(shì)。在普通結(jié)構(gòu)中，電阻器3和電阻器1具有完全相同的形狀，由于正位于電阻器1上的金屬布線的電勢(shì)引起的載流子積累，電阻器1表現(xiàn)出更低的電阻。因此，電阻電路中的電阻器變得不平衡，這會(huì)在從端子B和C輸出的各個(gè)電勢(shì)的設(shè)計(jì)值中產(chǎn)生誤差。
為了避免上述誤差，在本發(fā)明中，每個(gè)電阻器的長(zhǎng)度預(yù)先改變。然而，當(dāng)多晶硅圖案的長(zhǎng)度或?qū)挾雀淖儠r(shí)，由于例如在多晶硅構(gòu)圖時(shí)的微負(fù)載效應(yīng)中的差異，可能不能獲得所需的被構(gòu)圖的形狀。進(jìn)一步，當(dāng)例如通過(guò)改變低濃度雜質(zhì)區(qū)的雜質(zhì)數(shù)量來(lái)改變電阻器率時(shí)，溫度特性會(huì)改變并且在高溫或低溫會(huì)產(chǎn)生誤差，即使在室溫沒(méi)有輸出電勢(shì)誤差。
因此在本發(fā)明中通過(guò)改變高濃度雜質(zhì)區(qū)的圖案來(lái)改變電阻器的長(zhǎng)度以消除電阻內(nèi)的變化，該電阻的變化是由于金屬布線的電勢(shì)和電阻器的電勢(shì)之間的相互作用產(chǎn)生的。
電阻的變化，其由金屬布線的電勢(shì)和電阻器的電勢(shì)之間的相互作用產(chǎn)生的并且通過(guò)采用本發(fā)明而解決，由工藝參數(shù)和設(shè)計(jì)參數(shù)唯一確定，工藝參數(shù)例如電阻器的低雜質(zhì)濃度區(qū)的濃度，在電阻器和金屬布線之間的絕緣膜的厚度，和介電常數(shù)；設(shè)計(jì)參數(shù)例如電阻電路的結(jié)構(gòu)和它的施加電壓。更精確地，變化根據(jù)多晶硅的晶粒大小和晶粒間界的密度而改變。固此，當(dāng)使用的工藝和設(shè)計(jì)信息固定時(shí)，高濃度雜質(zhì)區(qū)的長(zhǎng)度就可以確定了。
例如，多晶硅電阻器的低濃度雜質(zhì)是P-型并且濃度為1.5×1019/cm3，以及在金屬布線和電阻器之間的絕緣膜由氧化物膜組成并且厚度為0.5μm的情況下，當(dāng)在金屬布線和電阻器之間存在1V的電勢(shì)差時(shí)，多晶硅電阻器內(nèi)的變化按照電壓極性大約為0.25％。如果將10V的電壓施加到該電阻電路上，在電阻電路中具有最大電勢(shì)(約10V)的電阻器的電阻應(yīng)會(huì)變小2.5％。例如，假設(shè)電阻器的單元長(zhǎng)度為100μm的情況下，高濃度雜質(zhì)區(qū)應(yīng)比最小電勢(shì)端上的電阻器長(zhǎng)2.5μm，從而達(dá)到102.5μm的長(zhǎng)度。中間電阻器的長(zhǎng)度應(yīng)根據(jù)電壓和電阻值之間的比例而改變。
在上述實(shí)例中，為了便于描述，將覆蓋多晶硅電阻器的金屬布線的電勢(shì)設(shè)置成電阻電路中的最小電勢(shì)。然而，即使當(dāng)建立連接使金屬布線的電勢(shì)設(shè)置成最大電勢(shì)時(shí)仍可以獲得相同的結(jié)果。
圖1示出了一個(gè)實(shí)例，在該實(shí)例中假設(shè)注入到多晶硅電阻器的雜質(zhì)是P-型的，但是本發(fā)明也可以用于N-型的情況。在N-型的情況下，電阻器內(nèi)的高濃度雜質(zhì)區(qū)的布局是反向的。即，就電壓中的相對(duì)關(guān)系來(lái)說(shuō)，耗盡/積累的現(xiàn)象在P-型和N-型之間是相反的。這樣，就像圖1中的一樣，在覆蓋電阻器的金屬布線的電勢(shì)連接到電阻電路的最小電勢(shì)上的情況下，位于最大電勢(shì)端上的電阻器1被耗盡以表現(xiàn)出高電阻。因此高濃度雜質(zhì)區(qū)被設(shè)置為較長(zhǎng)以縮短低濃度雜質(zhì)區(qū)的長(zhǎng)度從而獲得相同的結(jié)果。
在上述實(shí)例中，金屬布線僅覆蓋多晶硅電阻器上的一部分，并且金屬布線電勢(shì)固定到電阻電路的其中一個(gè)電勢(shì)。出于上述同樣的原因，位于多晶硅電阻器下的半導(dǎo)體襯底的電勢(shì)通過(guò)利用例如阱的擴(kuò)散區(qū)被固定并且電阻電路的其中一個(gè)電勢(shì)被固定到該電勢(shì)，采用這種方法可以獲得相同的結(jié)果。
此外，不用說(shuō)采用位于多晶硅電阻器的上端上的金屬布線和位于其下端上的例如阱的擴(kuò)散區(qū)將電勢(shì)同時(shí)固定也可以獲得相同的結(jié)果。
權(quán)利要求
1.一種電阻電路，包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底上的第一絕緣膜；具有相同形狀的多個(gè)電阻器，每個(gè)電阻器形成在第一絕緣膜上并且由具有低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)的多晶硅膜形成；形成在該多個(gè)電阻器上的第二絕緣膜；形成在位于高濃度雜質(zhì)區(qū)上的第二絕緣膜上的接觸孔；第一金屬布線，每個(gè)金屬布線連接到每個(gè)接觸孔并且將該多個(gè)電阻器串聯(lián)連接；以及第二金屬布線，該金屬布線連接到位于串聯(lián)連接的該多個(gè)電阻器的一端處的一電阻器，并且覆蓋該多個(gè)多晶硅電阻器的每個(gè)的低濃度雜質(zhì)區(qū)，其中該多個(gè)多晶硅電阻器中，低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)的長(zhǎng)度互不相同。
2.根據(jù)權(quán)利要求1的電阻電路，其中，每個(gè)多晶硅電阻器中的低濃度雜質(zhì)區(qū)的長(zhǎng)度在串聯(lián)連接的該多個(gè)電阻器的一端最長(zhǎng)，在另一端最短，并且從該端到另一端在其間的多個(gè)電阻器處逐漸變短。
全文摘要
為了提供穩(wěn)定的電阻電路，多晶硅電阻器覆蓋有連接到電阻電路的其中一端的金屬布線，并且由于金屬布線和電阻器之間的合成電勢(shì)差引起的電阻的變化通過(guò)逐漸改變組成電阻電路的各個(gè)電阻器的低濃度雜質(zhì)區(qū)和高濃度雜質(zhì)區(qū)的長(zhǎng)度而被消除。
文檔編號(hào)H01L27/04GK1734768SQ20051008856
公開(kāi)日2006年2月15日 申請(qǐng)日期2005年8月4日 優(yōu)先權(quán)日2004年8月4日
發(fā)明者原田博文 申請(qǐng)人:精工電子有限公司