專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可適用于MOSFET(絕緣柵型電場(chǎng)效應(yīng)晶體管)、IGBT(絕緣柵型雙極晶體管)、雙極晶體管等有源元件或者二極管等無(wú)源元件的、兼有高耐壓和大電流電容的縱向功率半導(dǎo)體元件。
背景技術(shù)：
通常，半導(dǎo)體元件分類為在單面形成有電極的橫向元件；在兩面具有電極的縱向元件。縱向半導(dǎo)體元件在接通狀態(tài)時(shí)漂移電流的流動(dòng)方向與關(guān)閉狀態(tài)時(shí)由反偏壓電壓導(dǎo)致的耗盡層(depletion layer)增長(zhǎng)的方向相同。在通常的平面型的n溝道縱向MOSFET中，高電阻的n-漂移層部分在接通狀態(tài)時(shí)，作為沿著縱向流動(dòng)漂移電流的區(qū)域來(lái)工作。因此，如果該n-漂移層的電流路徑變短，則由于漂移電阻降低，所以得到能夠降低MOSFET的實(shí)質(zhì)接通電阻的效果。
另一方面，高電阻的n-漂移層部分，在關(guān)閉狀態(tài)時(shí)耗盡而提高了耐壓。因此，如果使n-漂移層變薄，由P基極區(qū)域和n-漂移層之間的pn結(jié)而進(jìn)行的漏極-基極之間耗盡層的寬度變窄，快速地達(dá)到硅的臨界電場(chǎng)強(qiáng)度，所以耐壓降低。相反地，在高耐壓的半導(dǎo)體元件中，因n-漂移層厚，所以接通電阻變大，增加了損失。這樣，在接通電阻和耐壓之間具有權(quán)衡選擇(trade-off)關(guān)系。
已經(jīng)知道，該權(quán)衡選擇關(guān)系對(duì)于IGBT或者雙極晶體管或者二極管等半導(dǎo)體元件也同樣成立。另外，該權(quán)衡選擇關(guān)系對(duì)于接通狀態(tài)時(shí)漂移電流的流動(dòng)方向和關(guān)閉狀態(tài)時(shí)反偏壓導(dǎo)致的耗盡層的增長(zhǎng)方向不同的橫向半導(dǎo)體元件也通用。
作為由上述權(quán)衡選擇關(guān)系導(dǎo)致的問(wèn)題的解決方法，已經(jīng)知道，將漂移層形成為將高雜質(zhì)濃度的n型漂移區(qū)域和p型間隔區(qū)域交互地重復(fù)接合的構(gòu)成的并列pn構(gòu)造的超接合(superjunction)半導(dǎo)體元件(例如，參照專利文獻(xiàn)1、專利文獻(xiàn)2、專利文獻(xiàn)3)。在這樣構(gòu)造的半導(dǎo)體元件中，即使并列pn構(gòu)造的雜質(zhì)濃度高，在關(guān)閉狀態(tài)時(shí)，耗盡層由在并列pn構(gòu)造的縱向增長(zhǎng)的各個(gè)pn結(jié)向橫向擴(kuò)展，將漂移層整體耗盡，所以能夠?qū)崿F(xiàn)高耐壓化。
另一方面，為了實(shí)現(xiàn)半導(dǎo)體元件的高耐壓，需要元件周緣部構(gòu)造。如果沒(méi)有元件終端構(gòu)造，在漂移層的終端的耐壓降低，所以難于實(shí)現(xiàn)高耐壓。作為用于解決該問(wèn)題的構(gòu)造，提出在元件活性部的并列pn構(gòu)造的外周，在該表面?zhèn)葏^(qū)域配置比元件活性部的并列pn構(gòu)造還小間距的并列pn構(gòu)造(例如參照專利文獻(xiàn)4、專利文獻(xiàn)5)。根據(jù)該提案，可緩和元件活性部附近的表面電場(chǎng)，保持高耐壓。
另外，在提高超接合半導(dǎo)體元件的漂移層的雪崩耐量方面，提出了改善雪崩擊穿時(shí)的負(fù)性電阻的構(gòu)造(例如，參照專利文獻(xiàn)6)。此外，已經(jīng)知道在低電阻層和并列pn構(gòu)造之間，具有比并列pn構(gòu)造的n型漂移區(qū)域還低的雜質(zhì)濃度的n-漂移層的構(gòu)造(例如，參照專利文獻(xiàn)7)。
圖23是表示現(xiàn)有的縱向MOSFET元件的芯片的概略部分平面圖，圖24是表示沿著圖23中的A-A’線切斷的狀態(tài)的縱截面圖，圖25是表示沿著圖23中的B-B’線切斷的狀態(tài)的縱截面圖。而且，圖23表示漏極·漂移部(元件活性部)的1/4(在圖1、圖7、圖10和圖12中也相同)。
該縱向MOSFET具有在背側(cè)的漏極電極18導(dǎo)電接觸的低電阻n+漏極層(接觸層)11上形成的第一并列pn構(gòu)造的漏極·漂移部22；在該漏極·漂移部22的表面層上選擇形成的作為元件活性部的高雜質(zhì)濃度的P基極區(qū)域(p阱)13a；在該p基極區(qū)域13a內(nèi)的表面?zhèn)冗x擇形成的高雜質(zhì)濃度的n+源極區(qū)域14；在基板表面上通過(guò)柵極絕緣膜15設(shè)置的多晶硅等柵極電極層16；通過(guò)在層間絕緣膜19a上所開的接觸孔跨過(guò)p基極區(qū)域13a和n+源極區(qū)域14而導(dǎo)電接觸的源極電極17。在阱狀的p基極區(qū)域13a中較淺地形成n+源極區(qū)域14，構(gòu)成兩重?cái)U(kuò)散型MOS部。而且，26是p+接觸區(qū)域，另外，在未圖示的部分，在柵極電極層16上導(dǎo)電接觸金屬膜的柵極電極布線。
漏極·漂移部22大致相當(dāng)于成為元件活性部的多個(gè)阱的p基極區(qū)域13a的正下部分，是以間距P1將沿著基板的厚度方向取向的層狀縱向第一n型區(qū)域22a和沿著基板的厚度方向取向的層狀縱向第一p型區(qū)域22b重復(fù)向基板的表面方向交互接合而形成的第一并列pn構(gòu)造。任何一個(gè)第一n型區(qū)域22a其上端達(dá)到p基極區(qū)域13a的夾隙區(qū)域12e、其下端與n+漂移層11相接。達(dá)到夾隙區(qū)域12e的第一n型區(qū)域22a在接通狀態(tài)是電路區(qū)域，而其余的第一n型區(qū)域22a大概形成為非電路區(qū)域。另外，第一p型區(qū)域22b其上端與p基極區(qū)域13a的阱底面接觸，其下端與n+漏極層11接觸。
漏極·漂移部22的周圍成為由第二并列pn構(gòu)造構(gòu)成的元件周緣部30。元件周緣部30與漏極·漂移部22的第一并列pn構(gòu)造連續(xù)，以間距P1重復(fù)地將在基板的厚度方向取向的層狀縱向第二n型區(qū)域30a和在基板的厚度方向取向的層狀縱向第二p型區(qū)域30b在基板的表面方向交互重復(fù)接合。第一并列pn構(gòu)造和第二并列pn構(gòu)造的重復(fù)間距大致相同，另外雜質(zhì)濃度也大致相同。
在元件周緣部30的作為基板表面?zhèn)鹊谋韺訁^(qū)域，形成第三并列pn構(gòu)造。該第三并列pn構(gòu)造以重復(fù)間距P2在基板的表面方向交互地重復(fù)接合層狀縱向的第三n型區(qū)域34a和層狀縱向第三p型區(qū)域34b。第三并列pn構(gòu)造的雜質(zhì)濃度比第二并列pn構(gòu)造的雜質(zhì)濃度還低，重復(fù)的間距P2比重復(fù)的間距P1還窄。
在第三并列pn構(gòu)造的表面上形成氧化膜(絕緣膜)33。形成該氧化膜33使得其膜厚從漏極·漂移部22向元件周緣部30分級(jí)地變厚。在該氧化膜33上形成從源極電極17延長(zhǎng)的場(chǎng)片(field plate)電極FP，覆蓋第三并列pn構(gòu)造。另外，在元件周緣部30的外側(cè)，形成與n+漏極層11連接的n型溝道阻擋(channel stopper)區(qū)域50，阻擋(stopper)電極51與該n型溝道阻擋區(qū)域50的表面?zhèn)葘?dǎo)電接觸。
專利文獻(xiàn)1美國(guó)專利第5216275號(hào)說(shuō)明書專利文獻(xiàn)2美國(guó)專利第5438215號(hào)說(shuō)明書專利文獻(xiàn)3特開平9-266311號(hào)公報(bào)專利文獻(xiàn)4特開2003-224273號(hào)公報(bào)專利文獻(xiàn)5特開2004-22716號(hào)公報(bào)專利文獻(xiàn)6特開2004-72068號(hào)公報(bào)專利文獻(xiàn)7特開2003-273355號(hào)公報(bào)但是，在所述專利文獻(xiàn)4中，關(guān)于確保低接通電阻和高耐壓已經(jīng)公開，而關(guān)于雪崩耐量(破壞電流)卻沒(méi)有記載。另外，在所述專利文獻(xiàn)6中，沒(méi)有公開包括直到元件周緣部、改善雪崩擊穿時(shí)的負(fù)性電阻的構(gòu)造。即使提高了元件活性部的雪崩耐量，如果不提高元件周緣部的雪崩耐量，作為整體確保、保證雪崩耐量是困難的。
本發(fā)明者們，關(guān)于圖23～圖25所示構(gòu)造的600V級(jí)別的縱向MOSFET元件，進(jìn)行了雪崩擊穿時(shí)的元件周緣部和元件活性部的電流電壓特性的模擬。模擬所使用的并列pn構(gòu)造的各個(gè)部分的尺寸和雜質(zhì)濃度為下面的值。漏極·漂移部22的厚度(深度方向)是44.0μm，第一n型區(qū)域22a和第一p型區(qū)域22b的寬度是8.0μm(重復(fù)的間距P1是16.0μm)，第一n型區(qū)域22a和第一p型區(qū)域22b的雜質(zhì)濃度是2.4×1015cm-3，元件周緣部30的第二并列pn構(gòu)造的厚度(深度方向)是31.0μm，第二n型區(qū)域30a和第二p型區(qū)域30b的寬度是8.0μm(重復(fù)的間距P1是16.0μm)，第二n型區(qū)域30a和第二p型區(qū)域30b的雜質(zhì)濃度是2.4×1015cm-3，元件周緣部30的第三并列pn構(gòu)造的厚度(深度方向)是13.0μm，第三n型區(qū)域34a和第三p型區(qū)域34b的寬度是4.0μm(重復(fù)的間距P2是8.0μm)，第三n型區(qū)域34a和第三p型區(qū)域34b的雜質(zhì)濃度是4.8×1014cm-3。
圖26～圖28是表示沿著圖23的A-A’線的部分的模擬結(jié)果的特性圖?？紤]雜質(zhì)濃度的偏差，將各個(gè)n型區(qū)域的雜質(zhì)濃度Nn形成為相對(duì)各個(gè)p型區(qū)域的雜質(zhì)濃度Np的-10％(圖26)、0％(圖27)和+10％(圖28)。從圖26～圖28可理解，在任何情況下元件周緣部的電流電壓特性都存在負(fù)性電阻區(qū)域。
如果進(jìn)入負(fù)性電阻區(qū)域，由于沿著流動(dòng)電流的方向正反饋，所以引起電流的局部集中，會(huì)破壞元件。因此，在元件活性部被破壞之前能夠在元件活性部流動(dòng)的電流(雪崩耐量)由元件周緣部的出現(xiàn)負(fù)性電阻的雪崩電壓(漏極源極間電壓)所限制。如果考慮雜質(zhì)的偏差，在現(xiàn)有構(gòu)造的元件中，雪崩耐量達(dá)到50A/cm2程度(參照?qǐng)D28)。因此，為了在規(guī)定的雜質(zhì)偏差范圍提高雪崩耐量，需要將元件周緣部的出現(xiàn)負(fù)性電阻的雪崩電壓提高到與元件活性部同等以上。或者，需要緩和負(fù)性電阻特性，如果可能進(jìn)行正性電阻化。

發(fā)明內(nèi)容
本發(fā)明的目的在于，消除所述的現(xiàn)有技術(shù)的問(wèn)題，提供一種超接合半導(dǎo)體元件，其在作為并列pn構(gòu)造的漂移部的周圍還具有作為元件周緣部的并列pn構(gòu)造，能夠大幅度改善接通電阻和耐壓的權(quán)衡選擇關(guān)系，其能夠改善元件周緣部的雪崩耐量，由此提高作為元件整體的雪崩耐量。另外，本發(fā)明的目的在于提供一種超接合半導(dǎo)體元件，其在漂移部具有并列pn構(gòu)造，能夠大幅度改善接通電阻和耐壓的權(quán)衡選擇關(guān)系，其能夠緩和雪崩擊穿時(shí)的負(fù)性電阻，由此作為元件整體能夠提高雪崩耐量。
為了解決所述問(wèn)題，達(dá)到目的，根據(jù)技術(shù)方案1的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還高的雜質(zhì)濃度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造來(lái)形成。
關(guān)于技術(shù)方案2的半導(dǎo)體元件，特征在于，在技術(shù)方案1所述的發(fā)明中，所述第三縱向第二導(dǎo)電型區(qū)域的雜質(zhì)濃度，是所述第三縱向第一導(dǎo)電型區(qū)域的雜質(zhì)濃度的120％以上。
技術(shù)方案3的關(guān)于發(fā)明的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向的第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還寬的寬度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所形成。
技術(shù)方案4的本發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案3所述的發(fā)明中，所述第三縱向第二導(dǎo)電型區(qū)域的寬度是所述第三縱向第一導(dǎo)電型區(qū)域的寬度的120％以上。
技術(shù)方案5的本發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案2或4所述的發(fā)明中，所述第二部分的雜質(zhì)濃度比所述第一部分的雜質(zhì)濃度還低。
技術(shù)方案6的發(fā)明的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還高的載流子濃度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所構(gòu)成。
技術(shù)方案7的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案6所述的發(fā)明中，所述第三縱向第二導(dǎo)電型區(qū)域的載流子濃度，是所述第三縱向第一導(dǎo)電型區(qū)域的載流子濃度的120％以上。
技術(shù)方案8的發(fā)明的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、載流子量比該第三縱向第一導(dǎo)電型區(qū)域還多的第三縱向第二導(dǎo)電區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所構(gòu)成。
技術(shù)方案9的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案8所述的發(fā)明中，所述第三縱向第二導(dǎo)電型區(qū)域的載流子量，是所述第三縱向第一導(dǎo)電型區(qū)域的載流子量的120％以上。
如果根據(jù)所述技術(shù)方案1、3、6或者8的發(fā)明，由于在第二部分設(shè)置電荷不平衡區(qū)域，所以提高了雪崩擊穿時(shí)出現(xiàn)負(fù)性電阻的雪崩電壓，提高了可在元件活性部流動(dòng)的雪崩電流。因此，能夠提高雪崩破壞電流(耐量)。另外，如果根據(jù)所述技術(shù)方案2、4、7或者9的發(fā)明，由于第三并列pn構(gòu)造的雜質(zhì)量或者載流子量的不平衡為20％以上，所以能夠降低相對(duì)雜質(zhì)量或者載流子量的偏差的雪崩耐量的偏差。另外，如果根據(jù)所述技術(shù)方案5的發(fā)明，由于第二部分的雜質(zhì)濃度越低，元件活性部附近的表面電場(chǎng)越緩和，所以能夠容易地實(shí)現(xiàn)高耐壓。
技術(shù)方案10的發(fā)明的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有由比第一重復(fù)間距還寬的第二導(dǎo)電型區(qū)域構(gòu)成的第二部分。
技術(shù)方案11的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案10所述的發(fā)明中，所述第二部分的雜質(zhì)濃度，比所述第二縱向第二導(dǎo)電型區(qū)域的雜質(zhì)濃度還低。如果根據(jù)技術(shù)方案10或者11的發(fā)明，可提高雪崩擊穿時(shí)出現(xiàn)負(fù)性電阻的雪崩電壓，提高可在元件活性部流動(dòng)的雪崩電流。因此，能夠提高雪崩破壞電流(耐量)。
技術(shù)方案12的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案11所述的發(fā)明中，所述第二部分由第一導(dǎo)電型雜質(zhì)和第二導(dǎo)電型雜質(zhì)所構(gòu)成。
技術(shù)方案13的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案3、6、或10所述的發(fā)明中，所述第二部分的部分配置于設(shè)置在所述元件活性部的第二導(dǎo)電型區(qū)域的端部的下側(cè)。
技術(shù)方案14的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案3、6、或10所述的發(fā)明中，所述第二部分的厚度，是所述第一部分和所述第二部分相加的厚度的50％以下。根據(jù)技術(shù)方案14的發(fā)明，能夠抑制耐壓的降低。對(duì)于電荷不平衡的耐壓的降低程度，成為間距的轉(zhuǎn)折點(diǎn)的連接部其厚度越厚就約大，所以優(yōu)選第一部分比第一部分和第二部分相加的厚度的50％還厚。另外，如果第一并列pn構(gòu)造和第二并列pn構(gòu)造是以相同的第一間距連續(xù)的構(gòu)成，由于沒(méi)有成為間距的轉(zhuǎn)折點(diǎn)的連接部，所以能夠避免該部分的耐壓降低。
技術(shù)方案15的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案3、6、或10所述的發(fā)明中，在所述第一部分和所述第二部分的外周，具有第一導(dǎo)電型的溝道阻擋區(qū)域。
技術(shù)方案16的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案15所述的發(fā)明中，所述溝道阻擋區(qū)域與所述低電阻層連接。根據(jù)技術(shù)方案15或者16的發(fā)明，能夠穩(wěn)定耐壓。
技術(shù)方案17的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案3、6、或10所述的發(fā)明中，所述第二部分由絕緣膜覆蓋。
技術(shù)方案18的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案17所述的發(fā)明中，所述第二部分的一部分，隔著所述絕緣膜由場(chǎng)片電極覆蓋。如果根據(jù)技術(shù)方案18的發(fā)明，由場(chǎng)片電極之下的絕緣膜分擔(dān)的電壓部分，補(bǔ)償在成為間距的轉(zhuǎn)折點(diǎn)的連接部的由電荷不平衡產(chǎn)生的耐壓降低部分，所以能夠容易地確保耐壓。
技術(shù)方案19的發(fā)明的半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及多個(gè)設(shè)置在所述基板的第一主面?zhèn)鹊牡诙?dǎo)電型基極區(qū)域，所述縱向漂移部形成將沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互地重復(fù)接合所構(gòu)成的并列pn構(gòu)造，在多個(gè)所述第二導(dǎo)電型基極區(qū)域中的最外側(cè)設(shè)置的第二導(dǎo)電型基極區(qū)域，設(shè)置雜質(zhì)濃度相對(duì)低的第一部分和雜質(zhì)濃度相對(duì)高的第二部分，同時(shí)，所述第一部分的比所述第二部分還外側(cè)的部分通過(guò)絕緣膜來(lái)覆蓋，在所述第一部分的比所述第二部分還外側(cè)通過(guò)所述絕緣膜覆蓋的部分的寬度，比所述并列pn構(gòu)造的重復(fù)間距還寬。
技術(shù)方案20的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案19所述的發(fā)明中，在最外側(cè)設(shè)置的所述第二導(dǎo)電型基極區(qū)域中，在所述第一部分的比所述第二部分還外側(cè)通過(guò)所述絕緣膜覆蓋的部分的電阻值是2Ω以上。
如果根據(jù)技術(shù)方案19或者20，在元件周緣部產(chǎn)生的雪崩電流，通過(guò)設(shè)置在最外側(cè)的第二導(dǎo)電型基極區(qū)域向源極區(qū)域流動(dòng)。因此，通過(guò)成為雪崩電流的電流路徑的第二導(dǎo)電型基極區(qū)域的電阻成分，可緩和雪崩擊穿時(shí)的負(fù)性電阻。
技術(shù)方案21的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案20所述的發(fā)明中，還具有元件周緣部，其在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)是大概非電路區(qū)域而在關(guān)閉狀態(tài)被耗盡，該元件周緣部形成為將沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合而形成的并列pn構(gòu)造，在該元件周緣部的并列pn構(gòu)造的至少一部分，所述第一主面?zhèn)鹊牟糠种兄貜?fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄。
技術(shù)方案22的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案21所述的發(fā)明中，所述元件周緣部的并列pn構(gòu)造的重復(fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄的部分的一部分，配置于設(shè)置在最外側(cè)的所述第二導(dǎo)電型基極區(qū)域的下側(cè)。如果根據(jù)該技術(shù)方案22的發(fā)明，緩和了設(shè)置在最外側(cè)的第二導(dǎo)電型基極區(qū)域的角落部的電場(chǎng)。另外，耗盡層容易變寬。因此，實(shí)現(xiàn)了高耐壓。
技術(shù)方案23的發(fā)明的半導(dǎo)體元件，其特征在于，在技術(shù)方案22所述的發(fā)明中，在所述元件周緣部的并列pn構(gòu)造的、重復(fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄的部分與所述低電阻層之間，設(shè)置并列pn構(gòu)造，該并列pn構(gòu)造是以與所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距相同的重復(fù)間距來(lái)交互重復(fù)接合沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的縱向第二導(dǎo)電型區(qū)域而構(gòu)成。如果根據(jù)技術(shù)方案23的發(fā)明，在縱向漂移部的并列pn構(gòu)造和元件周緣部的并列pn構(gòu)造之間，沒(méi)有成為間距的轉(zhuǎn)折點(diǎn)的連接部，所以能夠避免該部分的耐壓的降低。
發(fā)明效果根據(jù)本發(fā)明的半導(dǎo)體元件，可提高雪崩擊穿時(shí)出現(xiàn)負(fù)性電阻的雪崩電壓。即，能夠緩和雪崩擊穿時(shí)在元件周緣部出現(xiàn)的負(fù)性電阻特性。因此，能夠在元件活性部流動(dòng)的雪崩電流變大，所以，能夠提高雪崩破壞電流(耐量)。另外，能夠相對(duì)并列pn構(gòu)造的雜質(zhì)量偏差減少雪崩耐量偏差。因此，實(shí)現(xiàn)了可得到雪崩耐量高的超接合半導(dǎo)體元件的效果。


圖1是表示本發(fā)明的實(shí)施方式1的縱向MOSFET元件芯片的概略部分平面圖。
圖2是表示沿著圖1中A-A’線切斷的狀態(tài)的縱截面圖。
圖3是表示沿著圖1中的B-B’線切斷的狀態(tài)的縱截面圖。
圖4是表示沿著圖1中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖5是表示沿著圖1中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖6是表示沿著圖1中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖7是表示本發(fā)明的實(shí)施方式2的縱向MOSFET元件芯片的概略部分平面圖。
圖8是表示沿著圖7的A-A’線切斷的狀態(tài)的縱截面圖。
圖9是表示沿著圖7的B-B’線切斷的狀態(tài)的縱截面圖。
圖10是表示本發(fā)明的實(shí)施方式3的縱向MOSFET元件芯片的概略部分平面圖。
圖11是表示沿著圖10的A-A’線切斷的狀態(tài)的縱截面圖。
圖12是表示本發(fā)明的實(shí)施方式4的縱向MOSFET元件芯片的概略部分平面圖。
圖13是表示沿著圖12中的A-A’線切斷的狀態(tài)的縱截面圖。
圖14是表示沿著圖12中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖15是表示沿著圖12中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖16是表示沿著圖12中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖17是表示本發(fā)明的實(shí)施方式5的縱向MOSFET元件的主要部分的縱截面圖。
圖18是表示圖17所示的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖19是表示圖17所示的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖20是表示圖17所示的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖21是表示本發(fā)明的實(shí)施方式6的縱向MOSFET元件的主要部分的縱截面圖。
圖22是表示本發(fā)明的實(shí)施方式7的縱向MOSFET元件的主要部分的縱截面圖。
圖23是表示現(xiàn)有的縱向MOSFET元件芯片的概略部分平面圖。
圖24是表示沿著圖23中的A-A’線切斷的狀態(tài)的縱截面圖。
圖25是表示沿著圖23中的B-B’線切斷的狀態(tài)的縱截面圖。
圖26是表示沿著圖23中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖27是表示沿著圖23中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
圖28是表示沿著圖23中的A-A’線的部分的雪崩擊穿時(shí)的電流電壓特性的模擬結(jié)果的特性圖。
符號(hào)說(shuō)明FP場(chǎng)片電極，11第一導(dǎo)電型低電阻層(n+漏極層)，13b最外周p基極區(qū)域，22縱向漂移部(漏極·漂移部)，22a，22a’第一縱向第一導(dǎo)電型區(qū)域(第一n型區(qū)域)，22b，22b’第一縱向第二導(dǎo)電型區(qū)域(第一p型區(qū)域)，30元件周緣部，30a，30a’第二縱向第一導(dǎo)電型區(qū)域(第二n型區(qū)域)，30b，30b’第二縱向第二導(dǎo)電型區(qū)域(第二p型區(qū)域)，33絕緣膜(氧化膜)，34a，34aa，34ab，34a’，34aa’第三縱向第一導(dǎo)電型區(qū)域(第三n型區(qū)域)，34b，34ba，34bb，34b’，34ba’第三縱向第二導(dǎo)電型區(qū)域(第三p型區(qū)域)，34d第二導(dǎo)電型區(qū)域(p型區(qū)域)，50n型溝道阻擋區(qū)域。
具體實(shí)施例方式
下面，參照附圖，來(lái)詳細(xì)說(shuō)明本發(fā)明的半導(dǎo)體元件的優(yōu)選實(shí)施方式。在下面記以n或者p的層或者區(qū)域中，各個(gè)電子或者空穴意味著多個(gè)載流子。另外，n或者p所附帶的“+”和“-”意味著比較高濃度雜質(zhì)或者比較低雜質(zhì)濃度。在全部實(shí)施方式中，對(duì)第一導(dǎo)電型選擇n，對(duì)第二導(dǎo)電型選擇p，但是在相反的情況也可以。而且，在全部的附圖中，對(duì)相同的構(gòu)成賦予相同的符號(hào)，省略了重復(fù)說(shuō)明。
實(shí)施方式1圖1是表示本發(fā)明的實(shí)施方式1的縱向MOSFET元件的芯片的概略部分平面圖，圖2是表示沿著圖1中的A-A’線切斷的狀態(tài)的縱截面圖，圖3是表示沿著圖1中的B-B’線切斷的狀態(tài)的縱截面圖，實(shí)施方式1的縱向MOSFET除了第三p型區(qū)域34b、34ba、34bb的雜質(zhì)濃度比第三n型區(qū)域34a、34aa、34ab的雜質(zhì)濃度高之外，與圖23～圖25所示的現(xiàn)有的構(gòu)成相同。
如圖1所示，在實(shí)施方式1中，第一并列pn構(gòu)造、第二并列pn構(gòu)造和第三并列pn構(gòu)造以平面的條帶狀互相地平行配置。在第三并列pn構(gòu)造中，第三n型區(qū)域34a、34aa、34ab和第三p型區(qū)域34b、34ba、34bb的寬度大致相同。另外，如圖2所示，由于第二并列pn構(gòu)造與第一并列pn構(gòu)造連續(xù)，所以不存在間距不連續(xù)的間距轉(zhuǎn)折點(diǎn)部分。而且，由于抑制了相對(duì)電荷不平衡的耐壓降低，所以第三并列pn構(gòu)造的厚度也可以是第二并列pn構(gòu)造和第三并列pn構(gòu)造相加的厚度的50％以下。
另外，第三并列pn構(gòu)造中的、與第一并列pn構(gòu)造平行相鄰的第三p型區(qū)域34ba和第三n型區(qū)域34aa的內(nèi)側(cè)部分，通過(guò)鉆入到p基極區(qū)域13a的底部而形成。同樣的，如圖3所示那樣，第三并列pn構(gòu)造中的與第一并列pn構(gòu)造的第一n型區(qū)域22a和第一p型區(qū)域22b的端面相碰的層狀縱向第三p型區(qū)域34bb和層狀縱向第三n型區(qū)域34ab的內(nèi)側(cè)部分，鉆入到p基極區(qū)域13a的底部而形成。
雖然沒(méi)有特別限定，但例如實(shí)施方式1的縱向MOSFET是耐壓600V級(jí)的情況下，各個(gè)部分的尺寸和雜質(zhì)濃度為下面的值。漏極·漂移部22的厚度(深度方向)是44.0μm，第一n型區(qū)域22a和第一p型區(qū)域22b的寬度是8.0μm(重復(fù)間距P1是16.0μm)，第一n型區(qū)域22a和第一p型區(qū)域22b的雜質(zhì)濃度是2.4×1015cm-3。元件周緣部30的第二并列pn構(gòu)造的厚度(深度方向)是31.0μm，第二n型區(qū)域30a和第二p型區(qū)域30b的寬度是8.0μm(重復(fù)間距P1是16.0μm)，第二n型區(qū)域30a和第二p型區(qū)域30b的雜質(zhì)濃度是2.4×1015cm-3。
元件周緣部30的第三并列pn構(gòu)造的厚度(深度方向)是13.0μm，第三n型區(qū)域34a、34aa、34ab和第三p型區(qū)域34b、34ba、34bb的寬度是4.0μm(重復(fù)間距P2是8.0μm)。第三n型區(qū)域34a、34aa、34ab的雜質(zhì)濃度是4.8×1014cm-3、第三p型區(qū)域34b、34ba、34bb的雜質(zhì)濃度是7.2×1014cm-3。
p基極區(qū)域13a的擴(kuò)散深度是3.0μm，其表面雜質(zhì)濃度是3.0×1017cm-3，n+源極區(qū)域14的擴(kuò)散深度是1.0μm，其表面雜質(zhì)濃度是3.0×1020cm-3，作為表面漂移區(qū)域的夾隙區(qū)域12e的擴(kuò)散深度是2.5μm，其表面雜質(zhì)濃度是2.0×1016cm-3，n+漏極層11的厚度是300μm，其表面雜質(zhì)濃度是2.0×1018cm-3，n型溝道阻擋區(qū)域50的寬度是30.0μm，其雜質(zhì)濃度是6.0×1015cm-3。
這里，正確地說(shuō)，上述并列pn構(gòu)造的雜質(zhì)濃度(雜質(zhì)量)意味著載流子濃度(載流子量)。即使雜質(zhì)濃度高，如果載流子濃度低，也不能得到充分提高雪崩耐量的效果。一般的，在進(jìn)行充分活化的區(qū)域雜質(zhì)濃度和載流子濃度認(rèn)為相同。同樣的，在進(jìn)行充分活化的區(qū)域認(rèn)為雜質(zhì)量和載流子量相等。因此，在本說(shuō)明書中，為了方便，設(shè)雜質(zhì)濃度包括載流子濃度，另外設(shè)雜質(zhì)量包括載流子量。
下面，說(shuō)明雪崩擊穿時(shí)產(chǎn)生負(fù)性電阻的原理。如果向漏極和源極·柵極間施加電壓，p基極區(qū)域13a的角落部達(dá)到臨界電場(chǎng)，就引起雪崩擊穿，開始流動(dòng)雪崩電流。如果增加雪崩電流，由雪崩而發(fā)生的載流子增加，空穴和電子在各個(gè)元件的表面?zhèn)群捅趁鎮(zhèn)确e蓄，會(huì)引起電場(chǎng)的再分布。此時(shí)空穴會(huì)引起電場(chǎng)的再分布，使得將高電場(chǎng)區(qū)域從p基極區(qū)域13a的角落部向p基極區(qū)域13a的底移動(dòng)。通過(guò)這樣，作為雪崩電壓，表現(xiàn)縱向的電場(chǎng)分布和耗盡層的積。
如果進(jìn)一步流動(dòng)雪崩電流，由雪崩發(fā)生的可動(dòng)載流子增加，縱方向電場(chǎng)變?yōu)檫M(jìn)一步向下凸的電場(chǎng)分布，雪崩電壓降低。即，出現(xiàn)負(fù)性電阻。因此，為了提高雪崩耐量，即提高出現(xiàn)負(fù)性電阻的雪崩電壓，在元件周緣部30，將由p基極區(qū)域13a下的第三并列pn構(gòu)造和第二并列pn構(gòu)造所構(gòu)成的構(gòu)造，形成為在流動(dòng)雪崩電流時(shí)表面?zhèn)鹊碾妶?chǎng)緩和那樣構(gòu)造也可以。
這里，在實(shí)施方式1中，在p基極區(qū)域13a之下配置的第三并列pn構(gòu)造中，使第三p型區(qū)域34ba的雜質(zhì)濃度比第三n型區(qū)域34aa的雜質(zhì)濃度還高，形成為緩和表面?zhèn)鹊碾妶?chǎng)的構(gòu)造。具體地說(shuō)，將第三p型區(qū)域34b、34ba、34bb的雜質(zhì)濃度形成為第三n型區(qū)域34a、34aa、34ab的雜質(zhì)濃度的150％。而且，為了得到充分的電場(chǎng)緩和效果，優(yōu)選將第三p型區(qū)域34b、34ba、34bb的雜質(zhì)濃度形成為第三n型區(qū)域34a、34aa、34ab的雜質(zhì)濃度的120％以上。
下面，圖4～圖6表示本發(fā)明者們對(duì)圖1～圖3所示構(gòu)造的600V級(jí)別的縱向MOSFET元件，進(jìn)行雪崩擊穿時(shí)的元件周緣部和元件活性部的電流電壓特性的模擬的結(jié)果。而且，模擬所使用的并列pn構(gòu)造的各個(gè)部分的尺寸和雜質(zhì)濃度形成為實(shí)施方式1中先前所述的值。另外，象現(xiàn)有技術(shù)那樣，考慮雜質(zhì)濃度的偏差，將各個(gè)n型區(qū)域的雜質(zhì)濃度Nn形成為相對(duì)各個(gè)p型區(qū)域的雜質(zhì)濃度Np的-10％(圖4)、0％(圖5)和+10％(圖6)來(lái)進(jìn)行模擬。
如果將圖4～圖6與圖26～圖28(現(xiàn)有例子)來(lái)比較，在任何情況下，相對(duì)現(xiàn)有構(gòu)造，元件周緣部30出現(xiàn)負(fù)性電阻的雪崩電壓變高，能夠在元件活性部流動(dòng)的雪崩電流變大，所以，能夠提高雪崩耐量。另外，即使n型區(qū)域的雜質(zhì)濃度變動(dòng)±10％，也可得到250A/cm2以上的雪崩耐量(參照?qǐng)D6)。此外，第三p型區(qū)域34b也具有作為保護(hù)環(huán)(guard ring)的功能，所以能夠容易確保耐壓。在圖1的y方向，即與并列pn構(gòu)造的帶平行的方向，第三并列pn構(gòu)造夾在p基極區(qū)域13a和n型溝道阻擋區(qū)域50之間，所以耐壓幾乎沒(méi)有降低。
另外，第三并列pn構(gòu)造的雜質(zhì)濃度比第二并列pn構(gòu)造的雜質(zhì)濃度還低，由此元件活性部附近的表面電場(chǎng)緩和，所以能夠容易實(shí)現(xiàn)高耐壓化。此外，在第一并列pn構(gòu)造和第二并列pn構(gòu)造之間沒(méi)有成為間距的轉(zhuǎn)折點(diǎn)的連接部，而且第三并列pn構(gòu)造薄，所以能夠避免在該部分的耐壓降低。另外，通過(guò)設(shè)置n型溝道阻擋區(qū)域50，能夠穩(wěn)定耐壓。另外，通過(guò)設(shè)置場(chǎng)片電極FP，由場(chǎng)片電極FP下的氧化膜33所分擔(dān)的電壓部分補(bǔ)償了成為間距的轉(zhuǎn)折點(diǎn)的連接部的由電荷不平衡而產(chǎn)生的耐壓降低部分，所以能夠容易地確保耐壓。
實(shí)施方式2
圖7是表示本發(fā)明的實(shí)施方式2的縱向MOSFET元件的芯片的概略部分平面圖，圖8是表示沿著圖7中的A-A’線來(lái)切斷的狀態(tài)的縱截面圖，圖9是表示沿著圖7中的B-B’切斷的狀態(tài)的縱截面圖。實(shí)施方式2的縱向MOSFET是實(shí)施方式1的變形例，與實(shí)施方式1的不同點(diǎn)如下。即，第三n型區(qū)域34a和第三p型區(qū)域34b的雜質(zhì)濃度相同，且第三p型區(qū)域34b的寬度Wp比第三n型區(qū)域34a的寬度Wn還寬。例如，第三n型區(qū)域34a和第三p型區(qū)域34b的雜質(zhì)濃度是4.8×1014cm-3，第三p型區(qū)域34b的寬度Wp是第三n型區(qū)域34a的寬度的120％以上。
另外，處于元件周緣部30的表層部的第三并列pn構(gòu)造的重復(fù)間距的方向相對(duì)漏極·漂移部22的第一并列pn構(gòu)造的重復(fù)間距的方向正交。如果重復(fù)間距P2窄的第三并列pn構(gòu)造的厚度比第一并列pn構(gòu)造的厚度薄很多，第三并列pn構(gòu)造相對(duì)第一并列pn構(gòu)造無(wú)論是正交還是平行都沒(méi)有關(guān)系。
在實(shí)施方式2中，通過(guò)加寬第三p型區(qū)域34b的寬度Wp來(lái)實(shí)現(xiàn)電荷不平衡，所以得到與實(shí)施方式1相同的效果。此外，在控制第三p型區(qū)域34b的雜質(zhì)量時(shí)，與控制第三p型區(qū)域34b的雜質(zhì)濃度相比，控制第三p型區(qū)域34b的寬度較容易，所以，與實(shí)施方式1相比，實(shí)施方式2可得到提高批量生產(chǎn)性的效果。此外，通過(guò)交叉第三并列pn構(gòu)造和第一并列pn構(gòu)造，具有提高設(shè)計(jì)的自由度的優(yōu)點(diǎn)。
實(shí)施方式3圖10是表示本發(fā)明的實(shí)施方式3的縱向MOSFET元件的芯片的概略部分平面圖。圖11是表示沿著圖10中的A-A’線切斷的狀態(tài)的縱截面圖。實(shí)施方式3的縱向MOSFET是實(shí)施方式2的變形例，與實(shí)施方式2不同之處如下。即，第一～第三并列pn構(gòu)造的p型區(qū)域22b’、30b’、34b’和n型區(qū)域22a’、30a’、34a’是縱向?qū)訝?，不是平面的條帶狀，p型區(qū)域22b’、30b’、34b’為平面的六方格子點(diǎn)狀，而剩余部分成為n型區(qū)域22a’、30a’、34a’。相反的，n型區(qū)域?yàn)榱礁褡狱c(diǎn)狀，而剩余部分成為p型區(qū)域也可以。
另外，如果在第三并列pn構(gòu)造中第三p型區(qū)域34b’的雜質(zhì)量比第三n型區(qū)域34a’的雜質(zhì)量多，第一～第三并列pn構(gòu)造的平面形狀不限于六方格子，也可以是三方格子或者四方格子等多邊形格子。此外，第一～第三并列pn構(gòu)造中的任何并列pn構(gòu)造是平面的格子點(diǎn)狀，其他的并列pn構(gòu)造是平面的條帶狀也可以。而且，在本例的情況下，第三并列pn構(gòu)造中的第三n型區(qū)域34aa’和第三p型區(qū)域34ba’通過(guò)鉆入到p基極區(qū)域13a的底部而形成。
另外，在實(shí)施方式3中，如圖11所示那樣，在第一和第二并列pn構(gòu)造與n+漏極層11之間設(shè)置n型緩沖區(qū)域61。而且，沒(méi)有n型緩沖區(qū)域61也可以。如根據(jù)實(shí)施方式3，能夠提高導(dǎo)入雪崩擊穿時(shí)的負(fù)性電阻的電壓值，而與并列pn構(gòu)造的平面形狀沒(méi)有關(guān)系、以及與n型緩沖區(qū)域61的有無(wú)沒(méi)有關(guān)系，所以能夠提高雪崩耐量。
實(shí)施方式4圖12是表示本發(fā)明的實(shí)施方式4的縱向MOSFET元件的芯片的概略部分平面圖，圖13是表示沿著圖12中的A-A’線來(lái)切斷的狀態(tài)的縱截面圖。實(shí)施方式4的縱向MOSFET在元件周緣部30的基板表面?zhèn)鹊谋韺訁^(qū)域，配置雜質(zhì)濃度低的p型區(qū)域34d，代替第三并列pn構(gòu)造。該p型區(qū)域34d的一部分與實(shí)施方式1同樣，通過(guò)氧化膜33，由與p基極區(qū)域13a連續(xù)的場(chǎng)片電極FP覆蓋。
在實(shí)施方式4中，實(shí)現(xiàn)p型區(qū)域34d的表面電場(chǎng)的緩和。關(guān)于p型區(qū)域34d的雜質(zhì)濃度，由于在源極、漏極、柵極間施加電壓時(shí)，p型區(qū)域34d如果不是耗盡那樣的雜質(zhì)濃度，會(huì)導(dǎo)致耐壓降低，所以優(yōu)選為比第二p型區(qū)域30b的雜質(zhì)濃度還低。例如，p型區(qū)域34d雜質(zhì)濃度是4.8×1014cm-3。其它尺寸或濃度等與實(shí)施方式1相同。另外，電阻高的p型區(qū)域34d是摻雜n型雜質(zhì)和p型雜質(zhì)兩者的區(qū)域。由于n型雜質(zhì)和p型雜質(zhì)相互補(bǔ)償，所以大概相同數(shù)量摻雜的區(qū)域作為高電阻區(qū)域作用。因此，通過(guò)將p型雜質(zhì)量設(shè)為比n型雜質(zhì)量多，能夠容易地形成電阻高的p型區(qū)域。此外，電阻高的p型區(qū)域的雜質(zhì)濃度能夠利用雜質(zhì)量或者導(dǎo)入各雜質(zhì)的區(qū)域的寬度來(lái)容易地控制，所以能夠批量生產(chǎn)性好地來(lái)制造。
下面，圖14～圖16表示本發(fā)明者們對(duì)圖12和圖13所示構(gòu)造的600V級(jí)別的縱向MOSFET元件，進(jìn)行雪崩擊穿時(shí)的元件周緣部和元件活性部的電流電壓特性的模擬的結(jié)果。而且，模擬所使用的并列pn構(gòu)造的各個(gè)部分的尺寸和雜質(zhì)濃度，除了將p型區(qū)域34d的雜質(zhì)濃度設(shè)為4.8×1014cm-3以外，形成為實(shí)施方式1中先前所述的值相同。另外，與實(shí)施方式1同樣，考慮雜質(zhì)濃度的偏差，將各個(gè)n型區(qū)域的雜質(zhì)濃度Nn形成為相對(duì)各個(gè)p型區(qū)域的雜質(zhì)濃度Np的-10％(圖14)、0％(圖15)和+10％(圖16)來(lái)進(jìn)行模擬。
如果將圖14～圖16與圖26～圖28(現(xiàn)有例子)來(lái)比較，在任何情況下，相對(duì)現(xiàn)有構(gòu)造，元件周緣部30出現(xiàn)負(fù)性電阻的雪崩電壓變高，能夠在元件活性部流動(dòng)的雪崩電流變大，所以，能夠提高雪崩耐量。另外，即使n型區(qū)域的雜質(zhì)濃度變動(dòng)±10％，也可得到340A/cm2以上的雪崩耐量(參照?qǐng)D15)。
實(shí)施方式5圖17是表示切斷本發(fā)明的實(shí)施方式5的縱向MOSFET元件的芯片的狀態(tài)的縱截面圖。該縱截面相當(dāng)于將實(shí)施方式5的縱向MOSFET元件的芯片沿著例如圖1中的A-A’線的切斷線來(lái)切斷時(shí)的切斷面。
實(shí)施方式5的縱向MOSFET，在最外側(cè)的p基極區(qū)域(下面稱為最外周p基極區(qū)域)13b，在比與源極電極17接觸的P+接觸區(qū)域26更外側(cè)，且由氧化膜33覆蓋的部分的寬度Wb，比由第一n型區(qū)域22a和第一p型區(qū)域22b構(gòu)成的第一并列pn構(gòu)造的重復(fù)間距P1還寬，除此之外，與圖24所示的現(xiàn)有技術(shù)的構(gòu)成相同。在最外周p基極區(qū)域13b，P+接觸區(qū)域26相當(dāng)于雜質(zhì)濃度相對(duì)高的第二部分，其以外的p區(qū)域相當(dāng)于雜質(zhì)濃度相對(duì)低的第一部分。
如圖17所示那樣，在實(shí)施方式5中，與實(shí)施方式1相同，由第二n型區(qū)域30a和第二p型區(qū)域30b構(gòu)成的第二并列pn構(gòu)造與第一并列pn構(gòu)造連續(xù)，不存在間距不連續(xù)的間距轉(zhuǎn)折點(diǎn)部分。通過(guò)這樣，可緩和由電荷不平衡導(dǎo)致的耐壓降低。
雖然不特別限定，但在例如實(shí)施方式5的縱向MOSFET是耐壓600V級(jí)別的情況下，各個(gè)部分的尺寸和雜質(zhì)濃度為下面的值。漏極·漂移部22的厚度(深度方向)是44.0μm，第一n型區(qū)域22a和第一p型區(qū)域22b的寬度是8.0μm(重復(fù)間距P1是16.0μm)，第一n型區(qū)域22a和第一p型區(qū)域22b的雜質(zhì)濃度是2.4×1015cm-3。
元件周緣部30的第二并列pn構(gòu)造的厚度(深度方向)是31.0μm，第二n型區(qū)域30a和第二p型區(qū)域30b的寬度是8.0μm(重復(fù)間距P1是16.0μm)，第二n型區(qū)域30a和第二p型區(qū)域30b的雜質(zhì)濃度是2.4×1015cm-3。元件周緣部30的第三并列pn構(gòu)造的厚度(深度方向)是13.0μm，第三n型區(qū)域34a和第三p型區(qū)域34b的寬度是4.0μm(重復(fù)間距P2是8.0μm)，第三n型區(qū)域34a和第三p型區(qū)域34b的雜質(zhì)濃度是4.8×1014cm-3。
p基極區(qū)域13a的擴(kuò)散深度和表面雜質(zhì)濃度分布是3.0μm和1.0×1017cm-3，p+接觸區(qū)域26的擴(kuò)散深度和表面雜質(zhì)濃度分布是1.0μm和4.0×1019cm-3。n+源極區(qū)域14的擴(kuò)散深度和表面雜質(zhì)濃度分別是1.0μm和3.0×1020cm-3，成為表面漂移區(qū)域的夾隙區(qū)域12e的擴(kuò)散深度和表面雜質(zhì)濃度分別是2.5μm和2.0×1016cm-3。
n+漏極層11的厚度和雜質(zhì)濃度分布是300μm和2.0×1018cm-3，n型溝道阻擋區(qū)域50的寬度和雜質(zhì)濃度分布是30.0μm和6.0×1015cm-3。在最外周p基極區(qū)域13b，其擴(kuò)散深度、在比p+接觸區(qū)域26還外側(cè)的由氧化膜33所覆蓋的部分的寬度Wb、和表面雜質(zhì)濃度分別是3.0μm、50μm和1.0×1017cm-3。
在實(shí)施方式1中，說(shuō)明了這種情況基于雪崩擊穿時(shí)的負(fù)性電阻的發(fā)生原理，為了提高雪崩耐量，可以是在元件周緣部30中流動(dòng)雪崩電流時(shí)表面?zhèn)鹊碾妶?chǎng)緩和那樣的構(gòu)造。此外，如根據(jù)所述原理，為了提高雪崩耐量，流動(dòng)雪崩電流的最外周p基極區(qū)域13b的電阻變高也可以。這里，在實(shí)施方式5中，通過(guò)降低最外周p基極區(qū)域13b的雜質(zhì)濃度，且加寬流動(dòng)雪崩電流的部分的寬度Wb，可形成實(shí)現(xiàn)負(fù)性電阻的緩和的構(gòu)造。
這里，為避免雪崩擊穿時(shí)的負(fù)性電阻，最外周p基極區(qū)域13b的電阻值其最外周p基極區(qū)域13b的整體是2Ω以上也可以。其理由是，在現(xiàn)有例子中，n型區(qū)域的雜質(zhì)濃度Nn比p型區(qū)域的雜質(zhì)濃度Np還高的情況下的元件周緣部的負(fù)性電阻值是2Ω左右。例如，在實(shí)施方式5中，在最外周p基極區(qū)域13b的總周緣長(zhǎng)度(全長(zhǎng))、薄片電阻和寬度Wb分別是大約16mm、800Ω/□和50μm的情況下，最外周p基極區(qū)域13b的整體電阻值是2.5Ω左右。這種情況下，最外周p基極區(qū)域13b的一部分即使發(fā)生局部的雪崩，也可緩和電流的集中。
另一方面，在元件為接通狀態(tài)時(shí)，最外周p基極區(qū)域13b為不流動(dòng)電流的無(wú)效區(qū)域。因此，為了面積效率更佳，優(yōu)選最外周p基極區(qū)域13b的寬度盡可能窄。但是，為了避免雪崩擊穿時(shí)的負(fù)性電阻，需要加寬最外周p基極區(qū)域13b的寬度一定程度。具體地說(shuō)，最外周p基極區(qū)域13b的寬度可以比所述重復(fù)間距P1還寬。
下面，圖18～圖20表示本發(fā)明者們對(duì)圖17所示構(gòu)造的600V級(jí)別的縱向MOSFET元件，進(jìn)行雪崩擊穿時(shí)的元件周緣部和元件活性部的電流電壓特性的模擬的結(jié)果。而且，模擬所使用的并列pn構(gòu)造的各個(gè)部分的尺寸和雜質(zhì)濃度，設(shè)為實(shí)施方式5的所述的值。另外，與已有技術(shù)相同，考慮雜質(zhì)濃度的偏差，將各個(gè)n型區(qū)域的雜質(zhì)濃度Nn形成為相對(duì)各個(gè)p型區(qū)域的雜質(zhì)濃度Np的-10％(圖18)、0％(圖19)和+10％(圖20)來(lái)進(jìn)行模擬。
象通過(guò)比較圖20和圖28(現(xiàn)有例子)可理解的那樣，在p型區(qū)域的雜質(zhì)濃度Np比n型區(qū)域的雜質(zhì)濃度Nn還低的情況下，負(fù)性電阻緩和，成為正性電阻，所以，能夠提高雪崩耐量。與此相對(duì)，象通過(guò)比較圖18和圖26(現(xiàn)有例子)，以及比較圖19和圖27(現(xiàn)有例子)可理解的那樣，在p型區(qū)域的雜質(zhì)濃度Np比n型區(qū)域的雜質(zhì)濃度Nn還高的情況下，以及兩者相等的情況下，負(fù)性電阻基本沒(méi)有緩和。這是因?yàn)?，雪崩電流僅在最外周p基極區(qū)域13b的中途或者一部分流動(dòng)。
但是，在任何一種情況下，由于元件周緣部30的負(fù)性電阻出現(xiàn)，提高了雪崩電壓，所以能夠確保高雪崩耐量。由圖18～圖20，即使n型區(qū)域的雜質(zhì)濃度變動(dòng)±10％，也能夠確保300A/cm2左右的雪崩耐量(參照?qǐng)D19)。
而且，在所述專利文獻(xiàn)4中，記載了在最外周p基極區(qū)域元件周緣部側(cè)的部分的寬度比其中的高濃度p區(qū)域?qū)捲S多的截面構(gòu)造的圖(例如圖14)，但在該專利文獻(xiàn)中，沒(méi)有考慮雪崩擊穿時(shí)出現(xiàn)的負(fù)性電阻。另外，象專利文獻(xiàn)4的例如參照?qǐng)D14所理解的那樣，在最外周的p基極區(qū)域中的元件周緣部側(cè)的部分且由氧化膜覆蓋的部分的寬度，與其中的高濃度p區(qū)域相比，不是特別寬。實(shí)施方式5與專利文獻(xiàn)4的例如圖14相比，該部分的寬度非常寬，這一點(diǎn)與專利文獻(xiàn)4所記載的元件不同。
實(shí)施方式6圖21是表示切斷本發(fā)明的實(shí)施方式6的縱向MOSFET元件的芯片的狀態(tài)的縱截面圖。該縱截面相當(dāng)于將實(shí)施方式6的縱向MOSFET元件的芯片沿著例如圖1的A-A’線的切斷線來(lái)切斷時(shí)的切斷面。
實(shí)施方式6的縱向MOSFET是實(shí)施方式5的變形例，與實(shí)施方式5的不同之處如下。即，由第三n型區(qū)域34a和第三p型區(qū)域34b所構(gòu)成的第三并列pn構(gòu)造與最外周p基極區(qū)域13b不連續(xù)。即使這樣的構(gòu)造，在p型區(qū)域的雜質(zhì)濃度Np比n型區(qū)域的雜質(zhì)濃度Nn低的情況下，在最外周p基極區(qū)域13b的角落部分發(fā)生雪崩，雪崩電流通過(guò)最外周p基極區(qū)域13b的比p+接觸區(qū)域26還外側(cè)的寬度寬的部分，向源極電極17流動(dòng)，所以，可緩和雪崩擊穿時(shí)的負(fù)性電阻。因此，可得到與實(shí)施方式5相同的效果。
實(shí)施方式7圖22是表示切斷本發(fā)明的實(shí)施方式7的縱向MOSFET元件的芯片的狀態(tài)的縱截面圖。該縱截面相當(dāng)于將實(shí)施方式7的縱向MOSFET元件芯片沿著例如圖1的A-A’線的切斷線來(lái)切斷時(shí)的切斷面。
實(shí)施方式7的縱向MOSFET是實(shí)施方式5的變形例，與實(shí)施方式5的不同點(diǎn)如下。即，由第三n型區(qū)域34a和第三p型區(qū)域34b構(gòu)成的第三并列pn構(gòu)造達(dá)到n+漏極層11。即，在實(shí)施方式7中，沒(méi)有設(shè)置由第二n型區(qū)域30a和第二p型區(qū)域30b所構(gòu)成的第二并列pn構(gòu)造。即使這樣的構(gòu)造，也與實(shí)施方式5相同，緩和了在p型區(qū)域的雜質(zhì)濃度Np比n型區(qū)域的雜質(zhì)濃度Nn還低的情況下的雪崩擊穿時(shí)的負(fù)性電阻，所以可得到與實(shí)施方式5相同的效果。
在上面，本發(fā)明不限于所述各個(gè)實(shí)施方式，能夠進(jìn)行各種改變。例如，也可以使用保護(hù)環(huán)(guard ring)來(lái)代替在表面邊緣構(gòu)造應(yīng)用場(chǎng)片構(gòu)造，如果表面邊緣構(gòu)造是能夠充分緩和位于元件活性部的最外周部的p基極區(qū)域13b的曲率的構(gòu)造，就不僅是場(chǎng)片構(gòu)造或者保護(hù)環(huán)構(gòu)造，也可以是兼用該兩者的構(gòu)造。另外，在基板的第一主面?zhèn)刃纬傻脑钚圆?，在例如縱向MOSFET的情況下是在第一主面?zhèn)刃纬煞崔D(zhuǎn)層的包括溝道擴(kuò)散層和源極區(qū)域的開關(guān)部，在雙極晶體管的情況下是包括發(fā)射極或集電極區(qū)域的開關(guān)部，指示在漂移部的第一主面?zhèn)染哂袑?dǎo)通和非導(dǎo)通的選擇功能的有源部分或者無(wú)源部分，所以，本發(fā)明不限于MOSFET，也能夠適用于IGBT、雙極晶體管、FWD或肖特基二極管等。
產(chǎn)業(yè)上的可利用性象以上這樣，本發(fā)明對(duì)大功率半導(dǎo)體裝置是有用的，特別是，能夠適用于在漂移部具有并列pn構(gòu)造的MOSFET或者IGBT或者雙極晶體管等兼有高耐壓和大電流電容的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還高的雜質(zhì)濃度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造來(lái)形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，所述第三縱向第二導(dǎo)電型區(qū)域的雜質(zhì)濃度，是所述第三縱向第一導(dǎo)電型區(qū)域的雜質(zhì)濃度的120％以上。
3.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向的第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還寬的寬度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所形成。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件，其特征在于，所述第三縱向第二導(dǎo)電型區(qū)域的寬度是所述第三縱向第一導(dǎo)電型區(qū)域的寬度的120％以上。
5.根據(jù)權(quán)利要求2或4所述的半導(dǎo)體元件，其特征在于，所述第二部分的雜質(zhì)濃度比所述第一部分的雜質(zhì)濃度還低。
6.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、比該第三縱向第一導(dǎo)電型區(qū)域還高的載流子濃度的第三縱向第二導(dǎo)電型區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所構(gòu)成。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，所述第三縱向第二導(dǎo)電型區(qū)域的載流子濃度，是所述第三縱向第一導(dǎo)電型區(qū)域的載流子濃度的120％以上。
8.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有第二部分，該第二部分由第三縱向第一導(dǎo)電型區(qū)域、載流子量比該第三縱向第一導(dǎo)電型區(qū)域還多的第三縱向第二導(dǎo)電區(qū)域以比所述第一重復(fù)間距還窄的第二重復(fù)間距來(lái)交互地重復(fù)接合所形成的第三并列pn構(gòu)造所構(gòu)成。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件，其特征在于，所述第三縱向第二導(dǎo)電型區(qū)域的載流子量，是所述第三縱向第一導(dǎo)電型區(qū)域的載流子量的120％以上。
10.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及元件周緣部，在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)大概是非電路區(qū)域，在關(guān)閉狀態(tài)被耗盡，所述縱向漂移部是沿所述基板的厚度方向取向的第一縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合形成的第一并列pn構(gòu)造，并且，所述元件周緣部具有第一部分，該第一部分由沿著所述基板的厚度方向取向的第二縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第二縱向第二導(dǎo)電型區(qū)域以第一重復(fù)間距交互重復(fù)接合形成的第二并列pn構(gòu)造所形成，所述元件周緣部在作為所述基板的第一主面?zhèn)鹊谋韺訁^(qū)域，具有由比第一重復(fù)間距還寬的第二導(dǎo)電型區(qū)域構(gòu)成的第二部分。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征在于，所述第二部分的雜質(zhì)濃度，比所述第二縱向第二導(dǎo)電型區(qū)域的雜質(zhì)濃度還低。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其特征在于，所述第二部分由第一導(dǎo)電型雜質(zhì)和第二導(dǎo)電型雜質(zhì)所構(gòu)成。
13.根據(jù)權(quán)利要求3、6、或10所述的半導(dǎo)體元件，其特征在于，所述第二部分的一部分配置于設(shè)置在所述元件活性部的第二導(dǎo)電型區(qū)域的端部的下側(cè)。
14.根據(jù)權(quán)利要求3、6、或10所述的半導(dǎo)體元件，其特征在于，所述第二部分的厚度，是所述第一部分和所述第二部分相加的厚度的50％以下。
15.根據(jù)權(quán)利要求3、6、或10所述的半導(dǎo)體元件，其特征在于，在所述第一部分和所述第二部分的外周，具有第一導(dǎo)電型的溝道阻擋(channel stopper)區(qū)域。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體元件，其特征在于，所述溝道阻擋區(qū)域與所述低電阻層連接。
17.根據(jù)權(quán)利要求3、6、或10所述的半導(dǎo)體元件，其特征在于，所述第二部分由絕緣膜覆蓋。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體元件，其特征在于，所述第二部分的一部分，隔著所述絕緣膜由場(chǎng)片(field plate)電極覆蓋。
19.一種半導(dǎo)體元件，其特征在于，具有存在于基板的第一主面?zhèn)鹊挠性椿蛘邿o(wú)源的流動(dòng)電流的元件活性部；存在于所述基板的第二主面?zhèn)鹊牡谝粚?dǎo)電型的低電阻層；縱向漂移部，介于所述元件活性部和所述低電阻層之間，在接通狀態(tài)沿縱向流動(dòng)漂移電流，并在關(guān)閉狀態(tài)被耗盡；以及多個(gè)設(shè)置在所述基板的第一主面?zhèn)鹊牡诙?dǎo)電型基極區(qū)域，所述縱向漂移部形成將沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的第一縱向第二導(dǎo)電型區(qū)域交互地重復(fù)接合所構(gòu)成的并列pn構(gòu)造，在多個(gè)所述第二導(dǎo)電型基極區(qū)域中的最外側(cè)設(shè)置的第二導(dǎo)電型基極區(qū)域，設(shè)置雜質(zhì)濃度相對(duì)低的第一部分和雜質(zhì)濃度相對(duì)高的第二部分，同時(shí)，所述第一部分的比所述第二部分還外側(cè)的部分通過(guò)絕緣膜來(lái)覆蓋，在所述第一部分的比所述第二部分還外側(cè)通過(guò)所述絕緣膜覆蓋的部分的寬度，比所述并列pn構(gòu)造的重復(fù)間距還寬。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體元件，其特征在于，在最外側(cè)設(shè)置的所述第二導(dǎo)電型基極區(qū)域中，在所述第一部分的比所述第二部分還外側(cè)通過(guò)所述絕緣膜覆蓋的部分的電阻值是2Ω以上。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體元件，其特征在于，還具有元件周緣部，其在所述縱向漂移部的周圍介于所述第一主面和所述低電阻層之間，在接通狀態(tài)是大概非電路區(qū)域而在關(guān)閉狀態(tài)被耗盡，該元件周緣部形成為將沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的縱向第二導(dǎo)電型區(qū)域交互重復(fù)接合而形成的并列pn構(gòu)造，在該元件周緣部的并列pn構(gòu)造的至少一部分，所述第一主面?zhèn)鹊牟糠种兄貜?fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體元件，其特征在于，所述元件周緣部的并列pn構(gòu)造的、重復(fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄的部分的一部分，配置于設(shè)置在最外側(cè)的所述第二導(dǎo)電型基極區(qū)域的下側(cè)。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體元件，其特征在于，在所述元件周緣部的并列pn構(gòu)造的、重復(fù)間距比所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距還窄的部分與所述低電阻層之間，設(shè)置并列pn構(gòu)造，該并列pn構(gòu)造是以與所述縱向漂移部的并列pn構(gòu)造的重復(fù)間距相同的重復(fù)間距來(lái)交互重復(fù)接合沿著所述基板的厚度方向取向的縱向第一導(dǎo)電型區(qū)域和沿著所述基板的厚度方向取向的縱向第二導(dǎo)電型區(qū)域而構(gòu)成。
全文摘要
本發(fā)明提供一種超接合半導(dǎo)體元件，能改善元件周緣部的雪崩耐量，提高作為元件整體的雪崩耐量。漏極·漂移部是以間距P1交互地重復(fù)接合第一n型區(qū)域和第一p型區(qū)域構(gòu)成的第一并列pn構(gòu)造，漏極·漂移部的周圍是由第二并列pn構(gòu)造所構(gòu)成的元件周緣部。元件周緣部與第一并列pn構(gòu)造連續(xù)，以間距P1交互地重復(fù)接合第二n型區(qū)域和第二p型區(qū)域所構(gòu)成。第一和第二并列pn構(gòu)造的雜質(zhì)濃度大致相同，在元件周緣部的表層區(qū)域形成的第三并列pn構(gòu)造，是將第三n型區(qū)域、和比它雜質(zhì)濃度高的第三p型區(qū)域以比P1還小的間距P2來(lái)交互地重復(fù)接合所構(gòu)成，其雜質(zhì)濃度比第一和第二并列pn構(gòu)造的雜質(zhì)濃度還低。
文檔編號(hào)H01L29/00GK1734782SQ20051008880
公開日2006年2月15日 申請(qǐng)日期2005年7月29日 優(yōu)先權(quán)日2004年8月4日
發(fā)明者大西泰彥, 西村武義, 新村康, 井上正范 申請(qǐng)人:富士電機(jī)電子設(shè)備技術(shù)株式會(huì)社