專利名稱：儲(chǔ)存元件的形成方法、半導(dǎo)體元件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種半導(dǎo)體元件的制造方法，且特別是有關(guān)于一種可改進(jìn)在玻璃上的硅(silicon-on-glass，SOG)制程的方法和采用該方法所制造的元件。
背景技術(shù)：
非易失性儲(chǔ)存元件(non-volatile memory devices)已經(jīng)被廣泛地用于儲(chǔ)存不需頻繁修正的訊息。這種儲(chǔ)存元件例如包括唯讀記憶體(ROM)、可編程唯讀記憶體(PROM)、可擦除可編程唯讀記憶體(EPROM)、電性可擦除可編程唯讀記憶體(EEPROM)和快閃可擦除可編程唯讀記憶體(flash EEPROM)。
非易失性儲(chǔ)存元件通?？蓛?chǔ)存并保持代表訊息的電荷。例如，EPROM可包括許多浮置閘極儲(chǔ)存單元(floating gate memory cell)，每個(gè)浮置閘極儲(chǔ)存單元都包括一個(gè)電荷俘獲層(charge trapping layer)，用來(lái)保持代表一個(gè)數(shù)據(jù)的電荷。圖1A繪示為習(xí)知形成于半導(dǎo)體基板(substrate)10上的浮置閘極儲(chǔ)存單元100的結(jié)構(gòu)。儲(chǔ)存單元100包括形成于基板10上并互相隔開(kāi)一段距離的擴(kuò)散區(qū)(diffusion region)102和104，這兩個(gè)擴(kuò)散區(qū)102和104之間定義為一個(gè)通道(channel)106。在通道106上形成第一介電層(dielectric layer)108，在第一介電層108上形成電荷俘獲層110，在電荷俘獲層110上形成第二介電層112，并且在第二介電層112上形成閘極(gate)114。第一介電層108可由穿隧氧化物(tunnel oxide)所構(gòu)成。第二介電層112可由二氧化硅或氧化物-氮化物-氧化物等結(jié)構(gòu)(oxide-nitride-oxide，ONO)所構(gòu)成。電荷俘獲層110可由多晶硅(polysilicon)或氮化硅所構(gòu)成。
當(dāng)施加偏壓(bias voltage)于閘極114和擴(kuò)散區(qū)102、104時(shí)，電荷就可進(jìn)入電荷俘獲層110而編程儲(chǔ)存單元100，或從電荷俘獲層110移出從而擦除儲(chǔ)存單元100。
在編程儲(chǔ)存單元100的過(guò)程中，包含電洞或電子等形式的電荷通過(guò)第一介電層108或第二介電層112，并儲(chǔ)存于電荷俘獲層110中。儲(chǔ)存于電荷俘獲層110中的電荷將可改變用以讀取儲(chǔ)存單元100的閥限電壓(threshold voltage)，以指示儲(chǔ)存于儲(chǔ)存單元100中的位元(bit)是“0”還是“1”。
為了將儲(chǔ)存單元100從其他元件或后續(xù)步驟中所形成的金屬接點(diǎn)以及擴(kuò)散區(qū)102、104隔離開(kāi)來(lái)，則使用層間介電質(zhì)(interlayer dielectric，ILD)116來(lái)填充儲(chǔ)存單元100和其他元件之間的縫隙，其中金屬接點(diǎn)與閘極114接觸。層間介電質(zhì)116可作為一低介電常數(shù)材料，其用來(lái)將金屬接點(diǎn)與儲(chǔ)存單元100電性隔離。最常見(jiàn)的層間介電質(zhì)116是利用化學(xué)氣相沉積(CVD)技術(shù)而由硼磷硅酸鹽玻璃(boro-phospho-silicate glass，BPSG)所形成，其中高溫將有助于此種硼磷硅酸鹽玻璃的化學(xué)氣相沉積法的進(jìn)行。另一種選擇方案是采用只需要較低溫度的旋涂式玻璃(spin-on-glass，SOG)技術(shù)而形成層間介電質(zhì)116。旋涂式玻璃技術(shù)是將溶有SiO2和摻雜物(如硼或磷)的溶液旋涂到基板上并固化此旋涂式玻璃以蒸發(fā)溶液中的溶劑。然而，在固化過(guò)程中，溶劑會(huì)擴(kuò)散到鄰近的層中。例如，在圖1A中，當(dāng)采用旋涂式玻璃技術(shù)所形成的層間介電質(zhì)116已經(jīng)固化時(shí)，溶液中的溶劑會(huì)擴(kuò)散到電荷俘獲層l10中，從而損害儲(chǔ)存單元100的效能。為了阻止溶劑擴(kuò)散，如圖1A所示，可以在層間介電質(zhì)116和儲(chǔ)存單元100之間提供一個(gè)襯層(liner layer)118。
類似地，在采用被金屬間介電質(zhì)(inter-metal dielectric，IMD)層而互相隔離的多層金屬接點(diǎn)的儲(chǔ)存元件中，此種IMD層可藉由SOG技術(shù)而形成，并且可使用氧化物襯層阻止溶劑擴(kuò)散于鄰近的層中，而此種擴(kuò)散將損害儲(chǔ)存單元的效能。例如，圖1B表示在基板202上所形成的儲(chǔ)存元件200。儲(chǔ)存元件200包括第一金屬接點(diǎn)204和藉由IMD層208而與第一金屬接點(diǎn)204隔離的第二金屬接點(diǎn)206。IMD層208可藉由SOG技術(shù)而形成。IMD層208和第一金屬接點(diǎn)204之間的襯層210可阻止IMD層208在固化時(shí)其溶劑的擴(kuò)散。
普通的襯層118或210由二氧化硅(SiO2)所構(gòu)成，其可利用SiH4和N2O的混合氣體或四乙基正硅酸鹽(tetraethylorthosilicate，TEOS)與O2或O3的混合組合等藉由電漿增強(qiáng)化學(xué)氣相沉積(Plasma Enhanced ChemicalVapor Deposition，PECVD)法所形成。但是，采用SiO2作為氧化物襯層118或210的問(wèn)題是，由于用來(lái)形成ILD 116或IMD 208的溶解SOG的溶劑中通常含有高濃度的氫，以實(shí)現(xiàn)ILD 116或IMD 208的低介電常數(shù)，溶劑中的氫原子可能會(huì)擴(kuò)散通過(guò)由SiO2形成的襯層118或210而進(jìn)入下面的層，其例如為電荷俘獲層110或基板10或202等。此種氫擴(kuò)散的結(jié)果可能會(huì)使儲(chǔ)存單元100或儲(chǔ)存元件200失去儲(chǔ)存于其中的電荷并表現(xiàn)出不良的數(shù)據(jù)保持屬性。
類似于儲(chǔ)存單元100或儲(chǔ)存元件200的儲(chǔ)存元件是在硅晶圓上制造的，并且其數(shù)據(jù)保持屬性的測(cè)量結(jié)果與所要求的標(biāo)準(zhǔn)的比較乃是如圖2所示。在圖2中，儲(chǔ)存單元的數(shù)據(jù)保持屬性可經(jīng)由10,000個(gè)讀取周期后的儲(chǔ)存單元的閥限電壓的變化而反應(yīng)出來(lái)。如圖2所示，在經(jīng)由10,000個(gè)讀取周期后，儲(chǔ)存單元100的閥限電壓變化為1.2V，而標(biāo)準(zhǔn)要求的閥限電壓變化不大于0.6V。
為了避免資訊的流失，儲(chǔ)存單元100或儲(chǔ)存元件200必需在儲(chǔ)存于其中的電荷流失前進(jìn)行再新(refreshed)，隨著再新頻率的增加，電能消耗也增加了。因此，要如何讓儲(chǔ)存單元100和儲(chǔ)存元件200能夠盡可能地長(zhǎng)時(shí)間保存儲(chǔ)存電荷是十分重要的。
Ghneim等人的美國(guó)專利申請(qǐng)?zhí)?,805,013提出一旦超過(guò)臨界值的溫度，氫原子便由其鍵結(jié)區(qū)(bonding site)被釋放。Ghneim等人還提出了藉由在浮置閘極周圍沉積介電層的制程以及在所有后續(xù)制程中將溫度保持在臨界溫度之下，從而減少氫原子向儲(chǔ)存單元的浮置閘極(電荷俘獲層)擴(kuò)散。特別是在Ghneim等人的發(fā)明中，含氫介電層和所有后續(xù)介電層/導(dǎo)電層都是在380℃以下形成的，并且大多數(shù)情況是在350℃以下形成的。
盡管Ghneim等人揭露較低溫度制程可能會(huì)減少氫擴(kuò)散于儲(chǔ)存單元的電荷俘獲層內(nèi)的現(xiàn)象，然而，經(jīng)由在此較低的處理溫度下的連續(xù)制程所形成的材料品質(zhì)較差，使得所形成的儲(chǔ)存單元的可靠性仍會(huì)受到損害。

發(fā)明內(nèi)容
本發(fā)明提供一種儲(chǔ)存元件的形成方法，包括提供一個(gè)基板、在此基板上提供多個(gè)功能部件(features)、并在這些功能部件上形成富含硅(silicon-rich)的介電層。
本發(fā)明提供一種半導(dǎo)體元件的形成方法，該方法包括提供一個(gè)基板并在此基板上形成一個(gè)包含多個(gè)儲(chǔ)存單元的儲(chǔ)存器陣列(memory array)。每個(gè)儲(chǔ)存單元的形成方法乃是藉由在基板上提供至少一個(gè)功能部件并在此至少一個(gè)功能部件上形成一富含硅的介電層。此半導(dǎo)體元件的形成方法更包括沉積(deposit)一層旋涂式玻璃層，以覆蓋富含硅介電層的至少一部分。
本發(fā)明提供一種包括基板和儲(chǔ)存單元的半導(dǎo)體元件。此儲(chǔ)存單元包括在基板上的功能部件和在功能部件上的富含硅的介電層。
本發(fā)明提供一種半導(dǎo)體元件，包括一基板和一儲(chǔ)存器陣列，其中儲(chǔ)存器陣列包括在基板上的多個(gè)儲(chǔ)存單元。每個(gè)儲(chǔ)存單元包括一個(gè)位于基板上的功能部件和在功能部件上的富含硅的介電層。此半導(dǎo)體元件更包括在富含硅的介電質(zhì)上的一旋涂式玻璃層。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例。藉由后附的申請(qǐng)專利范圍中特別提出的部件及其組合，以實(shí)現(xiàn)并獲得本發(fā)明的特征和優(yōu)點(diǎn)。
以上的概述和下面的詳細(xì)說(shuō)明僅為本發(fā)明的一些實(shí)施方式，用以解釋本發(fā)明，而非用以限定本發(fā)明。
合并于并作為本說(shuō)明書(shū)的一部分的圖式描繪了本發(fā)明的實(shí)施例，其用來(lái)與說(shuō)明書(shū)共同說(shuō)明本發(fā)明的技術(shù)特征、優(yōu)點(diǎn)和原理。


圖1A所示為習(xí)知的非易失性儲(chǔ)存單元。
圖1B所示為習(xí)知的儲(chǔ)存元件。
圖2所示為圖1A所示的儲(chǔ)存單元的數(shù)據(jù)保持屬性在與標(biāo)準(zhǔn)要求相比較的圖形表示。
圖3A所示為本發(fā)明第一實(shí)施例的一種儲(chǔ)存元件。
圖3B所示為本發(fā)明第二實(shí)施例的一種儲(chǔ)存元件。
圖4所示為采用本發(fā)明的方法所制造的儲(chǔ)存元件的數(shù)據(jù)保持屬性與其要求的標(biāo)準(zhǔn)的比較圖形。
圖5所示為本發(fā)明的一種儲(chǔ)存器陣列。
10、30、40基板 100儲(chǔ)存單元102、104擴(kuò)散區(qū) 106通道108、112介電層 110俘獲層114閘極116層間介電質(zhì)118襯層200儲(chǔ)存單元202基板204、206金屬接點(diǎn)208金屬間介電質(zhì)層 210襯層300儲(chǔ)存元件302功能部件304層間介電層 306、308、312介電層310俘獲層 314閘極316、318擴(kuò)散區(qū) 320通道400儲(chǔ)存元件402、404金屬接點(diǎn)406金屬間介電層408介電層500儲(chǔ)存器陣列 WL字元線BL位元線具體實(shí)施方式
以下結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例作詳細(xì)說(shuō)明。在所有附圖中，相同的元件符號(hào)乃是代表相同或類似的元件。
本發(fā)明提供一種新式的非易失性儲(chǔ)存元件，其包括由旋涂式玻璃(SOG)技術(shù)所形成的位于層間介電(ILD)層或金屬間介電(IMD)層的富含硅的一襯層，其用來(lái)阻止SOG溶液中的氫的擴(kuò)散。圖3A和圖3B所示為本發(fā)明的非易失性儲(chǔ)存元件。
請(qǐng)參閱圖3A，本發(fā)明第一實(shí)施例的儲(chǔ)存元件300形成于半導(dǎo)體基板30之上并包括形成于半導(dǎo)體基板30之上的功能部件302(圖中只示出了一個(gè))。ILD層304形成于基板30和功能部件302之上，用以提供絕緣功能并填充基板30與功能部件302和基板30上的其他元件或功能部件302之間的縫隙。ILD層304可藉由將SOG溶液旋涂并將其固化的方式而形成。介電層306形成于ILD層304和基板30和功能部件302之間，用以阻止SOG溶液中的氫的擴(kuò)散。ILD層304可以形成于介電襯層306的部分(圖中未示)或全部之上。
功能部件302可包括任何適合組成非易失性儲(chǔ)存元件300的結(jié)構(gòu)，例如為閘極結(jié)構(gòu)或金屬接點(diǎn)。舉例而言，如圖3A所示，如果儲(chǔ)存元件300包括多個(gè)浮置閘極儲(chǔ)存單元的陣列，那么功能部件302可以為多層閘極結(jié)構(gòu)，其中每個(gè)多層閘極結(jié)構(gòu)包括例如，基板30之上的第一介電層308、第一介電層308之上的電荷俘獲層310、電荷俘獲層310之上的第二介電層312、第二介電層312之上的閘極314。第一介電層308和第二介電層312都可包含氧化物，例如為二氧化硅。電荷俘獲層310可包括氮化硅或多晶硅。閘極314可包括金屬。如圖3A所示，儲(chǔ)存元件300更可包括形成于基板30內(nèi)并對(duì)應(yīng)于功能部件302兩側(cè)的擴(kuò)散區(qū)316和318，其中擴(kuò)散區(qū)316和318相隔一段距離并在其兩者之間定義出一個(gè)通道320。
本發(fā)明的介電襯層306是富含硅的，并可藉由化學(xué)氣相沉積(CVD)技術(shù)而形成，以包含一富含硅的氧化物，其中在該富含硅的氧化物中，其硅原子與氧原子的個(gè)數(shù)比率乃是高于在SiO2中的個(gè)數(shù)比率。在本發(fā)明的一實(shí)施例中，該硅原子與氧原子的個(gè)數(shù)比率乃是高于1∶1。如此，介電襯層306將含有大量的懸掛硅鍵(dangling silicon bond)。在后續(xù)的形成ILD層304的步驟中，這些懸掛硅鍵將會(huì)捕獲氫原子并與其結(jié)合，從而阻止氫原子進(jìn)入功能部件302或基板30。由富含硅氧化物所形成的介電襯層306更可作為功能部件302和ILD層304之間的阻障層(barrier)，以防止?jié)駳饣蛐纬蒊LD層304所使用的SOG溶液中的溶劑的擴(kuò)散。因此，就增加了儲(chǔ)存于儲(chǔ)存元件300(例如俘獲層310)中的保持時(shí)間。此外，采用富含硅氧化物所形成的介電襯層306，就沒(méi)有必要在后續(xù)步驟(如形成ILD層304)中維持較低溫度。
類似地，在采用被金屬間介電(IMD)層所隔離的多層金屬接點(diǎn)的儲(chǔ)存元件中，此IMD層可藉由SOG技術(shù)而形成，并可使用富含硅氧化物的襯層，以防止溶劑向鄰近的層擴(kuò)散。例如為圖3B所示的本發(fā)明第二實(shí)施例的儲(chǔ)存元件400。儲(chǔ)存元件400在半導(dǎo)體基板40上形成。儲(chǔ)存元件400可包括形成于半導(dǎo)體基板40中的電路元件(圖未示)，如晶體管或電容器。儲(chǔ)存元件400更可包括多個(gè)第一金屬接點(diǎn)402和多個(gè)第二金屬接點(diǎn)404而為電路元件提供電性接觸。IMD層406將第一金屬接點(diǎn)402和第二金屬接點(diǎn)404電性隔離。IMD層406還填充基板40和第一金屬接點(diǎn)402以及基板40上的其他元件或功能部件之間的縫隙。IMD層406可以是藉由將SOG溶液旋涂并將其固化所形成。一富含硅的介電襯層408乃是在IMD層406與基板40和第一金屬接點(diǎn)402之間形成，用以阻止SOG溶液中氫的擴(kuò)散。IMD層406可在部分(圖中未示)或全部的介電襯層408上形成。
在本發(fā)明的一實(shí)施例中，介電襯層408是一富含硅氧化物層，其中硅原子數(shù)量與氧原子數(shù)量的比率大于1∶1。因此，由于在富含硅的氧化物襯層408中的硅懸掛鍵的存在，用以形成IMD層406的SOG溶液中的溶劑中的氫原子將會(huì)被阻止進(jìn)入第一金屬接點(diǎn)402或基板40內(nèi)。
相較于SiO2，富含硅氧化物具有更高折射率(refractive index)和消光系數(shù)(extinction coefficient)。例如，富含硅氧化物所形成的襯層306或408對(duì)于小于400nm的波長(zhǎng)可以具有至少1.6的折射率或者是至少0.5的消光系數(shù)。
襯層306或408可以具有大約為200～3000埃(Angstrom)的厚度，其可藉由使用化學(xué)氣相沉積(CVD)技術(shù)而形成，例如電漿增強(qiáng)的化學(xué)氣相沉積(PECVD)或高密度的電漿化學(xué)氣相沉積(HDPCVD)技術(shù)。在化學(xué)氣相沉積技術(shù)中，可以使用的氣體源的組合為SiH4和O2、SiH4和N2O、TEOS和O2或TEOS和O3，并可以控制氣體的流量以獲得想要的硅對(duì)于氧的比率。
在一實(shí)施例中，可使用混合于Ar中的SiH4與O2的氣體源組合并藉由CVD技術(shù)所形成的襯層306或408的厚度大約為1000埃，其中SiH4、O2和Ar的流量分別為100sccm(每分鐘的標(biāo)準(zhǔn)立方厘米)、50sccm和50sccm，并且CVD的射頻(RF)功率為3000W。換句話說(shuō)，SiH4與O2的流量比率為2。在上述條件下所形成的氧化物在248nm波長(zhǎng)下的折射率大約為1.5，消光系數(shù)大約為1.7，并且硅原子的濃度大于70％。
可經(jīng)由使用本發(fā)明的方法以制造出儲(chǔ)存元件，并對(duì)其進(jìn)行了測(cè)量。圖4繪示為采用本發(fā)明的方法所制造的儲(chǔ)存元件的數(shù)據(jù)保持屬性，與其要求的標(biāo)準(zhǔn)的比較圖形。在圖4中，方柱代表儲(chǔ)存元件在經(jīng)10000次讀取周期(reading cycle)后的閥限電壓的變化，第一個(gè)方柱對(duì)應(yīng)于本發(fā)明的方法所制造的儲(chǔ)存元件，第二個(gè)方柱對(duì)應(yīng)于標(biāo)準(zhǔn)參考目的的要求。如圖4所示，采用本發(fā)明的方法所制造的儲(chǔ)存元件，其數(shù)據(jù)保持屬性要優(yōu)于標(biāo)準(zhǔn)要求。
根據(jù)本發(fā)明，可排列多個(gè)具有儲(chǔ)存單元300或400結(jié)構(gòu)的儲(chǔ)存單元而構(gòu)成一儲(chǔ)存陣列。圖5繪示為本發(fā)明的一種儲(chǔ)存器陣列500。儲(chǔ)存器陣列500包括按多條行與多條列排列的多個(gè)儲(chǔ)存單元300，其中這些行與這些列分別對(duì)應(yīng)于字元線(word line)WL與位元線(bit line)BL。還有，根據(jù)本發(fā)明，晶體管、電容等元件可以在集成電路(IC)晶片上與具有儲(chǔ)存單元300的結(jié)構(gòu)的儲(chǔ)存單元共同形成。對(duì)于熟知本發(fā)明的技藝者來(lái)說(shuō)，形成此種儲(chǔ)存器陣列或IC晶片的結(jié)構(gòu)和方法是顯而易見(jiàn)的，因此在此便不再詳細(xì)討論。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種儲(chǔ)存元件的形成方法，其特征在于其包括以下步驟提供一基板；在該基板上提供多數(shù)個(gè)功能部件；以及在該些功能部件上形成一富含硅的介電層。
2.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其更包括形成一旋涂式玻璃(SOG)層，至少部分地覆蓋該富含硅的介電層。
3.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中在該基板上提供該些功能部件的步驟包括形成該些功能部件的其中之一，以形成一含有多層閘極的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中在該基板上提供該些功能部件的步驟包括形成該些功能部件的其中之一，以形成一第一金屬接點(diǎn)。
5.根據(jù)權(quán)利要求4所述的儲(chǔ)存元件的形成方法，其特征在于其更包括形成一旋涂式玻璃(SOG)層，至少部分地覆蓋該富含硅的介電層；以及在該旋涂式玻璃層上形成一第二金屬接點(diǎn)。
6.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中形成該富含硅的介電層的步驟包括形成一富含硅的氧化層，并且使其中的硅原子濃度與氧原子濃度的比率高于1∶1。
7.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中所述的富含硅的介電層是利用從一氣體組合群中選定至少一種氣體組合并藉由化學(xué)氣相沉積法所形成的，其中該氣體組合群包括包含SiH4和O2的一氣體組合、包含SiH4和N2O的一氣體組合、包含四乙基正硅酸鹽(tetraethylorthosilicate，TEOS)和O2的一氣體組合、以及包含四乙基正硅酸鹽和O3的一氣體組合。
8.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中所述的富含硅的介電層對(duì)于小于400nm的波長(zhǎng)具有至少為0.5的消光系數(shù)。
9.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中所述的富含硅的介電層對(duì)于小于400nm的波長(zhǎng)具有至少為1.6的折射率。
10.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中所述的富含硅的介電層具有大約200～3000埃的厚度。
11.根據(jù)權(quán)利要求1所述的儲(chǔ)存元件的形成方法，其特征在于其中所述的富含硅的介電層是利用電漿增強(qiáng)化學(xué)氣相沉積(PEVCD)或高密度的電漿化學(xué)氣相沉積(HDPCVD)技術(shù)所形成。
12.一種半導(dǎo)體元件的形成方法，其特征在于其包括以下步驟提供一基板；形成一儲(chǔ)存器陣列，包括在該基板上的多數(shù)個(gè)儲(chǔ)存單元，其中形成每一該些儲(chǔ)存單元的步驟包括在該基板上提供至少一個(gè)功能部件，以及在該至少一個(gè)功能部件上形成一富含硅的介電質(zhì)；以及沉積一層旋涂式玻璃，以至少部分地覆蓋該富含硅的介電層。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中提供該至少一個(gè)功能部件的步驟包括在該基板上提供一第一介電層；在該第一介電層上提供一電荷俘獲層，其中該電荷俘獲層的材質(zhì)包括多晶硅或氮化硅；在該電荷俘獲層上提供一第二介電層；以及在該第二介電層上提供一閘極。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中提供該至少一個(gè)功能部件的步驟包括提供一第一金屬接點(diǎn)。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其更包括形成一旋涂式玻璃(SOG)層，至少部分地覆蓋該富含硅的介電層。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中形成該富含硅的介電層包括形成一富含硅的氧化物層，并且其硅原子濃度與氧原子的濃度的比率高于1∶1。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中所述的富含硅的介電層是利用從一個(gè)氣體組合群中選定至少一種氣體組合并藉由化學(xué)氣相沉積法所形成的，其中該氣體組合群包括包含SiH4和O2的一氣體組合、包含SiH4和N2O的一氣體組合、包含四乙基正硅酸鹽(tetraethylorthosilicate，TEOS)和O2的一氣體組合、以及包含四乙基正硅酸鹽和O3的一氣體組合。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中所述的富含硅的介電層對(duì)于小于400nm的波長(zhǎng)具有至少為0.5的消光系數(shù)和至少為1.6的折射率。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中所述的富含硅的介電層具有大約200～3000埃的厚度。
20.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件的形成方法，其特征在于其中所述的富含硅的介電層是利用電漿增強(qiáng)化學(xué)氣相沉積(PEVCD)或高密度的電漿化學(xué)氣相沉積(HDPCVD)技術(shù)所形成。
21.一種半導(dǎo)體元件，其特征在于其包括一基板；以及一儲(chǔ)存單元，包括在該基板上的一功能部件；以及在該功能部件上的一富含硅的介電層。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體元件，其特征在于其中所述的功能部件包括一閘極結(jié)構(gòu)或一金屬接點(diǎn)。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體元件，其特征在于其更包括一旋涂式玻璃(SOG)層，至少部分地覆蓋該富含硅的介電層。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層包括富含硅氧化物，其硅原子濃度與氧原濃度的比率高于1∶1。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層對(duì)于小于400nm的波長(zhǎng)具有至少0.5的消光系數(shù)和至少1.6的折射率。
26.根據(jù)權(quán)利要求21所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層具有大約200～3000埃的厚度。
27.一種半導(dǎo)體元件，其特征在于其包括一基板；一儲(chǔ)存器陣列，包括在該基板上的多數(shù)個(gè)儲(chǔ)存單元，其中每一該些儲(chǔ)存單元包括在該基板上的一功能部件，以及在該功能部件上的一富含硅的介電層；以及在該富含硅的介電質(zhì)上的一旋涂式玻璃層。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層包括一富含硅的氧化物，并且其中硅原子濃度與氧原子濃度的比率高于1∶1。
29.根據(jù)權(quán)利要求27所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層對(duì)于小于400nm的波長(zhǎng)具有至少0.5的消光系數(shù)和至少1.6的折射率。
30.根據(jù)權(quán)利要求27所述的半導(dǎo)體元件，其特征在于其中所述的富含硅的介電層具有大約200～3000埃的厚度。
全文摘要
本發(fā)明是有關(guān)于一種儲(chǔ)存元件的形成方法、半導(dǎo)體元件及其形成方法，該形成儲(chǔ)存元件的方法包括以下步驟提供一基板、在基板上提供多個(gè)功能部件、并在功能部件上形成富含硅的介電層?？梢圆捎眯渴讲Ａ?spin－on－glass，SOG)技術(shù)在富含硅的介電層上形成層間介電(inter－layer dielectric，ILD)或金屬間介電(inter－metal dielectric，IMD)層，該富含硅的介電層可阻止在旋涂式玻璃技術(shù)中所使用的溶劑的擴(kuò)散。
文檔編號(hào)H01L21/314GK1855437SQ20051008887
公開(kāi)日2006年11月1日 申請(qǐng)日期2005年7月29日 優(yōu)先權(quán)日2005年4月21日
發(fā)明者陳禮仁, 蘇金達(dá), 劉光文, 呂前宏, 羅興安 申請(qǐng)人:旺宏電子股份有限公司