專(zhuān)利名稱(chēng)：記憶體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，特別是涉及一種記憶體(記憶體即為內(nèi)存、存儲(chǔ)器、存儲(chǔ)介質(zhì)，以下均稱(chēng)為記憶體)元件及其制造方法。
背景技術(shù)：
近年來(lái)，電腦微處理器的功能越來(lái)越強(qiáng)，軟件所進(jìn)行的程式與運(yùn)算也越來(lái)越龐大，而對(duì)于記憶體需求也就越來(lái)越高。為了制造容量更大且更便宜的記憶體來(lái)滿(mǎn)足這種需求的趨勢(shì)，制作記憶體元件的技術(shù)與制程，已成為半導(dǎo)體科技持續(xù)往高集成度挑戰(zhàn)的驅(qū)動(dòng)力。
其中，可抹除且可編程的只讀記憶體(erasable and programmable readonly memory，EPROM)、可電氣抹除式可編程只讀記憶體(electricallyerasable programmable read only memory，E2PROM)、閃存(Flash memory，)以及動(dòng)態(tài)隨機(jī)存取記憶體(dynamic random access memory，DRAM)等非揮發(fā)性只讀記憶體元件與揮發(fā)性只讀記憶體元件由于具有可多次數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，所以成為個(gè)人電腦和電子設(shè)備所廣泛采用的一種記憶體元件。
一般而言，記憶體的基底所采用的材質(zhì)為硅，然而，由于硅具有較小的禁帶間隙(forbidden gap)，因此在記憶體的操作上具有下述缺點(diǎn)當(dāng)使用通道熱電子注入法(channel hot electron in jection，CHEI)進(jìn)行程式化時(shí)，由于硅的禁帶間隙較小，使得硅基底與穿隧介電層之間的能障較大，因此電子或是電洞必須克服較大的能障才得以注入穿隧層中，從而使得記憶體元件的操作效率不佳。
另一方面，當(dāng)利用Fowler-Nordheim穿隧法(FN Tunneling)進(jìn)行抹除時(shí)，由于硅的禁帶間隙較小，因此容易引發(fā)硅基底的撞擊離子化(impactionization)而產(chǎn)生電洞，并進(jìn)亦步引發(fā)陽(yáng)極熱電洞撞擊(anode hot holeimpact)現(xiàn)象而對(duì)穿隧介電層造成破壞，從而造成元件的可靠度降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新的記憶體元件及其制造方法，所要解決的技術(shù)問(wèn)題是使其能夠提高記憶體元件的操作速度，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種新的記憶體元件及其制造方法，所要解決的技術(shù)問(wèn)題是使其能夠提高記憶體元件的可靠度，從而更加適于實(shí)用。
本發(fā)明提出一種記憶體元件，其包括基底、第一絕緣層、電荷儲(chǔ)存層、第二絕緣層、閘電極層與源極/汲極區(qū)。其中，基底的禁帶間隙(forbiddengap)大于硅的禁帶間隙。第一絕緣層是設(shè)置于基底上，電荷儲(chǔ)存層是設(shè)置于第一絕緣層上，第二絕緣層是設(shè)置于電荷儲(chǔ)存層上，閘電極層是設(shè)置于第二絕緣層上，其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層以及第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底中。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，基底的材質(zhì)例如為碳化硅(SixC1-x)或碳鍺化硅(SixGeyCz)。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，基底的材質(zhì)例如為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
本發(fā)明另提出一種記憶體元件的制造方法，包括先提供一基底。其中，基底的禁帶間隙(forbidden gap)大于硅的禁帶間隙。然后，在基底上依序形成第一絕緣層、電荷儲(chǔ)存層、第二絕緣層與閘電極層。其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層與第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。之后，在堆棧結(jié)構(gòu)兩側(cè)的基底中形成源極/汲極區(qū)。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，基底的材質(zhì)例如為碳化硅或碳鍺化硅。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，形成基底的方法例如為低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法、微波化學(xué)氣相沉積法、激光照射分解法、低溫分子束磊晶法或反應(yīng)性磁控濺鍍法。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，基底的材質(zhì)例如為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
本發(fā)明再提出一種記憶體元件記憶體元件，其包括半導(dǎo)體層、基底、第一絕緣層、電荷儲(chǔ)存層、第二絕緣層、閘電極層與源極/汲極區(qū)?；资窃O(shè)置于半導(dǎo)體層上。其中，基底的禁帶間隙(forbidden gap)大于硅的禁帶間隙。第一絕緣層是設(shè)置于基底上，電荷儲(chǔ)存層是設(shè)置于第一絕緣層上，第二絕緣層是設(shè)置于電荷儲(chǔ)存層上，閘電極層是設(shè)置于第二絕緣層上。其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層與第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底中。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，半導(dǎo)體層的材質(zhì)例如為硅或鍺。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，于基底與半導(dǎo)體層之間設(shè)置有絕緣層。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，基底的材質(zhì)例如為碳化硅或碳鍺化硅。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件，基底的材質(zhì)例如為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
本發(fā)明又提出一種記憶體元件的制造方法，包括先提供一半導(dǎo)體層。接著，在半導(dǎo)體層上形成基底。其中，基底的禁帶間隙(forbidden gap)大于硅的禁帶間隙。然后，在基底上依序形成第一絕緣層、電荷儲(chǔ)存層、第二絕緣層與閘電極層。其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層與第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。之后，在堆棧結(jié)構(gòu)兩側(cè)的基底中形成源極/汲極區(qū)。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，半導(dǎo)體層的材質(zhì)例如為硅或鍺。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，更可以先于半導(dǎo)體層上形成絕緣層。然后，于絕緣層上形成基底。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，基底的材質(zhì)例如為碳化硅或碳鍺化硅。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，形成基底的方法例如為低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法、微波化學(xué)氣相沉積法、激光照射分解法、低溫分子束磊晶法或反應(yīng)性磁控濺鍍法。
依照本發(fā)明的較佳實(shí)施例所述的記憶體元件的制造方法，基底的材質(zhì)例如為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
本發(fā)明所采用的基底材料，由于其禁帶間隙較硅的禁帶間隙為大，因此本發(fā)明的基底與第一絕緣層之間的能障較小，在對(duì)此記憶體元件進(jìn)行程式化或抹除時(shí)，電子或電洞較容易由基底注入電荷儲(chǔ)存層或是由電荷儲(chǔ)存層注入基底中，因此能夠增進(jìn)記憶體元件的操作速度。
此外，因?yàn)楸景l(fā)明的記憶體元件的基底具有較硅為大的禁帶間隙，在對(duì)記憶體以FN穿隧法進(jìn)行操作時(shí)，能夠降低陽(yáng)極熱電洞撞擊現(xiàn)象以降低熱電洞對(duì)第一絕緣層(亦即所謂的穿隧介電層)的破壞，從而能夠增進(jìn)記憶體元件的可靠度。
經(jīng)由上述可知，本發(fā)明是有關(guān)于一種記憶體元件及其制造方法。該記憶體元件包括基底、第一絕緣層、電荷儲(chǔ)存層、第二絕緣層、閘電極層與源極/汲極區(qū)。其中，基底的禁帶間隙大于硅的禁帶間隙。第一絕緣層是設(shè)置于基底上，電荷儲(chǔ)存層是設(shè)置于第一絕緣層上，第二絕緣層是設(shè)置于電荷儲(chǔ)存層上，閘電極層是設(shè)置于第二絕緣層上，其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層以及第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底中。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件的剖面示意圖。
圖2繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件改善程式化/抹除效果的示意圖。
圖3A至圖3B繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件避免撞擊離子化效應(yīng)損害穿遂介電層的示意圖。
圖4A至圖4F繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。
圖5A繪示為依照本發(fā)明另一較佳實(shí)施例的記憶體元件的剖面示意圖。
圖5B繪示為依照本發(fā)明再一較佳實(shí)施例的記憶體元件的剖面示意圖。
圖6A至圖6G繪示為依照本發(fā)明另一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。
圖7A至圖7H繪示為依照本發(fā)明再一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。
10、30、30’記憶體元件100、200、302、402、502基底102、106、202、206、304、308、314、404、408、501、504、508絕緣層104、204、306、406、506電荷儲(chǔ)存層108、208、310、410、510閘電極層110、210、312、412、512源極/汲極區(qū)300、400、500半導(dǎo)體層Efg，Si、Efg1禁帶間隙ET能量間隙φe，Si、φe1、φh，Si、φh1能障具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的記憶體元件及其制造方法其具體實(shí)施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
圖1繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件的剖面示意圖。請(qǐng)參閱圖1所示，本實(shí)施例的記憶體元件10包括基底100、絕緣層102、電荷儲(chǔ)存層104、絕緣層106、閘電極層108與源極/汲極區(qū)110。在本實(shí)施例中，絕緣層102是設(shè)置于基底100上，電荷儲(chǔ)存層104是設(shè)置于絕緣層102上，絕緣層106是設(shè)置于電荷儲(chǔ)存層104上，閘電極層108是設(shè)置于絕緣層106上。其中，閘電極層108、絕緣層106、電荷儲(chǔ)存層104以及絕緣層102構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)110是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底100中。值得注意的是，本實(shí)施例中，基底100的禁帶間隙大于硅的禁帶間隙。
圖2繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件改善程式化/抹除效果的示意圖。請(qǐng)參閱圖2所示，Efg，Si為硅基底的禁帶間隙，Efg1為本發(fā)明的基底的禁帶間隙，ET為穿遂介電層的能量間隙，e，Si為電子自硅基底穿過(guò)穿遂介電層的能障，e1為電子自本發(fā)明的基底穿過(guò)穿遂介電層的能障，h，Si為電洞自硅基底穿過(guò)穿遂介電層的能障，而h1為電洞自本發(fā)明的基底穿過(guò)穿遂介電層的能障。
請(qǐng)繼續(xù)參閱圖2所示，因?yàn)楸景l(fā)明的基底的禁帶間隙Efg1大于硅基底的禁帶間隙Efg，Si，且電子自本發(fā)明的基底穿過(guò)穿遂介電層的能障e1小于電子自硅基底穿過(guò)穿遂介電層的能障e，Si，以及電洞自本發(fā)明的基底穿過(guò)穿遂介電層的能障h1小于電洞自硅基底穿過(guò)穿遂介電層的能障h，Si，因此，當(dāng)以本發(fā)明的基底制作記憶體元件時(shí)，電子或電洞能夠容易地自基底射入電荷儲(chǔ)存層，以及達(dá)到更加的程式化或抹除功效。
圖3A至圖3B繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件避免撞擊離子化效應(yīng)損害穿遂介電層的示意圖。請(qǐng)參閱圖3A所示，對(duì)于具有硅基底的記憶體元件，當(dāng)使用FN穿遂來(lái)進(jìn)行抹除數(shù)據(jù)時(shí)，高能量電子穿過(guò)穿遂介電層射入硅基底會(huì)引發(fā)產(chǎn)生電子-電洞對(duì)(electron-hole pair)的撞擊離子化。由于存在負(fù)的閘極電壓，電洞會(huì)加速朝向穿遂介電層，并損害穿遂介電層。
接著，請(qǐng)參閱圖3B所示，對(duì)于具有本發(fā)明的基底的記憶體元件，當(dāng)使用FN穿遂來(lái)進(jìn)行抹除數(shù)據(jù)時(shí)，甚至穿過(guò)穿遂介電層射入本發(fā)明的基底的電子具有高的能量，也不會(huì)引發(fā)撞擊離子化。因此，可以減低穿遂介電層的損害。
有關(guān)于記憶體元件10中各膜層的材質(zhì)，將搭配其制造流程詳述于后。
圖4A至圖4F繪示為依照本發(fā)明一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。請(qǐng)參閱圖4A所示，首先，提供一基底200。其中，基底200的禁帶間隙大于硅的禁帶間隙，其材質(zhì)例如為碳化硅或碳鍺化硅。基底200例如使用化學(xué)氣相沉積法沉積在整個(gè)晶片(未繪示)上。基底200可以在沉積時(shí)同時(shí)進(jìn)行摻雜，或在接下來(lái)所進(jìn)行的離子植入時(shí)進(jìn)行摻雜，以決定導(dǎo)電型態(tài)。導(dǎo)電型態(tài)可以是n型或p型。在一實(shí)施例中，基底200例如是使用熟知的低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法或微波化學(xué)氣相沉積法進(jìn)行沉積。
基底200還可以使用低溫分子束磊晶法進(jìn)行沉積。在一實(shí)施例中，使用電漿增強(qiáng)低溫分子束磊晶法，例如是在分子束磊晶(molecular beamepitaxy，MBE)時(shí)使用電子粒子回旋加速器共振(electron cyclotronresonance，ECR)，來(lái)形成基底200。碳通量/碳和鍺通量提供至硅晶片(未繪示)。將硅晶片加熱至低溫(例如約550)，以成長(zhǎng)薄的碳化硅/碳鍺化硅層。接著，將溫度升高至約800℃，以形成剩余的碳化硅/碳鍺化硅層。
基底200還可以使用其他技術(shù)如激光照射分解法或反應(yīng)性磁控濺鍍法來(lái)形成。除了上述的碳化硅或碳鍺化硅之外，基底200的材質(zhì)還可以為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
接著，請(qǐng)參閱圖4B所示，于基底200上形成絕緣層202。其中，絕緣層202例如是作為非揮發(fā)性只讀記憶體的穿隧介電層，其材質(zhì)例如為氮化硅、氧化硅或是其他合適的介電材料，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
接著，請(qǐng)參閱圖4C所示，于絕緣層202上形成電荷儲(chǔ)存層204。其中，依照所形成的記憶體元件種類(lèi)的不同，對(duì)于具浮置閘極的非揮發(fā)性只讀記憶體而言，電荷儲(chǔ)存層204的材質(zhì)例如為多晶硅，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。而且，對(duì)于具電荷陷入層的非揮發(fā)性只讀記憶體而言，電荷儲(chǔ)存層204的材質(zhì)還可以為氮化硅，其形成方法例如為化學(xué)氣相沉積法。
接著，請(qǐng)參閱圖4D所示，于電荷儲(chǔ)存層204上形成絕緣層206。其中，絕緣層206的材質(zhì)例如為氮化硅、氧化硅、氧化硅/氮化硅/氧化硅(O/N/O)或是其他合適的介電材料，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
接著，請(qǐng)參閱圖4E所示，于絕緣層206上形成閘電極層208。其中，閘電極層208、絕緣層206、電荷儲(chǔ)存層204與絕緣層202構(gòu)成一堆棧結(jié)構(gòu)。其中閘電極層208的材質(zhì)例如為多晶硅或是金屬，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
最后，請(qǐng)參閱圖4F所示，在堆棧結(jié)構(gòu)兩側(cè)的基底中形成源極/汲極區(qū)210。其中，源極/汲極區(qū)210的形成方法例如是進(jìn)行離子植入制程。
圖5A繪示為依照本發(fā)明另一較佳實(shí)施例的記憶體元件的剖面示意圖。請(qǐng)參閱圖5A所示，本實(shí)施例的記憶體元件30包括半導(dǎo)體層300、基底302、絕緣層304、電荷儲(chǔ)存層306、絕緣層308、閘電極層310與源極/汲極區(qū)312。在本實(shí)施例中，基底302是設(shè)置于半導(dǎo)體層300上，絕緣層304是設(shè)置于基底302上，電荷儲(chǔ)存層306是設(shè)置于絕緣層304上，絕緣層308是設(shè)置于電荷儲(chǔ)存層306上，閘電極層310是設(shè)置于絕緣層308上。其中，閘電極層310、絕緣層308、電荷儲(chǔ)存層306以及絕緣層304構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)312是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底300中。值得注意的是，本實(shí)施例中，基底300的禁帶間隙大于硅的禁帶間隙。
圖5B繪示為依照本發(fā)明再一較佳實(shí)施例的記憶體元件的剖面示意圖。請(qǐng)同時(shí)參閱圖5A與圖5B所示，在本實(shí)施例中，記憶體元件30’與圖5A中的記憶體元件30相似，惟其差異在于基底302與半導(dǎo)體層300之間，更設(shè)置有絕緣層314，而此絕緣層314可視制造者的需求而選擇性地進(jìn)行配置。
有關(guān)于記憶體元件30中各膜層的材質(zhì)，將搭配其制造流程詳述于后。
圖6A至圖6G繪示為依照本發(fā)明另一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。請(qǐng)參閱圖6A所示，首先，提供一半導(dǎo)體層400。其中，半導(dǎo)體層400的材質(zhì)例如為硅或鍺。
接著，請(qǐng)參閱圖6B所示，于半導(dǎo)體層400上形成基底402。其中，基底402的禁帶間隙大于硅的禁帶間隙，其材質(zhì)例如為碳化硅或碳鍺化硅，其形成方法可以如圖6A所示，例如以低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法、微波化學(xué)氣相沉積法、激光照射分解法、低溫分子束磊晶法或反應(yīng)性磁控濺鍍法來(lái)形成基底402。除了上述的碳化硅或碳鍺化硅之外，基底400的材質(zhì)還可以為磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
接著，請(qǐng)參閱圖6C所示，于基底402上形成絕緣層404。其中，絕緣層404例如是作為非揮發(fā)性只讀記憶體的穿隧介電層，其材質(zhì)例如為氮化硅、氧化硅或是其他合適的介電材料，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
接著，請(qǐng)參閱圖6D所示，于絕緣層404上形成電荷儲(chǔ)存層406。其中，依照所形成的記憶體元件種類(lèi)的不同，對(duì)于具浮置閘極的非揮發(fā)性只讀記憶體而言，電荷儲(chǔ)存層406的材質(zhì)例如為多晶硅，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。而且，對(duì)于具電荷陷入層的非揮發(fā)性只讀記憶體而言，電荷儲(chǔ)存層406的材質(zhì)還可以為氮化硅，其形成方法例如為化學(xué)氣相沉積法。
接著，請(qǐng)參閱圖6E所示，于電荷儲(chǔ)存層406上形成絕緣層408。其中，絕緣層408的材質(zhì)例如為氮化硅、氧化硅、氧化硅/氮化硅/氧化硅或是其他合適的介電材料，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
接著，請(qǐng)參閱圖6F所示，于絕緣層408上形成閘電極層410。其中，閘電極層410、絕緣層408、電荷儲(chǔ)存層406與絕緣層404構(gòu)成一堆棧結(jié)構(gòu)。在本實(shí)施例中，閘電極層410的材質(zhì)例如為多晶硅或是金屬，其形成方法例如為化學(xué)氣相沉積法或是其他合適的制程。
最后，請(qǐng)參閱圖6G所示，于堆棧結(jié)構(gòu)兩側(cè)的基底402中形成源極/汲極區(qū)412。其中，源極/汲極區(qū)412的形成方法例如是進(jìn)行離子植入制程。
圖7A至圖7H繪示為依照本發(fā)明再一較佳實(shí)施例的記憶體元件的制造方法的流程剖面圖。請(qǐng)參閱圖7A所示，首先，提供一半導(dǎo)體層500。接著，請(qǐng)參閱圖7B所示，于半導(dǎo)體層500上形成絕緣層501。然后，請(qǐng)參閱圖7C所示，于絕緣層501上形成基底502。
之后，請(qǐng)參閱圖7D至圖7H所示，其所述的制作流程與上述圖6B至圖6G的制作流程相同，于基底502上依序形成絕緣層504、電荷儲(chǔ)存層506、絕緣層508、閘電極層510，以及在于堆棧結(jié)構(gòu)兩側(cè)的基底502中形成源極/汲極區(qū)512。
綜上所述，由于本發(fā)明所采用的基底材料其禁帶間隙較硅的禁帶間隙為大，因此本發(fā)明的基底與作為穿隧介電層的絕緣層之間的能障較小，在對(duì)此記憶體元件進(jìn)行程式化或抹除時(shí)，電子或電洞較容易由基底注入電荷儲(chǔ)存層或是由電荷儲(chǔ)存層注入基底中，因此能夠增進(jìn)記憶體元件的操作速度。
此外，由于本發(fā)明的記憶體元件的基底具有較硅為大的禁帶間隙，在對(duì)記憶體以FN穿隧法進(jìn)行操作時(shí)，能夠降低熱電洞對(duì)作為穿隧介電層的絕緣層的破壞，從而能夠增進(jìn)記憶體元件的耐久能力與數(shù)據(jù)保持力，提升記憶體元件可靠度。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專(zhuān)業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶體元件，其特征在于其包括一基底，其中該基底的禁帶間隙大于硅的禁帶間隙；一第一絕緣層，設(shè)置于該基底上；一電荷儲(chǔ)存層，設(shè)置于該第一絕緣層上；一第二絕緣層，設(shè)置于該電荷儲(chǔ)存層上；一閘電極層，設(shè)置于該第二絕緣層上，其中該閘電極層、該第二絕緣層、該電荷儲(chǔ)存層、該第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)；以及一源極/汲極區(qū)，設(shè)置于該堆棧結(jié)構(gòu)兩側(cè)的該基底中。
2.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中所述的基底的材質(zhì)包括碳化硅(SixC1-x)或碳鍺化硅(SixGeyCz)。
3.根據(jù)權(quán)利要求1所述的記憶體元件，其特征在于其中所述的基底的材質(zhì)包括磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
4.一種記憶體元件的制造方法，其特征在于其包括以下步驟提供一基底，其中該基底的禁帶間隙大于硅的禁帶間隙；在該基底上形成一第一絕緣層；在該第一絕緣層上形成一電荷儲(chǔ)存層；在該電荷儲(chǔ)存層上形成一第二絕緣層；在該第二絕緣層上形成一閘電極層，其中該閘電極層、該第二絕緣層、該電荷儲(chǔ)存層、該第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)；以及在該堆棧結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極區(qū)。
5.根據(jù)權(quán)利要求4所述的記憶體元件的制造方法，其特征在于其中所述的基底的材質(zhì)包括碳化硅(SixC1-x)或碳鍺化硅(SixGeyCz)。
6.根據(jù)權(quán)利要求5所述的記憶體元件的制造方法，其特征在于其中形成該基底的方法包括低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法、微波化學(xué)氣相沉積法、激光照射分解法、低溫分子束磊晶法或反應(yīng)性磁控濺鍍法。
7.根據(jù)權(quán)利要求4所述的記憶體元件的制造方法，其特征在于其中所述的基底的材質(zhì)包括磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
8.一種記憶體元件，其特征在于其包括一半導(dǎo)體層；一基底，設(shè)置于該半導(dǎo)體層上，其中該基底的禁帶間隙大于硅的禁帶間隙；一第一絕緣層，設(shè)置于該基底上；一電荷儲(chǔ)存層，設(shè)置于該第一絕緣層上；一第二絕緣層，設(shè)置于該電荷儲(chǔ)存層上；一閘電極層，設(shè)置于該第二絕緣層上，其中該閘電極層、該第二絕緣層、該電荷儲(chǔ)存層、該第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)；以及一源極/汲極區(qū)，設(shè)置于該堆棧結(jié)構(gòu)兩側(cè)的該基底中。
9.根據(jù)權(quán)利要求8所述的記憶體元件，其特征在于其中所述的半導(dǎo)體層的材質(zhì)包括硅或鍺。
10.根據(jù)權(quán)利要求8所述的記憶體元件，其特征在于其中于該基底與該半導(dǎo)體層之間設(shè)置有一絕緣層。
11.根據(jù)權(quán)利要求8所述的記憶體元件，其特征在于其中所述的基底的材質(zhì)包括碳化硅(SixC1-x)或碳鍺化硅(SixGeyCz)。
12.根據(jù)權(quán)利要求8所述的記憶體元件，其特征在于其中所述的基底的材質(zhì)包括磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
13.一種記憶體元件的制造方法，其特征在于其包括以下步驟提供一半導(dǎo)體層；在該半導(dǎo)體層上形成一基底，其中該基底的禁帶間隙大于硅的禁帶間隙；在該基底上形成一第一絕緣層；在該第一絕緣層上形成一電荷儲(chǔ)存層；在該電荷儲(chǔ)存層上形成一第二絕緣層；在該第二絕緣層上形成一閘電極層，其中該閘電極層、該第二絕緣層、該電荷儲(chǔ)存層、該第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)；以及在該堆棧結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極區(qū)。
14.根據(jù)權(quán)利要求13所述的記憶體元件的制造方法，其特征在于其中所述的半導(dǎo)體層的材質(zhì)包括硅或鍺。
15.根據(jù)權(quán)利要求13所述的記憶體元件的制造方法，其特征在于其中更包括以下步驟在該半導(dǎo)體層上形成一絕緣層；以及在該絕緣層上形成該基底。
16.根據(jù)權(quán)利要求13所述的記憶體元件的制造方法，其特征在于其中所述的基底的材質(zhì)包括碳化硅(SixC1-x)或碳鍺化硅(SixGeyCz)。
17.根據(jù)權(quán)利要求16所述的記憶體元件的制造方法，其特征在于其中形成該基底的方法包括低壓化學(xué)氣相沉積法、快速升溫化學(xué)氣相沉積法、電漿增強(qiáng)化學(xué)氣相沉積法、微波化學(xué)氣相沉積法、激光照射分解法、低溫分子束磊晶法或反應(yīng)性磁控濺鍍法。
18.根據(jù)權(quán)利要求17所述的記憶體元件的制造方法，其特征在于其中所述的基底的材質(zhì)包括磷化鍺、砷化鍺、硒化鋅、碲化鎘、砷化鋁、磷化銦、硫化鎘或氮化鎵。
全文摘要
本發(fā)明是有關(guān)于一種記憶體元件及其制造方法。該記憶體元件包括基底、第一絕緣層、電荷儲(chǔ)存層、第二絕緣層、閘電極層與源極/汲極區(qū)。其中，基底的禁帶間隙大于硅的禁帶間隙。第一絕緣層是設(shè)置于基底上，電荷儲(chǔ)存層是設(shè)置于第一絕緣層上，第二絕緣層是設(shè)置于電荷儲(chǔ)存層上，閘電極層是設(shè)置于第二絕緣層上，其中，閘電極層、第二絕緣層、電荷儲(chǔ)存層以及第一絕緣層構(gòu)成一堆棧結(jié)構(gòu)。源極/汲極區(qū)是設(shè)置于堆棧結(jié)構(gòu)兩側(cè)的基底中。
文檔編號(hào)H01L21/70GK1913173SQ200510090108
公開(kāi)日2007年2月14日 申請(qǐng)日期2005年8月8日 優(yōu)先權(quán)日2005年8月8日
發(fā)明者王嗣裕 申請(qǐng)人:旺宏電子股份有限公司