專利名稱：P型通道存儲(chǔ)器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器元件，特別是涉及一種P型通道存儲(chǔ)器及其操作方法。
背景技術(shù)：
非揮發(fā)性存儲(chǔ)器中的可電抹除且可程序只讀存儲(chǔ)器(EEPROM)具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，所以已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種存儲(chǔ)器元件。
典型的可電抹除且可程序只讀存儲(chǔ)器以摻雜的多晶硅(Polysilicon)制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。柵極與基底、柵極與柵極之間的絕緣層則為氧化硅層。
然而，上述可電抹除且可程序只讀存儲(chǔ)器需要形成多個(gè)多晶硅層與多個(gè)氧化硅層。在制作過(guò)程中，會(huì)經(jīng)過(guò)多道光掩模步驟，拉長(zhǎng)制作流程，且耗費(fèi)較多的制造成本。
因此，美國(guó)專利US 6678190提出一種可抹除且可程序化只讀存儲(chǔ)器(EPROM)，無(wú)須形成多層多晶硅層，而是以相鄰而分離的兩個(gè)P型金氧半導(dǎo)體晶體管作為選擇柵極與浮置柵極。請(qǐng)參照?qǐng)D1A，繪示了此現(xiàn)有的可抹除且可程序化只讀存儲(chǔ)器的結(jié)構(gòu)剖面圖?；?00上設(shè)置有N型阱區(qū)101，于N型阱區(qū)101上設(shè)置有兩個(gè)相鄰的P型金氧半導(dǎo)體晶體管110與120，以P型金氧半導(dǎo)體晶體管110上的柵極115作為選擇柵極，以P型金氧半導(dǎo)體晶體管110上的柵極125作為浮置柵極。此種只讀存儲(chǔ)器可以與互補(bǔ)式金氧半導(dǎo)體晶體管的工藝整合在一起，且由于不需要形成控制柵極，因而能夠縮減元件的尺寸。
然而，請(qǐng)參照?qǐng)D1B，其繪示上述可抹除且可程序化只讀存儲(chǔ)器的結(jié)構(gòu)上視圖，可以清楚地看到，存儲(chǔ)器的橫向尺寸150很寬，整個(gè)存儲(chǔ)器的大小達(dá)15F2，極度不利于元件的集成度，與目前集成電路趨向尺寸微縮的趨勢(shì)相違背。再者，此存儲(chǔ)器的通道長(zhǎng)度長(zhǎng)，因此，存儲(chǔ)器的程序化及抹除的效率低。
另一方面，存儲(chǔ)器元件依其通道的種類分為P型通道(P-Channel)存儲(chǔ)器與N型通道(N-Channel)存儲(chǔ)器。P型通道存儲(chǔ)器具有包括高電子注入效率、較高的元件集成度、可免于熱空穴注入所引致的可靠性問(wèn)題以及電子注入時(shí)具有較低的氧化層電場(chǎng)等優(yōu)點(diǎn)。且其電子注入速度較N型通道存儲(chǔ)器還快，又兼有較低的功率消耗、低耗能、低程序化電壓等特點(diǎn)，目前已廣泛地應(yīng)用在半導(dǎo)體相關(guān)產(chǎn)業(yè)。
然而，傳統(tǒng)P型通道存儲(chǔ)器由于使用FN穿隧效應(yīng)(Fowler-NordheimTunneling)或熱空穴注入(Hot Hole Injection)的操作方法，其電子注入的效率較低，因而需要施加較高電壓以提供較大的電流，藉以增加抹除操作的速率。其功率消耗高、需要的時(shí)間較長(zhǎng)，且施加的電壓高，容易導(dǎo)致高漏電流，造成存儲(chǔ)器元件的可靠性降低。此外，隨著元件集成度的提高，所產(chǎn)生的高漏電流會(huì)越嚴(yán)重，將大大地限制元件尺寸縮小的程度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種P型通道存儲(chǔ)器，其尺寸小且工藝簡(jiǎn)單，而且單一存儲(chǔ)單元可儲(chǔ)存二位數(shù)據(jù)，有助于提高元件的集成度。
本發(fā)明的再一目的是提供一種P型通道存儲(chǔ)器的操作方法，所需的操作電壓低，可以節(jié)省功率消耗，提高程序化/抹除的效率，進(jìn)而縮短元件的運(yùn)作速度，并能增進(jìn)元件的可靠性。
本發(fā)明提出一種P型通道存儲(chǔ)器，其具有一第一存儲(chǔ)單元，第一存儲(chǔ)單元例如是由基底、柵極結(jié)構(gòu)、第一電荷陷入層與第二電荷陷入層以及第一源極/漏極、第二源極/漏極所構(gòu)成的。其中柵極結(jié)構(gòu)設(shè)置于基底上，第一電荷陷入層與第二電荷陷入層是設(shè)置于柵極結(jié)構(gòu)的兩側(cè)，用以于第一存儲(chǔ)單元儲(chǔ)存兩個(gè)位。第一源極/漏極與第二源極/漏極設(shè)置于柵極結(jié)構(gòu)兩側(cè)的基底中。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第一電荷陷入層與柵極結(jié)構(gòu)的側(cè)壁間以及第二電荷陷入層與柵極結(jié)構(gòu)的側(cè)壁間還包括穿隧介電層。第一電荷陷入層以及第二電荷陷入層的外側(cè)還包括絕緣層。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的電荷陷入層的材料例如是氮化硅、穿隧介電層的材料可以是氧化硅、絕緣層的材料例如是氧化硅。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第一源極/漏極與第二源極/漏極摻雜P型離子。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，還包括一第二存儲(chǔ)單元，第二存儲(chǔ)單元與第一存儲(chǔ)單元具有相同的結(jié)構(gòu)，且第一存儲(chǔ)單元與第二存儲(chǔ)單元共享第一源極/漏極。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的柵極結(jié)構(gòu)由基底起包括柵介電層與柵極，柵極的材料例如是P型摻雜多晶硅。
上述P型通道存儲(chǔ)器，由于電荷陷入層是設(shè)置在柵極結(jié)構(gòu)的側(cè)壁，與傳統(tǒng)氮化硅只讀存儲(chǔ)器的氧化硅/氮化硅/氧化硅(ONO)層設(shè)置于柵極下方，大不相同。此結(jié)構(gòu)可以大幅地縮小元件尺寸，且其工藝簡(jiǎn)單，無(wú)須多道光掩模的光刻工藝，能夠縮短元件制作所需要的時(shí)間。此外，由于電荷陷入層位于柵極結(jié)構(gòu)的兩側(cè)，可以于單一存儲(chǔ)單元儲(chǔ)存兩個(gè)位的數(shù)據(jù)，有助于提高元件的集成度。
本發(fā)明提出一種P型通道存儲(chǔ)器元件的操作方法，此P型通道存儲(chǔ)器例如是基底、位于基底上的柵極、位于柵極的兩側(cè)壁的第一電荷陷入層與第二電荷陷入層，以及位于柵極兩側(cè)的基底中的第一源極/漏極與第二源極/漏極；此操作方法例如是于進(jìn)行程序化操作時(shí)，將電子注入第二電荷陷入層中，以于P型通道存儲(chǔ)器存入第一位；以及進(jìn)行抹除操作時(shí)，于第一源極/漏極施加第一電壓，第二源極/漏極施加第二電壓，柵極施加第三電壓，基底施加第四電壓，利用三次熱空穴機(jī)制(Tertiary Hot Hole Mechanism)將熱空穴注入第二電荷陷入層中，以抹除先前存入P型通道存儲(chǔ)器的第一位，其中，第三電壓與第四電壓的壓差的絕對(duì)值小于或等于6伏特，且第二電壓小于第三電壓。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，上述進(jìn)行程序化操作時(shí)，更包括于第一源極/漏極施加一第五電壓，第二源極/漏極施加一第六電壓，柵極施加一第七電壓，基底施加一第八電壓，將電子注入第二電荷陷入層中，以于P型通道存儲(chǔ)器存入第一位，其中，第六電壓小與第七電壓，且第七電壓大于第三電壓。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第二電荷陷入層與第一位位于同側(cè)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，還包括于進(jìn)行程序化操作時(shí)，將電子注入第一電荷陷入層中，以于P型通道存儲(chǔ)器存入第二位；以及進(jìn)行抹除操作時(shí)，于第一源極/漏極施加第二電壓，第二源極/漏極施加第一電壓，柵極施加第三電壓，基底施加第四電壓，利用三次熱空穴機(jī)制將熱空穴注入第一電荷陷入層中，以抹除先前存入P型通道存儲(chǔ)器的第二位。在進(jìn)行程序化操作時(shí)，還包括于第一源極/漏極施加第六電壓，第二源極/漏極施加第五電壓，柵極施加第七電壓，基底施加第八電壓，將電子注入第一電荷陷入層中，以于P型通道存儲(chǔ)器存入第二位。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第一電荷陷入層與第二位位于同側(cè)。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第一電壓為0伏特、第二電壓為-3～-4伏特左右、第三電壓為-2.5～-3.5伏特左右、第四電壓為2.8～3.4伏特左右。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述將熱電子注入電荷陷入層的方法包括通道熱電子注入(CHEI)模式。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器，上述的第一電荷陷入層與第二電荷陷入層的材料例如是氮化硅。上述的柵極的材料可以是摻雜多晶硅。上述第一電荷陷入層以及第二電荷陷入層的外側(cè)還可以包括一絕緣層。其中，絕緣層的材料例如是氧化硅。
本發(fā)明提出的P型通道存儲(chǔ)器的操作方法，因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，因此所需的操作電壓低，可以節(jié)省功率消耗，并且提高程序化/抹除的效率，進(jìn)而縮短元件的運(yùn)作速度。而且，由于操作電壓低，更可以避免漏電流的問(wèn)題，而提高元件的可靠性。
此外，由于電荷陷入層設(shè)置于柵極結(jié)構(gòu)的側(cè)壁，因此，電荷的儲(chǔ)存是在柵極結(jié)構(gòu)的兩側(cè)，而不會(huì)如傳統(tǒng)氮化硅只讀存儲(chǔ)器同一存儲(chǔ)單元的兩個(gè)位彼此會(huì)互相影響而產(chǎn)生所謂電子二次注入效應(yīng)(electron secondary effect)的問(wèn)題，同樣能夠提高元件的可靠性。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1A所繪示為現(xiàn)有一種可抹除且可程序化只讀存儲(chǔ)器的結(jié)構(gòu)剖面圖。
圖1B所繪示為現(xiàn)有一種可抹除且可程序化只讀存儲(chǔ)器的結(jié)構(gòu)上視圖。
圖2A所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的結(jié)構(gòu)上視圖。
圖2B為繪示圖2A中沿A-A’線的結(jié)構(gòu)剖面圖。
圖3所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的程序化操作示意圖。
圖4所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的抹除操作示意圖。
圖5所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的程序化操作示意圖。
圖6所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的抹除操作示意圖。
簡(jiǎn)單符號(hào)說(shuō)明100、200基底101N型阱區(qū)110、120P型金氧半導(dǎo)體晶體管115柵極(選擇柵極)125柵極(浮置柵極)150、250橫向尺寸201、202存儲(chǔ)單元210柵極結(jié)構(gòu)213柵介電層215柵極220a、220b電荷陷入層223a、223b穿隧介電層225a、225b絕緣層240a、240b源極/漏極260、262位
具體實(shí)施例方式
圖2A所繪示為本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的結(jié)構(gòu)上視圖。圖2B為繪示圖2A中沿A-A’線的結(jié)構(gòu)剖面圖。
請(qǐng)參照?qǐng)D2A與圖2B，本發(fā)明的P型通道存儲(chǔ)器具有存儲(chǔ)單元201，存儲(chǔ)單元201例如是由基底200、柵極結(jié)構(gòu)210、電荷陷入層220a與電荷陷入層220b以及源極/漏極240a與源極/漏極240b所構(gòu)成。其中柵極結(jié)構(gòu)210設(shè)置于基底200上，電荷陷入層220a與電荷陷入層220b是設(shè)置于柵極結(jié)構(gòu)210的兩側(cè)，用以于存儲(chǔ)單元201儲(chǔ)存兩個(gè)位。源極/漏極240a與源極/漏極240b設(shè)置于柵極結(jié)構(gòu)210兩側(cè)的基底200中。
其中，基底200例如是硅基底。柵極結(jié)構(gòu)210由基底200起例如是柵介電層213與柵極215，柵介電層213的材料例如是氧化硅，柵極215的材料例如是P型摻雜多晶硅。電荷陷入層220a與電荷陷入層220b的材料例如是氮化硅。其中，電荷陷入層220a與柵極結(jié)構(gòu)210的側(cè)壁間及電荷陷入層220a與基底200之間可以包含穿隧介電層223a。同樣地，電荷陷入層220b與柵極結(jié)構(gòu)210的側(cè)壁間及電荷陷入層220b與基底200之間也可以包括穿隧介電層223b。此外，電荷陷入層220a與電荷陷入層220b的外側(cè)，還可以設(shè)置絕緣層225a與絕緣層225b。穿隧介電層223a、223b的材料可以是氧化硅，絕緣層225a、225b的材料例如是氧化硅。當(dāng)然，穿隧介電層223a、223b及絕緣層225a、225b也可以是其它類似的材料。電荷陷入層220a、220b的材料并不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。源極/漏極240a與源極/漏極240b例如是摻雜P型離子。
此外，P型通道存儲(chǔ)器還包括存儲(chǔ)單元202，存儲(chǔ)單元202與存儲(chǔ)單元201具有相同的結(jié)構(gòu)，存儲(chǔ)單元201與存儲(chǔ)單元202共享源極/漏極240a，此種結(jié)構(gòu)能夠增加元件的集成度。而且存儲(chǔ)單元201的橫向尺寸250較小，存儲(chǔ)單元大小為9F2，較現(xiàn)有可抹除且可程序化只讀存儲(chǔ)器的元件尺寸縮小許多，更符合目前集成電路發(fā)展的需求。
上述P型通道存儲(chǔ)器，由于電荷陷入層是設(shè)置在柵極結(jié)構(gòu)的側(cè)壁，與傳統(tǒng)氮化硅只讀存儲(chǔ)器的氧化硅/氮化硅/氧化硅(ONO)層設(shè)置于柵極下方，大不相同。此結(jié)構(gòu)可以大幅地縮小元件尺寸，且其工藝簡(jiǎn)單，無(wú)須多道光掩模的光刻蝕刻工藝，并能與一般互補(bǔ)式金氧半導(dǎo)體晶體管的工藝整合，能夠縮短元件制作所需要的時(shí)間。此外，由于電荷陷入層位于柵極結(jié)構(gòu)的兩側(cè)，可以于單一存儲(chǔ)單元儲(chǔ)存兩個(gè)位的數(shù)據(jù)，有助于提高元件的集成度。
以下說(shuō)明上述P型通道存儲(chǔ)器的操作方法。請(qǐng)參照?qǐng)D3與圖4，其包括P型通道存儲(chǔ)器的程序化操作示意圖(圖3)以及抹除操作示意圖(圖4)。
請(qǐng)參照?qǐng)D3及圖4，本發(fā)明提出一種P型通道存儲(chǔ)器的操作方法，此P型通道存儲(chǔ)器例如是基底200、位于基底200上的柵極結(jié)構(gòu)210、位于柵極結(jié)構(gòu)210的兩側(cè)壁的電荷陷入層220a與電荷陷入層220b，以及位于柵極結(jié)構(gòu)210兩側(cè)基底200中的源極/漏極240a與源極/漏極240b。其中，柵極結(jié)構(gòu)210例如是由柵極215與柵介電層213所構(gòu)成的。
此P型通道存儲(chǔ)器的操作方法例如是請(qǐng)參照?qǐng)D3，在進(jìn)行程序化操作時(shí)，于源極/漏極240b施加偏壓VPD，其例如是-3～-4伏特左右；源極/漏極240a施加偏壓VPS，其例如是0伏特；柵極215施加偏壓VPG，其例如是-0.5～-1.5伏特左右；基底200施加偏壓VPsub，其例如是0～1伏特左右。如此一來(lái)，即可將電子注入電荷陷入層220b中，以程序化P型通道存儲(chǔ)器，而存入位260。其中，偏壓VPD小于偏壓VPG。將電子注入電荷陷入層220b的方法例如是通道熱電子注入(Channel Hot Electron Injection)模式或是FN穿隧效應(yīng)(Fowler-Nordheim Tunneling)等適當(dāng)?shù)膶懭敕椒ā?br> 請(qǐng)參照?qǐng)D4，進(jìn)行抹除操作時(shí)，于源極/漏極240b施加偏壓VED，其例如是-3～-4伏特左右；源極/漏極240a施加偏壓VES，其例如是0伏特；柵極215施加偏壓VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏壓VEsub，其例如是2.8～3.4伏特左右。其中，偏壓VEG與偏壓VEsub的電壓差的絕對(duì)值小于或等于6伏特，偏壓VED小于偏壓VEG，且偏壓VEG小于偏壓VPG。隨著偏壓VEsub的提高，位在柵極結(jié)構(gòu)210下方的空乏區(qū)(Depletion Region)會(huì)變得更寬廣，電場(chǎng)的強(qiáng)度也會(huì)隨之提高，因而產(chǎn)生具有更高能量的三次熱空穴。利用此三次熱空穴機(jī)制(Tertiary Hot Hole Mechanism)將熱空穴注入電荷陷入層220b中，空穴與先前的電子互相抵消，儲(chǔ)存于P型通道存儲(chǔ)器的位260因此而被抹除。
接著，請(qǐng)參照?qǐng)D5以及圖6，以明了P型通道存儲(chǔ)器的另一位的操作方法。其包括圖5所繪示的程序化操作示意圖，以及圖6所繪示的抹除操作示意圖。
請(qǐng)參照?qǐng)D5，進(jìn)行位262的程序化操作時(shí)，于源極/漏極240a施加偏壓VPD，例如是-3～-4伏特左右；源極/漏極240b施加偏壓VPS，例如是0伏特；柵極215施加偏壓VPG，例如是-0.5～-1.5伏特左右；基底200施加偏壓VPsub，例如是0～1伏特左右，將電子注入電荷陷入層220a中，以于P型通道存儲(chǔ)器存入位262。其中，偏壓VPD小于偏壓VPG。將電子注入電荷陷入層220a的方法可以是通道熱電子注入模式或是FN穿隧效應(yīng)(Fowler-NordheimTunneling)等適當(dāng)?shù)膶懭敕椒ā?br> 請(qǐng)參照?qǐng)D6，進(jìn)行位262的抹除操作時(shí)，于源極/漏極240a施加偏壓VED，其例如是-3～-4伏特左右；源極/漏極240b施加偏壓VES，其例如是0伏特；柵極215施加偏壓VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏壓VEsub，其例如是2.8～3.4伏特左右。其中，偏壓VEG與偏壓VEsub的電壓差的絕對(duì)值小于或等于6伏特，偏壓VED小于偏壓VEG，偏壓VED小于偏壓VEG，且偏壓VEG小于偏壓VPG。利用三次熱空穴機(jī)制將熱空穴注入電荷陷入層220a中，以抹除先前存入P型通道存儲(chǔ)器的位262。于單一存儲(chǔ)單元進(jìn)行二位的數(shù)據(jù)寫入、抹除。
本發(fā)明提出的P型通道存儲(chǔ)器的操作方法，因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，因此所需的操作電壓低，可以節(jié)省功率消耗，并且提高程序化/抹除的效率，進(jìn)而縮短元件的運(yùn)作速度。而且，由于操作電壓低，更可以避免漏電流的問(wèn)題，而提高元件的可靠性。
此外，由于電荷陷入層設(shè)置于柵極結(jié)構(gòu)的側(cè)壁，因此，電荷的儲(chǔ)存在柵極結(jié)構(gòu)的兩側(cè)，而不會(huì)如傳統(tǒng)氮化硅只讀存儲(chǔ)器同一存儲(chǔ)單元的兩個(gè)位彼此會(huì)互相影響而產(chǎn)生所謂電子二次注入效應(yīng)(electron secondary effect)的問(wèn)題，同樣能夠提高元件的可靠性。
綜上所述，本發(fā)明所提出的P型通道存儲(chǔ)器，由于電荷陷入層是設(shè)置在柵極結(jié)構(gòu)的側(cè)壁，此結(jié)構(gòu)可以大幅地縮小元件尺寸，且其工藝簡(jiǎn)單，無(wú)須多道光掩模的光刻工藝，并能與一般互補(bǔ)式金氧半導(dǎo)體晶體管的工藝整合，能夠縮短元件制作所需要的時(shí)間。再者，由于電荷陷入層設(shè)置于柵極結(jié)構(gòu)的兩側(cè)壁，因此單一存儲(chǔ)單元可以儲(chǔ)存兩個(gè)位的數(shù)據(jù)，進(jìn)而提高元件的集成度。
另外，本發(fā)明提出的P型通道存儲(chǔ)器的操作方法，因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，因此所需的操作電壓低，可以節(jié)省功率消耗，并且提高程序化/抹除的效率，進(jìn)而縮短元件的運(yùn)作速度。而且，由于操作電壓低，更可以避免漏電流的問(wèn)題，而提高元件的可靠性。
除此之外，本發(fā)明的P型通道存儲(chǔ)器不同于傳統(tǒng)氮化硅只讀存儲(chǔ)器，由于電荷陷入層是位在柵極結(jié)構(gòu)的兩側(cè)，所以同一存儲(chǔ)單元兩個(gè)位彼此不會(huì)互相影響，而發(fā)生所謂電子二次注入效應(yīng)的問(wèn)題，故而還可以提高元件的可靠性。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種P型通道存儲(chǔ)器，具有一第一存儲(chǔ)單元，該第一存儲(chǔ)單元包括一基底；一柵極結(jié)構(gòu)，設(shè)置于該基底上；一第一電荷陷入層與一第二電荷陷入層，設(shè)置于該柵極結(jié)構(gòu)的兩側(cè)，用以于該第一存儲(chǔ)單元儲(chǔ)存兩個(gè)位；以及一第一源極/漏極與一第二源極/漏極，設(shè)置于該柵極結(jié)構(gòu)兩側(cè)的該基底中。
2.如權(quán)利要求1所述的P型通道存儲(chǔ)器，其中該第一電荷陷入層與該第二電荷陷入層的材料為氮化硅。
3.如權(quán)利要求1所述的P型通道存儲(chǔ)器，其中該第一電荷陷入層與該柵極結(jié)構(gòu)的側(cè)壁間以及該第二電荷陷入層與該柵極結(jié)構(gòu)的側(cè)壁間還包括一穿隧介電層。
4.如權(quán)利要求3所述的P型通道存儲(chǔ)器，其中該穿隧介電層的材料包括氧化硅。
5.如權(quán)利要求1所述的P型通道存儲(chǔ)器，其中該第一電荷陷入層以及該第二電荷陷入層的外側(cè)還包括一絕緣層。
6.如權(quán)利要求5所述的P型通道存儲(chǔ)器，其中該絕緣層的材料包括氧化硅。
7.如權(quán)利要求1所述的P型通道存儲(chǔ)器，其中該第一源極/漏極與該第二源極/漏極摻雜P型離子。
8.如權(quán)利要求1所述的P型通道存儲(chǔ)器，還包括一第二存儲(chǔ)單元，該第二存儲(chǔ)單元與該第一存儲(chǔ)單元具有相同的結(jié)構(gòu)，且該第一存儲(chǔ)單元與該第二存儲(chǔ)單元共享該第一源極/漏極。
9.如權(quán)利要求1所述的P型通道存儲(chǔ)器，其中該柵極結(jié)構(gòu)由該基底起包括一柵介電層與一柵極。
10.如權(quán)利要求9所述的P型通道存儲(chǔ)器，其中該柵極的材料包括P型摻雜多晶硅。
11.一種P型通道存儲(chǔ)器的操作方法，該P(yáng)型通道存儲(chǔ)器包括一基底；一柵極，位于該基底上；一第一電荷陷入層與一第二電荷陷入層，位于該柵極的兩側(cè)壁；一第一源極/漏極與一第二源極/漏極，位于該柵極兩側(cè)的該基底中；且該操作方法包括進(jìn)行程序化操作時(shí)，將電子注入該第二電荷陷入層中，以于該P(yáng)型通道存儲(chǔ)器存入一第一位；以及進(jìn)行抹除操作時(shí)，于該第一源極/漏極施加一第一電壓，該第二源極/漏極施加一第二電壓，該柵極施加一第三電壓，該基底施加一第四電壓，利用三次熱空穴機(jī)制將熱空穴注入該第二電荷陷入層中，以抹除先前存入該P(yáng)型通道存儲(chǔ)器的該第一位，其中，該第三電壓與該第四電壓的壓差的絕對(duì)值小于或等于6伏特，且該第二電壓小于該第三電壓。
12.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中該第二電荷陷入層與該第一位位于同側(cè)。
13.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中進(jìn)行程序化操作時(shí)，還包括于該第一源極/漏極施加一第五電壓，該第二源極/漏極施加一第六電壓，該柵極施加一第七電壓，該基底施加一第八電壓，將電子注入該第二電荷陷入層中，以于該P(yáng)型通道存儲(chǔ)器存入該第一位，其中，該第六電壓小與該第七電壓，且該第七電壓大于該第三電壓。
14.如權(quán)利要求13所述的P型通道存儲(chǔ)器的操作方法，其中該方法還包括進(jìn)行程序化操作時(shí)，將電子注入該第一電荷陷入層中，以于該P(yáng)型通道存儲(chǔ)器存入一第二位；以及進(jìn)行抹除操作時(shí)，于該第一源極/漏極施加該第二電壓，該第二源極/漏極施加該第一電壓，該柵極施加該第三電壓，該基底施加該第四電壓，利用三次熱空穴機(jī)制將熱空穴注入該第一電荷陷入層中，以抹除先前存入該P(yáng)型通道存儲(chǔ)器的該第二位。
15.如權(quán)利要求14所述的P型通道存儲(chǔ)器的操作方法，其中該第一電荷陷入層與該第二位位于同側(cè)。
16.如權(quán)利要求14所述的P型通道存儲(chǔ)器的操作方法，其中在進(jìn)行程序化操作時(shí)，還包括于該第一源極/漏極施加該第六電壓，該第二源極/漏極施加該第五電壓，該柵極施加該第七電壓，該基底施加該第八電壓，將電子注入該第一電荷陷入層中，以于該P(yáng)型通道存儲(chǔ)器存入該第二位。
17.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中該第一電壓為0伏特。
18.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中該第二電壓為-3～-4伏特左右。
19.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中該第三電壓為-2.5～-3.5伏特左右。
20.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中該第四電壓為2.8～3.4伏特左右。
21.如權(quán)利要求11所述的P型通道存儲(chǔ)器的操作方法，其中將電子注入該電荷陷入層的方法包括通道熱電子注入模式。
22.如權(quán)利要求11所述的P型通道存儲(chǔ)器，其中該第一電荷陷入層與該第二電荷陷入層的材料為氮化硅。
23.如權(quán)利要求11所述的P型通道存儲(chǔ)器，其中該柵極的材料包括摻雜多晶硅。
24.如權(quán)利要求11所述的P型通道存儲(chǔ)器，其中該第一電荷陷入層以及該第二電荷陷入層的外側(cè)還包括一絕緣層。
25.如權(quán)利要求24所述的P型通道存儲(chǔ)器，其中該絕緣層的材料包括氧化硅。
全文摘要
一種P型通道存儲(chǔ)器，其中各存儲(chǔ)單元是由基底、柵極結(jié)構(gòu)、第一電荷陷入層與第二電荷陷入層，以及第一源極/漏極與第二源極/漏極所構(gòu)成的。其中柵極結(jié)構(gòu)設(shè)置于基底上，第一電荷陷入層與第二電荷陷入層是設(shè)置于柵極結(jié)構(gòu)的兩側(cè)，用以于單一存儲(chǔ)單元內(nèi)儲(chǔ)存兩個(gè)位的數(shù)據(jù)。第一源極/漏極與第二源極/漏極設(shè)置于柵極結(jié)構(gòu)兩側(cè)的基底中。
文檔編號(hào)H01L21/02GK1917215SQ20051009203
公開(kāi)日2007年2月21日 申請(qǐng)日期2005年8月16日 優(yōu)先權(quán)日2005年8月16日
發(fā)明者劉志拯 申請(qǐng)人:力晶半導(dǎo)體股份有限公司