專利名稱：以低介電常數(shù)內(nèi)連線隔離的半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高壓金氧半導(dǎo)體晶體管及混合信號電路結(jié)構(gòu)，特別是涉及一種具有低介電常數(shù)材料的內(nèi)連線隔離結(jié)構(gòu)的高壓金氧半導(dǎo)體晶體管及混合信號電路結(jié)構(gòu)。
背景技術(shù)：
集成電路(integrated circuits；IC)目前已經(jīng)具有小于0.09微米的生產(chǎn)技術(shù)，未來的發(fā)展不只有在尺寸及整合密度上的進(jìn)步，更朝向?qū)?shù)種半導(dǎo)體元件結(jié)合在單一芯片上的發(fā)展。在系統(tǒng)單芯片(system-on-chip；SOC)的技術(shù)上，不同型態(tài)的微電子元件，例如邏輯元件、模擬元件、記憶體陣列及高電壓元件都會被整合在單一的半導(dǎo)體晶圓上，并朝著改善其電路、可靠度、生產(chǎn)周期時(shí)間、成本及元件速度等優(yōu)點(diǎn)。舉例來說，高壓金氧半導(dǎo)體晶體管(high voltage metal-oxide-semiconductor transistor；HV-MOS)元件及混合信號電路可結(jié)合在一起，應(yīng)用在液晶顯示器(liquidcrystal display；LCD)的液晶驅(qū)動集成電路(liquid crystal drive ICs；LDI)。然而，電阻-電容延遲(RC delay)卻降低了元件的速度及系統(tǒng)的效能。
由此可見，上述現(xiàn)有的半導(dǎo)體芯片在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決半導(dǎo)體芯片存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的半導(dǎo)體芯片，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的半導(dǎo)體芯片存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的以低介電常數(shù)內(nèi)連線隔離的半導(dǎo)體芯片，能夠改進(jìn)一般現(xiàn)有的半導(dǎo)體芯片，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新型的半導(dǎo)體芯片，所要解決的技術(shù)問題是使至少包括在基板上形成的快速元件與高壓金氧半導(dǎo)體，且由低介電常數(shù)材料構(gòu)成的內(nèi)連線隔離結(jié)構(gòu)，位于快速元件及高壓金氧半導(dǎo)體晶體管上，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體芯片，其至少包括一快速元件形成在一基板上；一高壓金屬氧化半導(dǎo)體晶體管形成在該基板上；以及一內(nèi)連線隔離結(jié)構(gòu)具有低介電常數(shù)材料，配置于該快速元件及該高壓金屬氧化半導(dǎo)晶體管之上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體芯片，其中所述的低介電常數(shù)材料的介電常數(shù)低于3.9。
前述的半導(dǎo)體芯片，其中所述的低介電常數(shù)材料的介電常數(shù)范圍大約為3.8到2.8。
前述的半導(dǎo)體芯片，其中所述的低介電質(zhì)材料是選自于氟化硅玻璃、摻碳的氧化硅、黑鉆石、干凝膠、氣凝膠、非晶氟化碳、聚對二甲基苯、苯并環(huán)丁烷、低介電絕緣聚合物及聚亞胺所構(gòu)成的族群。
前述的半導(dǎo)體芯片，更包括復(fù)數(shù)個(gè)記憶體陣列。
前述的半導(dǎo)體芯片，其中所述的復(fù)數(shù)個(gè)記憶體陣列至少包括一靜態(tài)隨機(jī)處理記憶體、一動態(tài)隨機(jī)處理記憶體、一非揮發(fā)性記憶體及其組合。
前述的半導(dǎo)體芯片，其中所述的快速元件有一通道，該通道寬度小于0.13微米。
前述的半導(dǎo)體芯片，其中所述的快速元件包括至少一電容。
前述的半導(dǎo)體芯片，其中所述的至少一電容的至少一電極包含一材料，該材料是選自于金屬、金屬化合物及金屬合金所構(gòu)成的族群。
前述的半導(dǎo)體芯片，其中所述的至少一電容的至少一電極包含一材料，該材料是選自于多晶硅及非晶硅所構(gòu)成的族群。
前述的半導(dǎo)體芯片，其中所述的高壓金氧半導(dǎo)體晶體管有一接合深度，該接合深度小于60納米。
前述的半導(dǎo)體芯片，其中所述的高壓金氧半導(dǎo)體晶體管應(yīng)用于30伏特或30伏特以上的電壓操作上。
前述的半導(dǎo)體芯片，其中所述的高壓金氧半導(dǎo)體晶體管至少包括一結(jié)構(gòu)，是選自于雙重?cái)U(kuò)散汲極結(jié)構(gòu)、橫向雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管及垂直雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管所構(gòu)成的族群。
前述的半導(dǎo)體芯片，其中所述的雙重?cái)U(kuò)散汲極結(jié)構(gòu)形成在該高壓金氧半導(dǎo)體晶體管的至少一側(cè)。
前述的半導(dǎo)體芯片，其中所述的高壓金氧半導(dǎo)體晶體管是利用雙載子互補(bǔ)式金氧半導(dǎo)體(BiCMOS)技術(shù)制造。
前述的半導(dǎo)體芯片，其中所述的高壓金氧半導(dǎo)體晶體管是利用雙載子互補(bǔ)金氧半導(dǎo)體雙重?cái)U(kuò)散金屬氧化半導(dǎo)體(Bipolar-CMOS-DMOS；BCD)技術(shù)制造。
前述的半導(dǎo)體芯片，更包括內(nèi)連線形成在半導(dǎo)體基板上。
前述的半導(dǎo)體芯片，其中所述的內(nèi)連線至少包含一材料，是選自于鎢、鋁、及銅基材料所構(gòu)成的族群。
前述的半導(dǎo)體芯片，其中所述的半導(dǎo)體芯片使用于液晶顯示器驅(qū)動電路。
根據(jù)本發(fā)明的一較佳實(shí)施例，提供一種內(nèi)連線隔離結(jié)構(gòu)，配置于快速元件及高壓金氧半導(dǎo)體晶體管上。其中，內(nèi)連隔離結(jié)構(gòu)可為低介電常數(shù)材料，其介電常數(shù)低于3.9，大約介于3.8至2.8之間?？焖僭哂幸粋€(gè)寬度小于0.13微米的通道，且至少包括一電容。此電容包括一上方電極、底部電極及介于上方及底部電極間的一介電質(zhì)層。上方電極及底部電極皆包含有金屬基材及硅基材。此外，在井構(gòu)造中形成的高壓金氧半導(dǎo)體晶體管，具有一小于60納米的接合深度，可應(yīng)用于30伏特或30伏特以上的電源操作上。
當(dāng)使用低介電質(zhì)材料做為連線隔離材料時(shí)，可以降低電阻-電容延遲，亦能有效提升元件整體的效能。
經(jīng)由上述可知，本發(fā)明是有關(guān)于一種半導(dǎo)體芯片，至少包含形成在半導(dǎo)體基板上的一快速元件、形成在半導(dǎo)體基板上的一高壓金氧半導(dǎo)體，以及利用具有低介電常數(shù)的一內(nèi)連線隔離結(jié)構(gòu)，位于快速元件及高壓金氧半導(dǎo)體上。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的半導(dǎo)體芯片，至少包括在基板上形成的快速元件與高壓金氧半導(dǎo)體，且由低介電常數(shù)材料構(gòu)成的內(nèi)連線隔離結(jié)構(gòu)，位于快速元件及高壓金氧半導(dǎo)體晶體管上。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的半導(dǎo)體芯片具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1是繪示本發(fā)明的集成電路的一較佳實(shí)施例。
圖2是繪示一液晶顯示器元件的一較佳實(shí)施例，其結(jié)合圖1中的集成電路結(jié)構(gòu)。
100集成電路 110基板120井結(jié)構(gòu)130隔離結(jié)構(gòu)140高壓金氧半導(dǎo)體晶體管 141源極142汲極 143閘介電層144閘極 145接觸層146閘極間隙壁150電容152上方電極 154介電層156底部電極 158介電層160內(nèi)連線170低介電常數(shù)介電層200液晶顯示器元件210IC芯片214凸點(diǎn)結(jié)構(gòu) 220液晶顯示器玻璃基板222玻璃電極 224玻璃電極226接合結(jié)構(gòu) 230上玻璃235傳導(dǎo)交叉結(jié)構(gòu) 240非等向性導(dǎo)電膜250軟性印刷電路板255凸點(diǎn)結(jié)構(gòu)具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的以低介電常數(shù)內(nèi)連線隔離的半導(dǎo)體芯片其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
圖1是繪示本發(fā)明一實(shí)施例的集成電路100。此集成電路100可為一系統(tǒng)單芯片，且可包括不同的微電子元件。集成電路100至少可包括一基板110，此基板110可為一基礎(chǔ)半導(dǎo)體，例如硅、鍺及鉆石。此基板110亦可包括一化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦及磷化銦。此基板110也可包括一合金半導(dǎo)體，例如鍺化硅、鍺硅碳化物、砷化鎵、砷磷化合物及磷化物?；?10包括一磊晶層覆蓋于一半導(dǎo)體塊材之上。此外，基板可施與張力以增加效能。例如，磊晶層可包括一材料，其不同于半導(dǎo)體塊材，例如鍺化硅覆蓋的硅塊材或是硅層覆蓋于選擇性磊晶成長所形成的硅化鍺塊材上。此外，此基板110包括半導(dǎo)體覆絕緣層(semiconductor-on-insulator；SOI)結(jié)構(gòu)，例如基板可包括由氧植入隔離法(separation by implanted oxygen；SIMOX)所形成的埋藏氧化(buriedoxide；BOX)層?；?10可包含玻璃材料，例如薄膜晶體管(thin filmtransistor；TFT)技術(shù)中的玻璃基板。此基板110包括一P型摻雜區(qū)域及/或一N型摻雜區(qū)域，摻雜區(qū)域可以有不同的摻雜型態(tài)、摻雜濃度及摻雜外觀。摻雜可藉由不同制程來完成，例如離子布植或其它合適的方法。
基板110也包括一井結(jié)構(gòu)120，此井結(jié)構(gòu)120可為一P井(P-well)結(jié)構(gòu)或一N井(N-we11)結(jié)構(gòu)直接形成在基板110中。一般而言，基板110可包括N井及/或P井，而N井及/或P井區(qū)域可以有一逆增摻雜輪廓(retrogradedoping profile)。此井結(jié)構(gòu)120僅為一實(shí)施例，其并非用以限制本發(fā)明。
基板110更包括一隔離結(jié)構(gòu)130，用以隔離基板110上的不同元件，此隔離結(jié)構(gòu)130可使用不同的制造技術(shù)來形成。舉例來說，隔離結(jié)構(gòu)130可包括有接合隔離、場隔離、介電質(zhì)隔離或是其它適合的隔離結(jié)構(gòu)。其中此介電質(zhì)隔離，例如區(qū)域硅氧化法(local oxidation of silicon；LOCOS)及淺溝渠隔離(shallow trench isolation；STI)。在一范例中，區(qū)域硅氧化法隔離結(jié)構(gòu)可嵌入基板中，藉由熱氧化(thermal oxygen oxidation)、蒸氣氧化(steam oxidation)或其它適合的制程來完成。
集成電路100包括在基板110上形成數(shù)種微電子元件。例如，此集成電路100包括有一高壓金氧半導(dǎo)體晶體管140，以使用于30伏特以上的電源操作。此高壓金氧半導(dǎo)體晶體管140可包括雙重?cái)U(kuò)散汲極(doublediffused drain；DDD)區(qū)域、橫向雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管(lateraldouble diffuse MOS；LDMOS)結(jié)構(gòu)或是垂直雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管(vertical double diffused MOS；VDMOS)。此高壓金氧半導(dǎo)體晶體管140可藉由雙載子互補(bǔ)金氧半導(dǎo)體(Bipolar-CMOS)制程或雙載子互補(bǔ)金氧半導(dǎo)體雙重?cái)U(kuò)散金氧半導(dǎo)體(Bipolar-CMOS-DMOS；BCD)制程所形成。高壓金氧半導(dǎo)體晶體管140可形成于井構(gòu)造120中，其具有一小于60納米的接合深度。高壓金氧半導(dǎo)體晶體管140包括一源極141及一汲極142。在一實(shí)施例中，于雙重?cái)U(kuò)散汲極結(jié)構(gòu)中可形成源極與汲極其中之一。例如，當(dāng)源極包括一傳統(tǒng)的源極結(jié)構(gòu)時(shí)，汲極142可包括一雙重?cái)U(kuò)散汲極結(jié)構(gòu)，其中此傳統(tǒng)的源極區(qū)域可包括一輕摻雜汲極(light doped drain；LDD)結(jié)構(gòu)。在另一實(shí)施例中，源極及汲極在雙重?cái)U(kuò)散汲極結(jié)構(gòu)中形成，此雙重?cái)U(kuò)散汲極結(jié)構(gòu)可包括不同摻雜程度，且可由兩個(gè)離子布植的步驟形成。第一摻雜制程可具有一較低摻雜濃度范圍大約1013到5×1014離子/平方公分(ion/cm2)。此第一摻雜面延伸至閘極的外圍。第二摻雜區(qū)域可被第一摻雜區(qū)域所包圍，且可利用閘極間隙壁由閘極推移形成。第二摻雜區(qū)域可具有一較高摻濃度范圍，大約從1015到5×1015離子/平方公分(ion/cm2)。此雙重?cái)U(kuò)散汲極結(jié)構(gòu)可以為高壓金氧半導(dǎo)體晶體管140提供一高崩潰電壓。
高壓金氧半導(dǎo)體晶體管140更包括一堆棧閘極，形成在井結(jié)構(gòu)120上，介于源極141及汲極142之間。此堆棧閘極可包括形成在井結(jié)構(gòu)120上的一閘介電層143，此閘介電層143包含氧化硅、氮氧化硅或一高介電常數(shù)材料，例如氧化鉿、硅化鉿、氧化鋯、氧化鋁、氮化硅、五氧化鉭或其組合。此閘介電層143藉由熱氧化、原子層沉積(atomic layer deposition；ALD)、化學(xué)氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physicalvapor deposition；PVD)或其它合適的制程所形成。
此堆棧閘極也包括一閘極144，位于閘介電層143之上。此閘極144包含多晶硅或金屬，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、硅化鎳(NiSi)、硅化鈷(CoSi)及/或其它導(dǎo)電材料。閘極144可藉由化學(xué)氣相沉積、物理氣相沉積、布植、原子層沉積或其它合適的制程所形成。此堆棧閘極更包括一接觸層145位于此閘極144上，以減少接觸電阻及提升效能。接觸層145可包含金屬硅化物，例如硅化鎳(nickelsilicide)、硅化鈷(cobalt silicide)、硅化鎢(tungsten silicide)、硅化鉭(tantalum silicide)及硅化鈦(titanium silicide)，并利用化學(xué)氣相沉積、物理氣相沉積或原子層沉積形成，例如硅化金屬可藉由自動對準(zhǔn)硅化制程所形成。高壓金氧半導(dǎo)體晶體管140亦可包括靠近堆棧閘極兩側(cè)的閘極間隙壁146，此閘極間隙壁146包含氮化硅、氧化硅、碳化硅、氮氧化硅或其組合。此閘極間隙壁146可具有多層結(jié)構(gòu)并可藉由沉積介電質(zhì)材料及非等向性回蝕制程形成。
集成電路100也可包括一快速元件，例如一個(gè)射頻(radio-frequency；RF)元件或其它高頻元件，例如硅雙載子晶體管或鍺化硅異質(zhì)接面雙載子晶體管(heterojunction bipolar transistor；HBT)。此快速元件可具有一寬度小于0.13微米的通道。此快速元件可至少包括一電容，例如電容150。由于希望可以增加整合的密度，電容150至少部份被配置在高壓金氧半導(dǎo)體晶體管140元件的隔離結(jié)構(gòu)130的上方位置。此電容150包括一上方電極152、一底部電極156及介于上方電極及底部電極間的一介電層154。上方電極152及/或底部電極156可包含金屬、金屬化合物、金屬合金及其組合。此電極所使用的金屬包含鋁、銅、鈦、鉭、鎢、金屬硅化物或其組合。上方電極152及/或底部電極156可以使用多晶硅、非晶硅或其組合。上方電極152及底部電極156皆包含金屬基材及硅基材，更可包含金屬硅化物。此上方電極152及底部電極156可藉由化學(xué)氣相沉積、物理氣相沉積、布植或其它合適的制程所形成。此電容的介電層154包括一介電質(zhì)材料例如氧化硅、氮化硅、氮氧化硅、氟化硅玻璃(fluorinated silica glass；FSG)、低介電常數(shù)材料、高介電常數(shù)材料或其組合，并可藉由化學(xué)氣相沉積、物理氣相沉積、旋涂式聚合物(spin-onpolymer；SOP)或其它合適的制程形成。電容150可藉由化學(xué)氣相沉積、物理氣相沉積、熱氧化法或旋涂式聚合物所形成的另一介電層158與基板隔離。例如，介電層158與閘介電層143可同時(shí)形成。
集成電路100更包括復(fù)數(shù)層內(nèi)連線160，以傳送電子信號及連接微電子元件以構(gòu)成功能電路。此內(nèi)連線160包括做為垂直內(nèi)連線的接觸窗及介層窗結(jié)構(gòu)，及作為水平內(nèi)連線的一層或復(fù)數(shù)層金屬線。內(nèi)連線160包含鋁基材、鎢基材、銅基材或其組合。例如，銅基材復(fù)數(shù)層內(nèi)連線包括廣泛的使用于深微米或深次微米技術(shù)的銅、銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物或其組合?？墒褂秒p重金屬鑲嵌(dual damascene)制程以形成復(fù)數(shù)層銅內(nèi)連線。此復(fù)數(shù)層內(nèi)連線可藉由化學(xué)氣相沉積、物理氣相沉積、原子層沉積、布植或其組合來形成。
集成電路100可包括內(nèi)連線隔離材料170，如形成于金屬層間的層間介電層(interlayer dielectric；ILD)及介于第一金屬層與基板間的前金屬介電層(pre-metal dielectric；PMD)。此內(nèi)連線隔離材料包括低介電常數(shù)材料，其小于二氧化硅的介電常數(shù)3.9。此低介電常數(shù)材料較佳地是大約介于3.8至2.8之間，此低介電常數(shù)材料可包括氟化硅玻璃、摻雜碳的氧化硅、其組合及/或其它的低介電常數(shù)材料。
其它可選擇低介電質(zhì)材料可包括美商應(yīng)用材料的黑鉆石(BlackDiamond)、干凝膠(Xerogel)、氣凝膠(Aerogel)、非晶硅碳氟化物(amorphous fluorinated carbon)、聚對二甲基苯(Parylene)、苯并環(huán)丁烷(BCB；bisbenzocyclobutenes)、Dow Chemical的低介電常數(shù)絕緣聚合物(SiLK)、聚亞酰胺(polyimide)或其它的材料。此低介電常數(shù)材料可藉由化學(xué)氣相沉積、物理氣相沉積、原子層沉積、熱氧化法或旋涂式涂布及/或其它的制程方法所形成。此內(nèi)連線隔離材料更包括其它介電質(zhì)材料，例如與低介電質(zhì)材料結(jié)合的氧化硅，并可采用多層結(jié)構(gòu)。此用來作為內(nèi)連線隔離材料的低介電常數(shù)材料可降低電阻-電容延遲及增進(jìn)元件速度。
集成電路100也可包括復(fù)數(shù)個(gè)記憶體晶胞，例如靜態(tài)隨機(jī)處理記憶體(static random-access memory；SRAM)、動態(tài)隨機(jī)處理記憶體(dynamicalrandom-access memory；DRAM)、鐵電隨機(jī)處理記憶體(ferroelectricmemory；FRAM)、非揮發(fā)性記憶體(non-volatile memory)、磁性隨機(jī)存取記憶體(magnetoresistive random-access memory；MRAM)、共振隧道二極管記憶體(resonant tunneling diode-based memory)、單電子記憶體(single-electron memory)、相位變化非揮發(fā)性記憶體(phase-changenonvolatile memory)、質(zhì)子非揮發(fā)性記憶體(protonic nonvolatilememory)及/或其組合。
此外，除了高壓金氧半導(dǎo)體元件、具有電容的快速元件及記憶體陣列外，集成電路100可包括一形成于半導(dǎo)體基板上的多樣化微電子元件。這些微電子元件通過例如隔離結(jié)構(gòu)130的隔離結(jié)構(gòu)彼此相互隔離。微電子元件可包括但并不限于被動元件，例如電阻器、薄膜電阻器、可修整電阻器(trimmable resistor)、擴(kuò)散晶體管(diffused transistor)及電感器，此微電子元件亦可包括主動元件，例如NPN雙載子晶體管(NPN bipolartransistor)、PNP雙載子晶體管(PNP bipolar transistor)、互補(bǔ)雙載子晶體管(complementary bipolar transistor)、基納二極管(Zener Diode)、蕭特基二極管(Schottky diode)、N型金氧半導(dǎo)體、P型金氧半導(dǎo)體、互補(bǔ)式金氧半導(dǎo)體或其它元件。此半導(dǎo)體制造是可利用包括CMOS技術(shù)、BiCMOS技術(shù)、BCD技術(shù)或其它合適的技術(shù)進(jìn)行生產(chǎn)。
集成電路100可使用在各種的不同的應(yīng)用上，例如使用于液晶驅(qū)動集成電路(liquid crystal drive IC；LDI)或在其它方面的應(yīng)用，包括有無線電話、數(shù)位視訊盒、全球定位系統(tǒng)或是光纖通訊系統(tǒng)。
請參閱圖2所示，是繪示一液晶顯示器元件200的一實(shí)施例的截面圖，其結(jié)合圖1的集成電路100。此液晶顯示器元件200為一具有低介電常數(shù)內(nèi)層介電隔離結(jié)構(gòu)的集成電路100的元件，在此僅作為一實(shí)施例。此液晶顯示器元件200可包括類似圖1所示的集成電路100的IC芯片210的結(jié)構(gòu)。此IC芯片210可包括一高壓金氧半導(dǎo)體晶體管、至少具有一電容的快速元件及使用于內(nèi)層介電層及金屬化前介電層中的低介電常數(shù)材料。IC芯片210更包括復(fù)數(shù)個(gè)記憶體陣列，此IC芯片210可為一液晶驅(qū)動IC。此IC芯片210更包括凸點(diǎn)結(jié)構(gòu)214，此凸點(diǎn)結(jié)構(gòu)214可具有由不同金屬構(gòu)成的復(fù)合層，例如一粘著層、一擴(kuò)散障壁層、一焊接層及一氧化障壁層。此凸點(diǎn)結(jié)構(gòu)214可包含鈦、鉻、鋁、銅、鎳、釩、金或是其組合。
液晶顯示器元件200可包括一液晶顯示器玻璃基板220及一上玻璃230。此液晶顯示器玻璃基板220也具有復(fù)數(shù)個(gè)形成在液晶顯示器玻璃基板表面的玻璃電極222及玻璃電極224，用來控制液晶晶胞。液晶材料被填充且密封在液晶顯示器玻璃基板220及上玻璃230之間。此液晶顯示器玻璃基板220及上玻璃230包括半透明或透明的玻璃，更可包括一偏光層(polarizer layer)及一配向膜(alignment layer)。玻璃電極被圖刻及連接到各個(gè)液晶顯示器晶胞以控制此晶胞的顯示功能。此玻璃電極222及玻璃電極224包括一透明導(dǎo)電材料，例如銦錫氧化物(indium tin oxide；ITO)。上玻璃230上的玻璃電極可利用傳導(dǎo)交叉結(jié)構(gòu)235或復(fù)數(shù)個(gè)交叉結(jié)構(gòu)來做為與液晶顯示器玻璃基板220間的電子傳輸路徑。此玻璃電極可包括接合結(jié)構(gòu)226以連接IC芯片。
IC芯片210可使用非等向性導(dǎo)電膜240(anisotropic conductivefilm；ACF)經(jīng)由凸點(diǎn)結(jié)構(gòu)214及玻璃電極224接合在液晶顯示器玻璃基板220上。此液晶顯示器元件200更包括一軟性印刷電路板250(flexibleprinted circuit；FPC)，經(jīng)由另一凸點(diǎn)結(jié)構(gòu)255與液晶顯示器玻璃基板的玻璃電極224相結(jié)合，最后再連接到一設(shè)備上，例如液晶顯示器控制器。此液晶顯示器元件200與IC芯片210示范了集成電路100的多種可能的應(yīng)用之一。
一般而言，本發(fā)明所揭露的系統(tǒng)單芯片，例如集成電路100或IC芯片210，可至少包括一高壓金氧半導(dǎo)體、至少具有一電容的快速元件及作為內(nèi)層介電層的低介電常數(shù)材料。此低介電質(zhì)材料可具有一低于3.9的介電常數(shù)，一般范圍大約在2.9到3.8之間。此低介電質(zhì)材料可包括氟化硅玻璃、摻碳的氧化硅及/或其它的低介電常數(shù)材料。此系統(tǒng)單芯片更包括在基板上形成一個(gè)或復(fù)數(shù)個(gè)記憶體陣列，例如靜態(tài)隨機(jī)處理記憶體、動態(tài)隨處理記憶體、非揮發(fā)性記憶體、鐵電隨機(jī)處理記憶體、磁性隨機(jī)存取記憶體、共振隧道二極管記憶體、單電子記憶體、相位變化非揮發(fā)性記憶體、質(zhì)子的非揮發(fā)性記憶體或其組合。
此外，基體電路100包括形成在相同的基板上的多種微電子元件，并通過隔離結(jié)構(gòu)的來做隔離，例如淺溝渠隔離及區(qū)域硅氧化法。除了高壓金氧半導(dǎo)體元件、包括一電容的快速元件及記憶體陣列之外，微電子元件可包括但并不限于被動元件，例如電阻器的薄膜電阻器、可修整電阻器、擴(kuò)散晶體管、金屬電感器及多晶硅電感器。此微電子元件也包括主動元件，例如NPN雙載子晶體管、互補(bǔ)式雙載子晶體管、基納二極管、蕭特基二極管、N型金氧半導(dǎo)體、P型金氧半導(dǎo)體、互補(bǔ)式金氧半導(dǎo)體或其它元件。半導(dǎo)體制造有多種的技術(shù)，包括有互補(bǔ)金氧半導(dǎo)體技術(shù)、雙載子互補(bǔ)金氧半導(dǎo)體技術(shù)、載子互補(bǔ)金氧半導(dǎo)體雙重?cái)U(kuò)散金屬氧化半導(dǎo)體技術(shù)或其它適合的制造技術(shù)。系統(tǒng)單芯片可降低電阻-電容延遲，且可被使用在液晶驅(qū)動元件電路或其它適合的應(yīng)用上。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體芯片，其特征在于其至少包括一快速元件形成在一基板上；一高壓金屬氧化半導(dǎo)體晶體管形成在該基板上；以及一內(nèi)連線隔離結(jié)構(gòu)具有低介電常數(shù)材料，配置于該快速元件及該高壓金屬氧化半導(dǎo)晶體管之上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的低介電常數(shù)材料的介電常數(shù)低于3.9。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的低介電常數(shù)材料的介電常數(shù)范圍大約為3.8到2.8。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的低介電質(zhì)材料是選自于氟化硅玻璃、摻碳的氧化硅、黑鉆石、干凝膠、氣凝膠、非晶氟化碳、聚對二甲基苯、苯并環(huán)丁烷、低介電絕緣聚合物及聚亞胺所構(gòu)成的族群。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于更包括復(fù)數(shù)個(gè)記憶體陣列。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片，其特征在于其中所述的復(fù)數(shù)個(gè)記憶體陣列至少包括一靜態(tài)隨機(jī)處理記憶體、一動態(tài)隨機(jī)處理記憶體、一非揮發(fā)性記憶體及其組合。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的快速元件有一通道，該通道寬度小于0.13微米。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的快速元件包括至少一電容。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其特征在于其中所述的至少一電容的至少一電極包含一材料，該材料是選自于金屬、金屬化合物及金屬合金所構(gòu)成的族群。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其特征在于其中所述的至少一電容的至少一電極包含一材料，該材料是選自于多晶硅及非晶硅所構(gòu)成的族群。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的高壓金氧半導(dǎo)體晶體管有一接合深度，該接合深度小于60納米。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的高壓金氧半導(dǎo)體晶體管應(yīng)用于30伏特或30伏特以上的電壓操作上。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的高壓金氧半導(dǎo)體晶體管至少包括一結(jié)構(gòu)，是選自于雙重?cái)U(kuò)散汲極結(jié)構(gòu)、橫向雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管及垂直雙重?cái)U(kuò)散金氧半導(dǎo)體晶體管所構(gòu)成的族群。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體芯片，其特征在于其中所述的雙重?cái)U(kuò)散汲極結(jié)構(gòu)形成在該高壓金氧半導(dǎo)體晶體管的至少一側(cè)。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的高壓金氧半導(dǎo)體晶體管是利用雙載子互補(bǔ)式金氧半導(dǎo)體技術(shù)制造。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的高壓金氧半導(dǎo)體晶體管是利用雙載子互補(bǔ)金氧半導(dǎo)體雙重?cái)U(kuò)散金屬氧化半導(dǎo)體技術(shù)制造。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于更包括內(nèi)連線形成在半導(dǎo)體基板上。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體芯片，其特征在于其中所述的內(nèi)連線至少包含一材料，是選自于鎢、鋁、及銅基材料所構(gòu)成的族群。
19.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于其中所述的半導(dǎo)體芯片使用于液晶顯示器驅(qū)動電路。
全文摘要
本發(fā)明是有關(guān)于一種半導(dǎo)體芯片，至少包含形成在半導(dǎo)體基板上的一快速元件、形成在半導(dǎo)體基板上的一高壓金氧半導(dǎo)體，以及利用具有低介電常數(shù)的一內(nèi)連線隔離結(jié)構(gòu)，位于快速元件及高壓金氧半導(dǎo)體上。當(dāng)使用低介電質(zhì)材料做為連線隔離材料時(shí)，可以降低電阻－電容延遲，亦能有效提升元件整體的效能。
文檔編號H01L23/532GK1770449SQ20051009869
公開日2006年5月10日 申請日期2005年9月9日 優(yōu)先權(quán)日2004年9月10日
發(fā)明者劉繼文, 江國慶, 曾鴻輝, 章勛明 申請人:臺灣積體電路制造股份有限公司