專利名稱：堆疊型芯片封裝結(jié)構(gòu)、芯片封裝體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種封裝結(jié)構(gòu)，且特別是有關(guān)于一種具有高封裝積集度的堆疊型芯片封裝結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)今的資訊社會中，使用者均是追求高速度、高品質(zhì)、多工能性的電子產(chǎn)品。就產(chǎn)品外觀而言，電子產(chǎn)品的設(shè)計也朝向輕、薄、短、小的趨勢邁進(jìn)。為了達(dá)到上述目的，許多公司在進(jìn)行電路設(shè)計時，均融入系統(tǒng)化的概念，使得單顆芯片可以具備有多種功能，以節(jié)省配置在電子產(chǎn)品中的芯片數(shù)目。另外，就電子封裝技術(shù)而言，為了配合輕、薄、短、小的設(shè)計趨勢，亦發(fā)展出多芯片模組(multi-chip module，MCM)的封裝設(shè)計概念、芯片尺寸構(gòu)裝(chip scale package，CSP)的封裝設(shè)計概念及堆疊型多芯片封裝設(shè)計的概念等。以下就分別針對幾種現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)進(jìn)行說明。
請參閱圖1所示，是現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖?，F(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100包括一封裝基板(package substrate)110、芯片120a、120b、一間隔物(spacer)130、多條導(dǎo)線140與一封裝膠體(encapsulant)150。其中，芯片120a與120b配置于封裝基板110上，且間隔物130配置于芯片120a與120b之間。部分導(dǎo)線140分別電性連接于芯片120a與封裝基板110之間，而其他部分導(dǎo)線140則分別電性連接于芯片120b與封裝基板110之間。此外，封裝膠體150配置于封裝基板110上，并包覆這些導(dǎo)線140、芯片120a與120b。
由于芯片120a與120b之間必須相距一定的距離，以便于進(jìn)行打線制程(wire bonding process)，因此現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)100的整體厚度會因?yàn)殚g隔物130的厚度而無法進(jìn)一步縮減。此外，現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)100也會產(chǎn)生散熱方面的問題。因此，為了解決上述問題，發(fā)展出另一種堆疊型芯片封裝結(jié)構(gòu)。
請參閱圖2所示，是另一現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖?，F(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10包括一封裝基板12與多個芯片封裝體200a、200b，其中這些芯片封裝體200a、200b堆疊于封裝基板12上，并與封裝基板12電性連接。每一芯片封裝體200a、200b包括一封裝基板210、一芯片220、多個凸塊230、一底膠240與多個焊球250。芯片220與這些凸塊230配置于封裝基板210上，而這些凸塊230配置于芯片220與封裝基板210之間，且芯片220經(jīng)由這些凸塊電性連接至封裝基板210。底膠240配置于芯片220與封裝基板210之間，以包覆這些凸塊230。
封裝基板210具有多個導(dǎo)電柱212與多個焊球墊214，其中這些導(dǎo)電柱212分別貫穿封裝基板210，且這些焊球墊214分別配置于這些導(dǎo)電柱212上。此外，這些焊球250配置于這些焊球墊214上。值得注意的是，芯片封裝體200a與200b經(jīng)由焊球250彼此電性連接，而芯片封裝體200b經(jīng)由焊球250電性連接至封裝基板12。
相較于現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100，此種現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10雖然制程復(fù)雜度較低，但此種現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)10的厚度卻是大于現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)100的厚度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種芯片封裝體，其整體的厚度較薄。
此外，本發(fā)明的再一目的就是提供一種堆疊型芯片封裝結(jié)構(gòu)，其具有較高的封裝積集度。
另外，本發(fā)明的又一目的就是提供一種芯片封裝體的制造方法，以制造出嵌入式芯片封裝體。
基于上述目的或其他目的，本發(fā)明提出一種芯片封裝體，其包括一封裝基板、一芯片與一封裝膠體。其中，封裝基板包括一核心層(core layer)與配置于核心層上的一圖案化線路層。核心層具有一第一貫孔與多個第二貫孔，其中第一貫孔與這些第二貫孔分別暴露出部分圖案化線路層。芯片配置于第一貫孔內(nèi)，并與圖案化線路層電性連接。封裝膠體配置于第一貫孔內(nèi)，以將芯片固著于封裝基板內(nèi)。
依照本發(fā)明實(shí)施例，芯片封裝體更可以包括多個外部連接端子(external terminal)，其分別配置于這些第二貫孔內(nèi)，且每一外部連接端子經(jīng)由圖案化線路層電性連接至芯片。
依照本發(fā)明實(shí)施例，芯片封裝體更可以包括多個凸塊，其配置于芯片與圖案化線路層之間，而芯片經(jīng)由這些凸塊電性連接至圖案化線路層，且封裝膠體包覆這些凸塊。此外，封裝膠體可以是暴露出芯片的遠(yuǎn)離圖案化線路層的表面。
依照本發(fā)明實(shí)施例，芯片封裝體更可以包括多條導(dǎo)線，其中芯片經(jīng)由這些導(dǎo)線電性連接至圖案化線路層，且封裝膠體包覆這些導(dǎo)線。
基于上述目的或其他目的，本發(fā)明提出一種堆疊型芯片封裝結(jié)構(gòu)，其包括一共同承載器與多個芯片封裝體，其中這些芯片封裝體堆疊于共同承載器上，并與共同承載器電性連接。每一芯片封裝體包括一封裝基板、一芯片與一封裝膠體。其中，封裝基板包括一核心層與配置于核心層上的一圖案化線路層。核心層具有一第一貫孔與多個第二貫孔，其中第一貫孔與這些第二貫孔分別暴露出部分圖案化線路層。芯片配置于第一貫孔內(nèi)，并與圖案化線路層電性連接。封裝膠體配置于第一貫孔內(nèi)，以將芯片固著于封裝基板內(nèi)。這些外部連接端子分別配置于這些第二貫孔內(nèi)，且每一外部連接端子經(jīng)由圖案化線路層電性連接至芯片。每一芯片封裝體經(jīng)由對應(yīng)的這些外部連接端子電性連接至共同承載器或另一芯片封裝體。
依照本發(fā)明實(shí)施例，共同承載器可以是電路板或?qū)Ь€架。
基于上述目的或其他目的，本發(fā)明提出一種芯片封裝體的制造方法，其包括下列步驟。首先，提供一芯片與一封裝基板，其中封裝基板包括一核心層與配置于核心層上的一圖案化線路層，而在核心層內(nèi)已形成一第一貫孔與多個第二貫孔，且第一貫孔與這些第二貫孔分別暴露出部分圖案化線路層。將芯片配置于第一貫孔內(nèi)，以使芯片與圖案化線路層電性連接。在第一貫孔內(nèi)形成一封裝膠體，以將芯片固著于封裝基板內(nèi)。
依照本發(fā)明實(shí)施例，芯片封裝體的制造方法更可以在這些第二貫孔內(nèi)形成多個外部連接端子，且每一外部連接端子經(jīng)由圖案化線路層電性連接至芯片。
依照本發(fā)明實(shí)施例，芯片封裝體的制造方法更可以在芯片與圖案化線路層之間形成多個凸塊，且芯片經(jīng)由這些凸塊電性連接至圖案化線路層。
依照本發(fā)明實(shí)施例，芯片封裝體的制造方法更可以形成多條導(dǎo)線，且這些導(dǎo)線連接芯片與圖案化線路層之間。
基于上述，本發(fā)明將芯片嵌入封裝基板的核心層內(nèi)，因此所形成的堆疊型芯片封裝結(jié)構(gòu)或是芯片封裝體的厚度均可變薄。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1是現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。
圖2是另一現(xiàn)有習(xí)知堆疊型芯片封裝結(jié)構(gòu)的剖面示意圖。
圖3A至圖3E是依照本發(fā)明第一實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的制造流程剖面示意圖。
圖4A至圖4B是依照本發(fā)明第二實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的制造流程剖面示意圖。
圖5是依照本發(fā)明第三實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。
10、100現(xiàn)有習(xí)知的堆疊型芯片封裝結(jié)構(gòu)12、110、210、310封裝基板
20、30堆疊型芯片封裝結(jié)構(gòu)22、32共用承載器22a、22b、214、360焊球墊24、250、370焊球120a、120b、220、320、410芯片130間隔物140、420導(dǎo)線150、340、430封裝膠體200a、200b、300a、300b、300c、400a、400b、400c、500a芯片封裝體212、350導(dǎo)電柱230、330凸塊240底膠312核心層312a第一貫孔312b第二貫孔314圖案化線路層316焊罩層440外部連接端子510粘著層具體實(shí)施方式
第一實(shí)施例圖3A至圖3E是依照本發(fā)明第一實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的制造流程剖面示意圖。請參閱圖3A，本實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的制造方法包括下列步驟。首先，提供一封裝基板310，而封裝基板310可以是電路板或是軟性電路板。此外，封裝基板310包括一核心層312與配置于核心層312上的一圖案化線路層314，其中核心層312可以是雙順丁烯二酸酰亞胺-三氮雜苯(Bismaleimide-Triazine，BT)材料、介電材料或其他薄膜材料。另外，封裝基板310也可以包括一焊罩層316，而焊罩層316配置于核心層312上，并覆蓋部分圖案化線路層314。
然后，在核心層312內(nèi)形成一第一貫孔312a與多個第二貫孔312b，且第一貫孔312a與這些第二貫孔312b分別暴露出部分圖案化線路層314。此外，形成第一貫孔312a與第二貫孔312b的方法可以是雷射鉆孔、機(jī)械鉆孔或是其他能夠形成貫孔的制程。
請參閱圖3B所示，提供一芯片320，并將芯片320配置于第一貫孔312a內(nèi)。然后，將芯片320與圖案化線路層314電性連接，其中芯片320與圖案化線路層314電性連接的方式可以是覆晶接合技術(shù)。就覆晶接合技術(shù)而言，芯片320系藉由凸塊330與圖案化線路層314電性連接。在本實(shí)施例中，凸塊330可以是形成在圖案化線路層314上或是形成在芯片320上，然后再經(jīng)過回焊(reflow)以使得芯片320能夠藉由凸塊330與圖案化線路層314電性連接。
請參閱圖3C所示，在第一貫孔312a內(nèi)形成一封裝膠體340，以將芯片320固著于封裝基板310內(nèi)。在本發(fā)明的一實(shí)施例中，封裝膠體340系包覆凸塊330與部分圖案化線路層314。至此，初步完成芯片封裝體300a的制作。值得一提的是，本實(shí)施例的封裝膠體340可暴露出芯片320的遠(yuǎn)離圖案化線路層314的表面，以改善芯片320的散熱效率。換言之，封裝膠體340暴露出芯片320的背面，然而封裝膠體340也可以是完全包覆芯片320。此外，封裝膠體340與封裝基板310也可以是切齊，然而封裝膠體340也可以是突出于封裝基板310。
請參閱圖3D所示，在這些第二貫孔312b內(nèi)形成多個導(dǎo)電柱350，以作為外部連接端子之用，且每一導(dǎo)電柱350經(jīng)由圖案化線路層314電性連接至芯片320。更詳細(xì)而言，形成這些導(dǎo)電柱350的方式也可以是無電電鍍制程、有電電鍍制程或是其他金屬沈積制程。然而，也可以是將無鉛焊料、錫鉛焊料、其他類型的焊料或其他導(dǎo)電材質(zhì)填入這些第二貫孔312b內(nèi)，以形成外部連接端子(如圖4A所示)。就導(dǎo)電柱350作為外部連接端子而言，在這些導(dǎo)電柱350上形成多個焊球墊360。然后，在這些焊球墊360上形成多個焊球370，而這些焊球370可以是無鉛焊球或是錫鉛焊球。至此，大致完成芯片封裝體300a的制作。
請參閱圖3E所示，重復(fù)上述的步驟，以制造出芯片封裝體300b與300c。然后，提供一共用承載器22，而共用承載器22具有多個焊球墊22a與22b。在本實(shí)施例中，共用承載器22為電路板，但是共用承載器22也可以是導(dǎo)線架。然后，將芯片封裝體300a、300b與300c堆疊于共用承載器22上，其中這些芯片封裝體300a、300b與300c的焊球370與對應(yīng)的焊球墊360接觸。此外，芯片封裝體300c的焊球370與共用承載器22的焊球墊22a接觸。然后，對于上述結(jié)構(gòu)進(jìn)行回焊制程(reflow process)，以使得這些芯片封裝體300a、300b與300c彼此電性，并使得芯片封裝體300c與共用承載器22連接。
值得一提的是，這些芯片封裝體300a、300b與300c并不限定圖3E所繪示的排列方式，而這些芯片封裝體300a、300b或300c也可以翻轉(zhuǎn)180度。以芯片封裝體300b翻轉(zhuǎn)180度而言，此時，芯片封裝體300b與300c的圖案化線路層314將面向彼此(類似圖4B所示)。
然后，在共用承載器22的焊球墊22b上形成多個焊球24，以完成堆疊型芯片封裝結(jié)構(gòu)20的制作。此堆疊型芯片封裝結(jié)構(gòu)20便可以藉由焊球24配置于一電路板(圖中未示)上。值得一提的是，本實(shí)施例并不限制堆疊型芯片封裝結(jié)構(gòu)20內(nèi)的芯片封裝體的排列方式與數(shù)量。
由于每一個芯片封裝體300a、300b與300c的芯片320系嵌入核心層312內(nèi)，因此每一個芯片封裝體300a、300b與300c的厚度便可變薄。換言之，堆疊型芯片封裝結(jié)構(gòu)20的整體厚度也隨著變薄。此外，由于每一個芯片封裝體300a、300b與300c均是單獨(dú)制造而成，因此不良品的芯片封裝體不會使用至堆疊型芯片封裝結(jié)構(gòu)20內(nèi)，以提高堆疊型芯片封裝結(jié)構(gòu)20的良率。另外，每一個芯片封裝體300a、300b與300c的芯片320的背面均是裸露，因此堆疊型芯片封裝結(jié)構(gòu)20能夠具有較佳的散熱效率。
值得一提的是，在本實(shí)施例中，芯片封裝體300a、300b與300c均是覆晶接合封裝體，但是也可以使用打線接合封裝體，其詳述如后。
第二實(shí)施例圖4A至圖4B是依照本發(fā)明第二實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)的制造流程剖面示意圖。請參閱圖4A，本實(shí)施例與上述實(shí)施例相似，其不同之處在于將芯片410置于第一貫孔310a內(nèi)的后，形成多條導(dǎo)線420，以連接圖案化線路層314與芯片410之間。同樣地，在第一貫孔312a內(nèi)形成一封裝膠體430，以將芯片410固著于封裝基板310內(nèi)，且封裝膠體430包覆芯片410、導(dǎo)線420與部分圖案化線路層314。至此，初步完成芯片封裝體400a的制作。
值得一提的是，在本實(shí)施例中，封裝膠體430突出于封裝基板310，然而封裝膠體430與封裝基板310也可以是切齊。然后，將無鉛焊料、錫鉛焊料、其他類型的焊料或是其他導(dǎo)電材料填入這些第一貫孔312b內(nèi)，以形成多個外部連接端子440。然而，上述實(shí)施例中的導(dǎo)電柱350也可以取代本實(shí)施例的外部連接端子440。
請參閱圖4B所示，重復(fù)上述步驟，以形成芯片封裝體400b與400c。提供一共同承載器32，而在本實(shí)施例中，共同承載器32為導(dǎo)線架，但是共同承載器32也可以是電路板(類似圖3E所示)。將這些芯片封裝體400a、400b與400c堆疊于共同承載器32上，且這些芯片封裝體400a、400b與400c藉由外部連接端子440彼此電性連接。此外，芯片封裝體400c藉由外部連接端子440電性連接至共同承載器32。同樣地，此堆疊型芯片封裝結(jié)構(gòu)30也可以藉由焊料(solder)或預(yù)焊料(pre-solder)配置于一電路板(圖中未示)上。
值得一提的是，雖然芯片封裝體400a與400b的圖案化線路層314是面向彼此，但本實(shí)施例并不限制堆疊型芯片封裝結(jié)構(gòu)30內(nèi)的芯片封裝體的排列方式與數(shù)量。
第三實(shí)施例請參閱圖5所示，是依照本發(fā)明第三實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。本實(shí)施例與第一實(shí)施例相似，其不同之處在于將芯片320的部分區(qū)域上或圖案化線路層314上形成一粘著層510，并使得芯片320與圖案化線路層314接合。然后，進(jìn)行一引腳壓合制程，以使得圖案化線路層314與凸塊330接合，因此圖案化線路層314能夠經(jīng)由凸塊330與芯片320。更詳細(xì)而言，引腳壓合制程可以是用于貼帶自動接合(Tape AutomaticBonding，TAB)的內(nèi)引腳接合(inner lead bonding，ILB)制程。
然后，在第一貫孔312a內(nèi)形成一封裝膠體340，以將芯片320固著于封裝基板310內(nèi)，且封裝膠體340包覆芯片320、凸塊330與部分圖案化線路層314。至此，初步完成芯片封裝體500a的制作。值得一提的是，在本實(shí)施例中，封裝膠體340完全包覆芯片320，但是封裝膠體340也可以暴露出芯片320的背面。再者，本實(shí)施例的芯片封裝體500a也可以用于第一實(shí)施例或第二實(shí)施例的堆疊型芯片封裝結(jié)構(gòu)中，在此不再贅述。
綜上所述，本發(fā)明至少具有下列優(yōu)點(diǎn)一、由于本發(fā)明將芯片嵌入封裝基板的核心層內(nèi)，因此本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)或是芯片封裝體的厚度能夠變薄。
二、本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)或是芯片封裝體能應(yīng)用于覆晶接合制程或是打線接合制程。
三、相較于現(xiàn)有習(xí)知技術(shù)，本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)或是芯片封裝體具有較佳的散熱效率。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，其特征在于其包括一封裝基板，包括一核心層與配置在該核心層上的一圖案化線路層，其中該核心層具有一第一貫孔與多個第二貫孔，且該第一貫孔與該些第二貫孔分別暴露出部分該圖案化線路層；一芯片，配置在該第一貫孔內(nèi)，并與該圖案化線路層電性連接；以及一封裝膠體，配置在該第一貫孔內(nèi)，以將該芯片固著在該封裝基板內(nèi)。
2.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于其更包括多個外部連接端子，分別配置在該些第二貫孔內(nèi)，且每一該些外部連接端子經(jīng)由該圖案化線路層電性連接至該芯片。
3.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于其更包括多個凸塊，配置在該芯片與該圖案化線路層之間，而該芯片經(jīng)由該些凸塊電性連接至該圖案化線路層，且該封裝膠體包覆該些凸塊。
4.根據(jù)權(quán)利要求1所述的芯片封裝體，其特征在于其更包括多條導(dǎo)線，其中該芯片經(jīng)由該些導(dǎo)線電性連接至該圖案化線路層，且該封裝膠體包覆該些導(dǎo)線。
5.一種堆疊型芯片封裝結(jié)構(gòu)，其特征在于其包括一共同承載器；多個芯片封裝體，堆疊在該共同承載器上，并與該共同承載器電性連接，每一該些芯片封裝體包括一封裝基板，包括一核心層與配置在該核心層上的一圖案化線路層，其中該核心層具有一第一貫孔與多個第二貫孔，且該第一貫孔與該些第二貫孔分別暴露出部分該圖案化線路層；一芯片，配置在該第一貫孔內(nèi)，并與該圖案化線路層電性連接；一封裝膠體，配置在該第一貫孔內(nèi)，以將該芯片固著在該封裝基板內(nèi)；以及多個外部連接端子，分別配置在該些第二貫孔內(nèi)，而每一該些外部連接端子經(jīng)由該圖案化線路層電性連接至該芯片，且每一該些芯片封裝體經(jīng)由對應(yīng)的該些外部連接端子電性連接至該共同承載器或另一該些芯片封裝體。
6.根據(jù)權(quán)利要求5所述的堆疊型芯片封裝結(jié)構(gòu)，其特征在于其中所述的共同承載器包括電路板或?qū)Ь€架。
7.一種芯片封裝體的制造方法，其特征在于其包括提供一芯片與一封裝基板，其中該封裝基板包括一核心層與配置在該核心層上的一圖案化線路層，而在該核心層內(nèi)已形成一第一貫孔與多個第二貫孔，且該第一貫孔與該些第二貫孔分別暴露出部分該圖案化線路層；將該芯片配置在該第一貫孔內(nèi)，以使該芯片與該圖案化線路層電性連接；以及在該第一貫孔內(nèi)形成一封裝膠體，以將該芯片固著在該封裝基板內(nèi)。
8.根據(jù)權(quán)利要求7所述的芯片封裝體的制造方法，其特征在于其更包括在該些第二貫孔內(nèi)形成多個外部連接端子，且每一該些外部連接端子經(jīng)由該圖案化線路層電性連接至該芯片。
9.根據(jù)權(quán)利要求7所述的芯片封裝體的制造方法，其特征在于其更包括在該芯片與該圖案化線路層之間形成多個凸塊，且該芯片經(jīng)由該些凸塊電性連接至該圖案化線路層。
10.根據(jù)權(quán)利要求7所述的芯片封裝體的制造方法，其特征在于其更包括形成多條導(dǎo)線，且該些導(dǎo)線連接該芯片與該圖案化線路層之間。
全文摘要
本發(fā)明是有關(guān)于一種堆疊型芯片封裝結(jié)構(gòu)、芯片封裝體及其制造方法。該芯片封裝體，其包括一封裝基板、一芯片與一封裝膠體。其中，封裝基板包括一核心層與配置于核心層上的一圖案化線路層。核心層具有一第一貫孔與多個第二貫孔，其中第一貫孔與這些第二貫孔分別暴露出部分圖案化線路層。芯片配置于第一貫孔內(nèi)，并與圖案化線路層電性連接。封裝膠體配置于第一貫孔內(nèi)，以將芯片固著于封裝基板內(nèi)?；谏鲜?，本發(fā)明的芯片封裝體的厚度能夠變薄。此外，本發(fā)明亦提出一種堆疊型芯片封裝結(jié)構(gòu)與芯片封裝體的制造方法。
文檔編號H01L25/00GK1929120SQ20051010250
公開日2007年3月14日 申請日期2005年9月8日 優(yōu)先權(quán)日2005年9月8日
發(fā)明者潘玉堂, 周世文, 吳政庭, 邱士峰 申請人:南茂科技股份有限公司, 百慕達(dá)南茂科技股份有限公司