專利名稱：半導(dǎo)體引線框及電鍍方法，有半導(dǎo)體引線框的半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本申請涉及使用錫的半導(dǎo)體引線框，其中通過減小粒徑而減少了晶須的形成。本申請還涉及具有引線框的半導(dǎo)體封裝以及電鍍引線框的方法。
背景技術(shù)：
傳統(tǒng)上，半導(dǎo)體引線框是半導(dǎo)體封裝的核心部件，其將半導(dǎo)體封裝的內(nèi)部部件連接到外部端子。通過沖壓工藝或者蝕刻工藝，半導(dǎo)體引線框被形成為各種形狀和結(jié)構(gòu)，用于與其它部件比如半導(dǎo)體芯片一起形成半導(dǎo)體封裝。
半導(dǎo)體引線框包括晶片托盤(die pad)，在上面安裝半導(dǎo)體芯片。晶片托盤形成在襯底的中央，晶片托盤的四角由托盤連接條(tie bar)支承。多個內(nèi)部引線由引腳連接條(dambar)相鄰地連接。多個外部引線被設(shè)置在引腳連接條的與內(nèi)部引線相反的一側(cè)，使得在制造半導(dǎo)體封裝時，外部引線能夠連接到外部端子。另外，在內(nèi)引線的端部形成用于連接要安裝的半導(dǎo)體芯片的每一個端子的引線接合區(qū)。
因為外部引線要直接電連接到外部端子，引線框的外部引線必須是焊料可浸潤的，并且抗腐蝕，以便于與外部端子釬焊。為了獲得焊料可浸潤性，在外部引線的預(yù)定區(qū)域上鍍覆由Sn和Pb的合金組成的釬焊底層。
但是，最近，由于環(huán)境法規(guī)的限制，不能再用Pb，因此用純Sn取代了Sn-Pb合金。在半導(dǎo)體引線框上鍍覆Sn的一個問題是產(chǎn)生晶須(whisker)。晶須是長度為若干毫米、寬度為1-5微米的胡須形狀的錫單晶。由于晶須的生長，可能會發(fā)生引線框與外部端子的連接斷開，或者，由于晶須的斷裂碎片，會導(dǎo)致電子部件故障。
在美國專利No.5,393,573中公開了一種通過在Sn鍍層中注入Pb，Bi，Sb，Ti，Cu，Ag，Au和Cd離子來盡量減少晶須的方法。在美國專利公開No.2003-0226758中公開了一種通過將晶面的角度控制到5-22°來盡量減少Sn或者Sn合金鍍層中的晶須的方法。在美國專利公開No.2003-0025182中公開了一種通過控制鍍層的張力來盡量減少Sn或者Sn鍍層中的晶須的方法。另外，在美國專利公開No.20020187364中公開了一種通過形成底鍍層來盡量減少Sn鍍層中的晶須的方法。
圖1的示意示了當(dāng)在Cu形成的基底110上形成Sn鍍層120時晶須130是如何產(chǎn)生的。
見圖1，當(dāng)形成Sn鍍層120時，據(jù)信是由于內(nèi)應(yīng)力而在Cu組成的基底110上形成了晶須130。在室溫下，原子穿過晶粒邊界擴(kuò)散，而不是在晶粒內(nèi)部擴(kuò)散。形成基底110的Cu原子的擴(kuò)散速度大于用鍍層的Sn原子的擴(kuò)散速度。因此，由于Cu原子優(yōu)先擴(kuò)散到鍍層的Sn晶粒邊界，在基底110和Sn鍍層之間的晶粒邊界上形成銅錫金屬間化合物Cu6Sn5。因此，晶粒邊界的體積擴(kuò)大了大約45％。結(jié)果，由于作用于晶粒的壓應(yīng)力，生長了晶須130。
傳統(tǒng)上，為了減少晶須130，已經(jīng)研究了通過退火工藝、底鍍層工藝或者重熔工藝形成擴(kuò)散阻擋層，以阻止Cu原子在室溫下向晶粒邊界的優(yōu)先擴(kuò)散；降低提供優(yōu)先擴(kuò)散路徑的晶粒邊界的比例；降低晶粒邊界的擴(kuò)散能力；降低在鍍層和基底之間的晶粒邊界上產(chǎn)生的總體壓應(yīng)力。
圖2的示意示了當(dāng)在42號合金(Fe-42％Ni)形成的基底210上形成Sn鍍層時，晶須是如何生成的。
見圖2，當(dāng)在Fe-Ni合金形成的基底210上形成Sn鍍層220時，由于在Sn鍍層220和基底210之間存在熱膨脹率的差異，生成了晶須。當(dāng)溫度循環(huán)作用于Sn鍍層220和基底210時，高溫時的壓應(yīng)力作用于Sn鍍層220和基底210之間的晶粒邊界，從而，當(dāng)連續(xù)地施加溫度循環(huán)時就生長了晶須。由于生成晶須的機制不同于Cu基底時的機制，因此傳統(tǒng)的在使用Cu基底時減少晶須的方法沒有效果。
另外，如果使用額外的工藝比如退火工藝、底鍍層工藝(underlying plating process)和重熔工藝(refiow process)來減少晶須，則總體工藝時間會增加，工藝管理復(fù)雜化，從而增加制造成本。
另外，為了使鍍層具有粗晶粒尺寸或者排列整齊的晶粒，需要嚴(yán)格地控制工藝條件。
傳統(tǒng)上，為了實現(xiàn)10微米厚的鍍層，必須以20安培每平方分米(ASD)電鍍60秒。但是，在預(yù)鍍Sn的引線框的情況下，要滿足該電鍍條件，電鍍設(shè)備的總體長度必須較大，或者電鍍速度必須是一般的傳統(tǒng)電鍍速度的一半。
發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體引線框(lead frame)，其中，通過使用高速噴嘴施加高電流密度減小晶粒尺寸，從而縮短電鍍時間，使形成的晶須最少。本發(fā)明還提供了具有所述半導(dǎo)體引線框的半導(dǎo)體封裝，以及半導(dǎo)體引線框的電鍍方法。
根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體引線框，包括由Fe-Ni合金(42號合金)形成的基底，以及鍍在該基底上的晶粒尺寸小于1微米的鍍層。
所述鍍層可以是Sn層和/或Sn合金層，Sn合金層包括選自Ag、Bi、Cu和Zn中的至少一種金屬。
根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體封裝，包括半導(dǎo)體芯片；分別電連接到該半導(dǎo)體芯片的端子的多個引線；連接到外部端子并連接到所述引線的多個外部連接引線；封閉所述半導(dǎo)體芯片、引線和外部連接引線的一部分的模塑樹脂；以及至少鍍在所述外部連接引線的暴露表面上的、晶粒尺寸小于1微米的鍍層。
所述引線和外部連接引線可以由Fe-Ni合金形成，所述鍍層可以是Sn層和/或Sn合金層。
根據(jù)本發(fā)明的一個方面，提供了一種鍍覆半導(dǎo)體引線框的方法，包括準(zhǔn)備由Fe-Ni合金(42號合金)形成的基底；在該基底的外表面上形成晶粒尺寸小于1微米的Sn和/或Sn合金鍍層。
所述Sn或者Sn合金鍍層可以使用施加至少30ASD的電流密度的電鍍方法形成。
所述鍍層可以通過使用高速噴嘴在基底上噴灑電鍍液來形成。
根據(jù)本發(fā)明的一個方面，提供了一種鍍覆半導(dǎo)體引線框的方法，包括準(zhǔn)備由Fe-Ni合金(42號合金)形成的基底；在該基底的表面上部分地鍍覆晶粒尺寸小于1微米的Sn和/或Sn合金鍍層；并通過沖洗上面形成了鍍層的基底來完成電鍍。
根據(jù)本發(fā)明的一個方面，提供了一種鍍覆半導(dǎo)體引線框的方法，包括準(zhǔn)備由Fe-Ni合金(42號合金)形成的基底；在該基底的整個表面上鍍覆Sn刮平層(striking layer)；在該基底的表面上部分地鍍覆晶粒尺寸小于1微米的Sn和/或Sn合金鍍層；剝除不需要被鍍覆的區(qū)域上形成的鍍層；并通過沖洗上面形成了鍍層的基底來完成電鍍。
通過參照附圖詳細(xì)描述本發(fā)明的實施例，可以更加清楚本發(fā)明的上述以及其它特征和優(yōu)點。附圖中圖1的示意示了當(dāng)在Cu形成的基底上形成Sn鍍層時晶須是如何生成的；圖2的示意示了當(dāng)在42號合金(Fe-42％Ni)形成的基底上形成Sn鍍層時晶須是如何生成的；圖3是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體引線框的頂視圖；圖4是使用圖3所示的半導(dǎo)體引線框的半導(dǎo)體封裝的剖面圖；圖5是能夠消除當(dāng)在Fe-Ni合金形成的基底上形成Sn鍍層時在晶粒邊界上發(fā)生的壓應(yīng)力的設(shè)備的示意圖；圖6是圖5中生長的晶須的照片。
具體實施例方式
下面結(jié)合圖示了本發(fā)明的實施例的附圖更充分地描述本發(fā)明。
圖3是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體引線框300的頂視圖。
見圖3，半導(dǎo)體引線框300包括上面安裝半導(dǎo)體芯片的晶片托盤302。晶片托盤302設(shè)置在板301的中央，晶片托盤302的四角由托盤連接條303支承。
多個引線304設(shè)置在晶片托盤302的邊緣上。引線304相鄰地連接到引線連接條305。在引線304的邊緣上形成在隨后的工藝中要連接到要安裝的半導(dǎo)體芯片的端子上的引線接合區(qū)。外部連接引線306形成在引線連接條305的與引線304相反的側(cè)面，使得當(dāng)將半導(dǎo)體引線框300安裝到半導(dǎo)體封裝上時，引線304連接到外部端子。
當(dāng)完成半導(dǎo)體封裝的制造時，托盤連接條303和引線連接條305被去除。
圖4是使用圖3的半導(dǎo)體引線框300的半導(dǎo)體封裝400的剖面圖。
見圖4，使用粘合件401將半導(dǎo)體芯片402連接到芯片托盤302。引線304通過通過金屬線404被引線接合到半導(dǎo)體芯片402的焊接區(qū)403。外部連接引線306電連接到外部電路的端子。通過使用模塑樹脂405模塑，半導(dǎo)體芯片402和引線304形成半導(dǎo)體封裝400。
在引線304的端部形成Ag鍍層406，以提高半導(dǎo)體芯片402和引線304之間的引線接合能力。另外，在外部連接引線306的表面的預(yù)定區(qū)域上形成Sn鍍層407，以增加外部連接引線306與外部基底的焊接可浸潤性。
Sn鍍層407可以由純Sn和/或Sn合金形成，在所述合金中添加了重量比小于5％的諸如Ag，Bi，Cu或Zn等金屬。
鍍覆方法可以是預(yù)鍍框(pre-plated frame(PPF))方法在制造半導(dǎo)體封裝之前，在半導(dǎo)體引線框的表面上預(yù)鍍具有高焊接浸潤性的材料。當(dāng)使用PPF方法在基底上形成鍍層時，單次工藝就足以形成用于引線接合和基底上的安裝的鍍層。
一種雙調(diào)預(yù)鍍框方法(two tone pre-plated frame)是使用不同的金屬獨立地鍍覆對應(yīng)于引線304的部分和對應(yīng)于引線框的基底的外部連接引線306的部分。在雙調(diào)預(yù)鍍框方法中，在用于引線框的基底的表面上形成Ag鍍層406，在外部連接引線306的表面上形成Sn鍍層407。相應(yīng)地，可以使用由Fe-Ni合金(42號合金)形成的半導(dǎo)體引線框300(見圖3)，從而拓寬可以使用的材料的范圍。
具有上述結(jié)構(gòu)的半導(dǎo)體封裝400的制造工藝包括半導(dǎo)體芯片連接工藝、引線接合工藝和模塑工藝。
半導(dǎo)體芯片連接工藝是將半導(dǎo)體芯片402附著到半導(dǎo)體引線框300的晶片托盤302上的工藝。引線接合工藝是通過接合金線或者鋁線將半導(dǎo)體芯片402的端子連接到半導(dǎo)體引線框300的引線304的工藝。模塑工藝是用絕緣體405比如EMC樹脂密封半導(dǎo)體芯片402、金屬線404和引線304的工藝。
為了改善半導(dǎo)體芯片402的粘附力以及引線304的引線接合的特性，在晶片托盤302和引線304上形成由具有預(yù)定特性的金屬比如Ag組成的鍍層406。
在模塑工藝之后，在外部連接引線306的表面上形成由Sn和/或Sn合金組成的鍍層407，以改善當(dāng)暴露于模塑部分之外的外部連接引線306被安裝到基底上時外部連接引線306的焊接可浸潤性。
本發(fā)明的一個特征是，當(dāng)使用由Fe-Ni合金(42號合金)組成的基底時，將晶粒尺寸最小化，以使形成的晶須最少。Fe-Ni合金(42號合金)是按重量包括42％的Ni和58％的Fe，以及少量的其它成分的合金。
圖5是當(dāng)在由Fe-Ni合金形成的基底上形成Sn鍍層時，能夠消除晶粒邊界上的壓應(yīng)力的設(shè)備的示意圖。
見圖5，由于Sn向Fe-Ni合金(42號合金)組成的基底中擴(kuò)散的速度大于Fe-Ni合金(42號合金)向Sn鍍層407中的擴(kuò)散速度，在室溫下不會由于擴(kuò)散而生長晶須。因此，晶粒邊界的比例不影響在室溫下由于擴(kuò)散而發(fā)生的晶須生長。
但是，當(dāng)對Sn鍍層407和由Fe-Ni合金(42號合金)形成的基底施以溫度循環(huán)時，由于Sn的熱膨脹系數(shù)大于Fe-Ni合金(42號合金)的熱膨脹系數(shù)，Sn更易于在較高溫度下膨脹。因此，Sn鍍層407經(jīng)受壓應(yīng)力。由于晶粒邊界的結(jié)構(gòu)不均一，與晶粒內(nèi)部相比，在晶粒邊界上更容易發(fā)生擴(kuò)散或者變形。相應(yīng)地，在晶粒邊界上一部分壓應(yīng)力可以被緩解，晶粒邊界的比例越高，也就是晶粒尺寸越小，則該效果越大。
另外，見圖6，當(dāng)施加溫度循環(huán)時，由于Sn鍍層407和由Fe-Ni合金(42號合金)形成的基底之間的熱膨脹系數(shù)差導(dǎo)致的壓應(yīng)力，在Sn鍍層407中生長晶須。同時，可以看到沿著晶粒邊界發(fā)生破裂。
為了繼續(xù)晶須生長，必須連續(xù)供應(yīng)錫原子。但是，隨著晶須的生長，由于Sn鍍層407中的錫原子有限，錫原子源被消耗，晶須的生長最終停止。
如果晶粒尺寸較小，當(dāng)由于溫度循環(huán)產(chǎn)生破裂時，破裂點會增長。破裂點的增長指示了當(dāng)施加溫度循環(huán)時晶須可以生長的極限，因為供應(yīng)Sn離子的路徑在破裂點處被斷開了。結(jié)果是，晶粒尺寸的減小能夠抑制晶須的生長。
半導(dǎo)體封裝中的Sn鍍層的傳統(tǒng)晶粒尺寸是2-10微米。但是，根據(jù)本發(fā)明的一個方面，Sn鍍層407的晶粒尺寸可以小于1微米，從而減少晶須的生長。根據(jù)本發(fā)明，在由Fe-Ni合金(42號合金)形成的基底中，可以將Sn晶須的直徑控制到大約1-5微米。當(dāng)精細(xì)控制晶粒尺寸時，晶須的最大長度可以被控制到小于20微米。
通過鍍覆來減小晶粒尺寸的方法包括降低金屬離子濃度；增加添加劑的量；增加電流密度；降低溫度；降低混合比；增加極化。
在本發(fā)明中，通過增加電流密度來減小晶粒尺寸，因為，盡管其它的方法也可以減小晶粒尺寸，但是必須降低鍍覆速度。
當(dāng)電流密度大于傳統(tǒng)電流密度的兩倍時，對在溫度循環(huán)下晶須的生長的抑制有效，因為這導(dǎo)致晶粒尺寸充分減小。另外，當(dāng)鍍覆厚度均勻時，通過增加電流密度，可以減少鍍覆時間，從而提高生產(chǎn)率。鍍層的厚度正比于電流密度與電鍍時間的積。
但是，需要一種增加臨界電流密度的方法，因為，如果僅僅增加電流密度，Sn鍍層407會燒毀。增加電流密度的有效方法包括使用高速噴嘴強烈攪動電鍍液。
這樣，由于金屬離子被流暢地供應(yīng)到Fe-Ni合金(42號合金)形成的基底和Sn電鍍液之間的晶粒邊界，可以施加高電流密度。Sn預(yù)鍍引線框使用掩模，以鍍覆外部連接引線306的一部分，高速噴涂方法尤其可應(yīng)用于這種結(jié)構(gòu)。
噴涂電鍍液的速度必須大于1m/sec，電流密度必須大于30ASD。如上所述，可以向在Fe-Ni合金(42號合金)形成的基底上形成的Sn或者Sn合金鍍層407添加重量小于5％的金屬，比如Ag，Bi，Cu或者Zn。
另一種可以降低晶粒尺寸的方法是刮平電鍍方法(strikingplating method)。也就是，在從半導(dǎo)體引線框300的表面去除油污或者雜質(zhì)之后，使用從半導(dǎo)體引線框300的表面去除氧化物、氫氧化物或者腐蝕形成的化合物的連續(xù)酸洗工藝(continuous picklingprocess)，清潔半導(dǎo)體引線框300。
接下來，在5ASD在半導(dǎo)體引線框300的外部連接引線306上進(jìn)行刮平部分電鍍，進(jìn)行大約5秒種。結(jié)果，形成厚度大約0.2微米的鍍層。此時，Sn刮平電鍍液的濃度大約為20g/L，酸的濃度大約為80ml/L，初始濃度大約為40ml/L，諸如光亮劑等添加劑的濃度大約為30ml/L，諸如抗氧化劑等添加劑的濃度大約為5ml/L。
在完成局部刮平電鍍之后，在半導(dǎo)體引線框300的外部連接引線306上形成Sn鍍層407的部分鍍層。此時，在50ASD進(jìn)行Sn電鍍25秒，然后，就獲得了厚度為10微米的鍍層。另外，用于形成Sn鍍層407的電鍍液是錫電鍍液或者錫合金電鍍液，其中添加了重量小于5％的Ag，Bi，Cu或者Zn。
在錫電鍍液中，當(dāng)電鍍金屬離子時用于形成層的金屬離子的濃度大約為60ml/L，溶解金屬離子并為電鍍液提供導(dǎo)電性的酸的濃度大約為60ml/L，諸如光亮劑等添加劑的濃度為40ml/L，諸如抗氧化劑等添加劑的濃度約為10ml/L。
接下來，在中和之后沖洗和干燥半導(dǎo)體引線框300。
當(dāng)對外部連接引線306的整個表面進(jìn)行刮平電鍍以避免使用復(fù)雜的設(shè)備時，可以在外部連接引線306上形成局部Sn鍍層407之后使用稀釋的硝酸剝離Sn鍍層407的鍍在外部連接引線306之外的表面上的部分。此時，工藝順序是除脂→酸洗→在整個表面上進(jìn)行Sn鍍層407的刮平鍍→Sn局部電鍍→剝離→中和→沖洗和干燥。
在本說明書中，說明了預(yù)鍍引線框方法。但是，在半導(dǎo)體封裝工藝中可以使用預(yù)鍍引線框方法電鍍半導(dǎo)體封裝的外部連接引線，以提供具有細(xì)晶粒的外部連接，從而使晶須的形成最少。
如上所述，本發(fā)明的半導(dǎo)體引線框、具有半導(dǎo)體引線框的半導(dǎo)體封裝以及電鍍半導(dǎo)體引線框的方法可以提供如下優(yōu)點首先，通過在由Fe-Ni合金(42號合金)形成的基底上電鍍Sn時使Sn的晶粒尺寸最小化，可以抑制晶須的生長。
第二，當(dāng)在由Fe-Ni合金(42號合金)形成的基底上形成Sn鍍層時，通過抑制晶須的生長，可以防止由于晶須的斷裂而使引線框與外部端子斷開或者使半導(dǎo)體部件出現(xiàn)故障。
第三，可以使用高電流密度在由Fe-Ni合金(42號合金)形成的基底上形成Sn鍍層，這可以縮短電鍍時間，從而提高生產(chǎn)率。
第四，通過使用高速噴嘴強力攪動電鍍液，可以防止形成在由Fe-Ni合金(42號合金)形成的基底上的鍍層的燒毀。
盡管上面結(jié)合實施例具體圖示和描述了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員理解，可以在所附權(quán)利要求限定的本發(fā)明的實質(zhì)范圍內(nèi)作出各種形式上和細(xì)節(jié)上的變化。
權(quán)利要求
1.一種半導(dǎo)體引線框，包括Fe-Ni合金(42號合金)基底；以及鍍在該基底上的晶粒尺寸小于1微米的層。
2.如權(quán)利要求1所述的半導(dǎo)體引線框，其中所述鍍層是Sn層。
3.如權(quán)利要求1所述的半導(dǎo)體引線框，其中所述鍍層是Sn合金層。
4.如權(quán)利要求3所述的半導(dǎo)體引線框，其中，所述Sn合金層包括選自Ag、Bi、Cu和Zn中的至少一種金屬。
5.如權(quán)利要求4所述的半導(dǎo)體引線框，其中，所述Sn合金層包括重量小于5％的選自Ag、Bi、Cu和Zn中的所述金屬。
6.一種半導(dǎo)體封裝，包括具有多個端子的半導(dǎo)體芯片；電連接到該半導(dǎo)體芯片的端子的多個引線；連接到外部端子并連接到所述引線的多個外部連接引線；封閉所述半導(dǎo)體芯片、引線和外部連接引線的一部分的模塑樹脂；以及至少鍍在所述外部連接引線的暴露表面上的、晶粒尺寸小于1微米的鍍層。
7.如權(quán)利要求6所述的半導(dǎo)體封裝，其中，所述引線和外部連接引線由Fe-Ni合金形成。
8.如權(quán)利要求6所述的半導(dǎo)體封裝，其中所述鍍層是Sn層。
9.如權(quán)利要求6所述的半導(dǎo)體封裝，其中所述鍍層是Sn合金層。
10.如權(quán)利要求9所述的半導(dǎo)體封裝，其中，所述Sn合金層包括選自Ag、Bi、Cu和Zn中的至少一種金屬。
11.如權(quán)利要求10所述的半導(dǎo)體封裝，其中，所述Sn合金層包括重量小于5％的選自Ag、Bi、Cu和Zn中的金屬。
12.如權(quán)利要求6所述的半導(dǎo)體封裝，還包括形成在所述引線的外表面上的Ag鍍層。
13.一種鍍覆半導(dǎo)體引線框的方法，包括制備由Fe-Ni合金(42號合金)形成的基底；以及在該基底的外表面上形成晶粒尺寸小于1微米的Sn鍍層或Sn合金鍍層。
14.如權(quán)利要求13所述的方法，其中，所述Sn或者Sn合金鍍層是使用施加至少30安培每平方分米(ASD)的電流密度的電鍍方法形成的。
15.如權(quán)利要求14所述的方法，其中，所述鍍層通過使用高速噴嘴在基底上噴涂電鍍液來形成。
16.如權(quán)利要求15所述的方法，其中，噴涂所述電鍍液的速度大于1m/sec。
17.一種鍍覆半導(dǎo)體引線框的方法，包括制備由Fe-Ni合金(42號合金)形成的基底；在該基底的表面上部分地鍍覆晶粒尺寸小于1微米的Sn或Sn合金鍍層；以及通過沖洗上面形成了鍍層的基底來完成電鍍。
18.如權(quán)利要求17所述的方法，還包括在該基底的表面上鍍覆Sn刮平層；以及剝除鍍層的形成在不需要被鍍覆的區(qū)域上的部分。
19.如權(quán)利要求18所述的方法，其中，所述Sn刮平層大約0.2微米厚，被鍍覆在所述半導(dǎo)體引線框的外部連接引線上。
全文摘要
本申請涉及半導(dǎo)體引線框及電鍍方法，有半導(dǎo)體引線框的半導(dǎo)體封裝。該方法包括準(zhǔn)備由Fe－Ni合金(42號合金)形成的基底，并在該基底上鍍覆晶粒尺寸小于1微米的鍍層。通過使Sn鍍層的晶粒尺寸最小化，可以抑制當(dāng)在Fe－Ni合金(42號合金)形成的基底上形成Sn鍍層時晶須的生長。
文檔編號H01L21/48GK1770440SQ20051010695
公開日2006年5月10日 申請日期2005年9月29日 優(yōu)先權(quán)日2004年10月5日
發(fā)明者崔祐碩, 金重道, 金銀熙, 李秀奉 申請人:三星Techwin株式會社