專利名稱：快閃存儲器的制造方法
技術領域：
本發(fā)明涉及一種半導體元件的制造方法，特別是涉及一種快閃存儲器的制造方法。
背景技術：
存儲器是用以儲存數(shù)據(jù)或數(shù)據(jù)的半導體元件。當計算機微處理器的功能越來越強，軟件所進行的程序與運算越來越龐大時，存儲器的需求也就越來越高。為了制造容量大且便宜的存儲器以滿足這種需求的趨勢，制作存儲器元件的技術與工藝，已成為半導體科技持續(xù)往高集成度挑戰(zhàn)的驅動力。
快閃存儲器(Flash Memory)元件由于具有可多次進行數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成為個人計算機和電子設備所廣泛采用的一種非揮發(fā)性存儲器元件。
圖1A繪示現(xiàn)有的一種快閃存儲器。此快閃存儲器設置于P型基底100上。P型基底100可區(qū)分為存儲單元區(qū)102與周邊電路區(qū)104。于存儲單元區(qū)102的P型基底100中設置有N型井區(qū)103、P型井區(qū)105、元件隔離結構106、穿隧氧化層108、導體層110、導體層112、復合柵間介電層114、導體層116、以及頂蓋層118。于周邊電路區(qū)104的P型基底中設置有P型井區(qū)104、元件隔離結構106、復合柵間介電層114、導體層116、頂蓋層118、高壓柵氧化層120、周邊柵極122、導電插塞124以及導線126。
在圖1A所示的快閃存儲器的周邊電路區(qū)104中，元件隔離結構106的制造方法是自行對準淺溝槽隔離(Self-aligned Shallow Trench Isolation，SASTI)工藝。周邊柵極122是由導體層110以及導體層112所構成。此外，導體層110、導體層112、復合柵間介電層114、導體層116以及頂蓋層118是與存儲單元區(qū)102的相同標號的各層一起形成。為了使導電插塞124與周邊柵極122電性接觸，在制作導電插塞124之前，必須先移除部分的柵間介電層114、導體層116與頂蓋層118，以暴露周邊柵極122的一部分。周邊柵極122的尺寸必須足夠大，才能符合制作導電插塞124的工藝裕度(ProcessWindow)。而且，由于周邊柵極122的材料為摻雜多晶硅，而導電插塞124的材料為鎢。因此，周邊柵極122與導電插塞124之間有很高的接觸電阻(Contact Resistance)。此現(xiàn)有技術無法滿足高集成度以及均一電性的需求。
圖1B繪示現(xiàn)有的另一種快閃存儲器的周邊電路區(qū)的示意圖。此周邊電路區(qū)設置于基底130上。于基底130上設置有隔離結構132、導體層134、柵間介電層136、導體層138、頂蓋層140、間隙壁142、導電插塞144、導線146、以及介電層148。其中，導體層134、柵間介電層136、導體層138、以及頂蓋層140構成一個柵極結構。
如圖1B所示的快閃存儲器具有尺寸微縮與工藝裕度的取舍問題。由于設置導電插塞144的目的是使導體層138與導線146電連接，并使導體層134與導體層138電連接在一起。此二目的各需要一次光刻工藝，因此需于柵極結構進行兩次光刻工藝。由于柵極結構的尺寸必須足夠大，以滿足兩次光刻蝕刻工藝的需求，因此，柵極結構的尺寸無法限縮，使此存儲器的集成度無法提升。而且在有限的柵極結構尺寸下，上述使導體層134與導體層138電連接所需進行的光刻蝕刻工藝的工藝裕度很小。

發(fā)明內容
有鑒于此，本發(fā)明的目的就是在提出一種快閃存儲器的制造方法，以解決因元件集成度提升所衍生的問題。
本發(fā)明的再一目的是提供一種快閃存儲器的制造方法，以降低導電插塞與柵極結構的接觸電阻。
本發(fā)明提出一種快閃存儲器的制造方法，此方法為先提供基底，此基底可區(qū)分為存儲單元區(qū)與周邊電路區(qū)。然后于基底上形成已圖案化的介電層與第一導體層，此第一導體層位于此介電層上。之后，利用介電層與第一導體層的圖形，于基底中形成多個元件隔離結構。接著，于存儲單元區(qū)的基底上形成多個條狀的第二導體層并于周邊電路區(qū)的基底上形成第三導體層。第二導體層設置于元件隔離結構之間，且這些第二導體層彼此分離。然后，于基底上形成一層柵間介電層。之后，于柵間介電層上形成一層第四導體層。繼之，移除周邊電路區(qū)的第四導體層與柵間介電層。接著，于基底上形成一層第五導體層。之后，于第五導體層上形成一層頂蓋層。然后，圖案化存儲單元區(qū)的頂蓋層、第五導體層、第四導體層、柵間介電層、第二導體層、第一導體層以形成多個存儲單元，并圖案化周邊電路區(qū)的頂蓋層、第五導體層、第四導體層、第三導體層、第一導體層以形成一個柵極結構。最后，于周邊電路區(qū)的柵極結構上形成電連接第五導體層的導線。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中第一導體層上還形成有已圖案化的掩模層。利用掩模層、介電層與第一導體層的圖形，于基底中形成多個元件隔離結構的步驟為首先移除介電層、第一導體層與掩模層所暴露的部分基底，以于基底中形成多個溝槽。然后于基底上形成一層絕緣材料層，此絕緣材料層填滿溝槽。接著，移除部分絕緣材料層，直到暴露掩模層。之后移除此掩模層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中第一導體層、第二導體層、第三導體層，以及第四導體層的材料例如為摻雜多晶硅。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中第五導體層的材料例如為多晶硅化金屬，其中多晶硅化金屬包括一層摻雜多晶硅層與一層硅化鎢層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中柵間介電層的材料例如為氧化硅/氮化硅/氧化硅層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，還包括形成一個導電插塞電連接導線與第五導體層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，還包括于存儲單元側壁與柵極結構側壁形成多個間隙壁。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，移除周邊電路區(qū)的第四導體層與柵間介電層的步驟為先于基底上形成一層圖案化光致抗蝕劑層覆蓋存儲單元區(qū)，并暴露周邊電路區(qū)。然后，移除圖案化光致抗蝕劑層所暴露的第四導體層與柵間介電層。接著，移除圖案化光致抗蝕劑層。
由于本發(fā)明所提出的制造方法于周邊電路區(qū)所形成的柵極結構無柵間介電層，柵極結構內第五導體層、第三導體層，以及第一導體層電連接，因此在形成導電插塞時，僅需對柵極結構進行一次光刻蝕刻工藝，并以第五導體層為蝕刻終點，后來形成的導電插塞即可使柵極結構與外界電連接。由于僅須對柵極結構進行一次光刻蝕刻工藝，因此導電插塞的制作具有較大的工藝空間，而使柵極結構的尺寸可設計得更小。此外，因第五導體層的材料為多晶硅化金屬，其與金屬的導電插塞的接觸電阻可大幅降低。另一方面，由于第四導體層的設置具有保護柵間介電層的作用，使上述移除圖案化光致抗蝕劑層的步驟不會對存儲單元區(qū)的柵間介電層造成損害。
本發(fā)明再提出一種快閃存儲器的制造方法，此方法為先提供基底，此基底可區(qū)分為存儲單元區(qū)與周邊電路區(qū)，此基底中已形成有多個元件隔離結構，在存儲單元區(qū)的相鄰兩元件隔離結構之間已形成有一層第一介電層與一層第一導體層，在周邊電路區(qū)的相鄰兩元件隔離結構之間已形成有一層第二介電層，且周邊電路區(qū)的基底上已形成有一層第二導體層。接著，于基底上形成一柵間介電層。然后，于柵間介電層上形成一層第三導體層。然后，移除周邊電路區(qū)的第三導體層與柵間介電層。之后，于基底上形成一層第四導體層。繼之，于第四導體層上形成一層頂蓋層。接著，圖案化存儲單元區(qū)的頂蓋層、第四導體層、第三導體層、柵間介電層、第一導體層以形成多個存儲單元，并圖案化周邊電路區(qū)的頂蓋層、第四導體層、第二導體層以形成一個柵極結構。最后，于周邊電路區(qū)的柵極結構上形成電連接第四導體層的導線。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中第一導體層、第二導體層、第三導體層的材料例如為摻雜多晶硅。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中第四導體層的材料例如為多晶硅化金屬。其中，多晶硅化金屬包括一層摻雜多晶硅層與一層硅化鎢層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，其中柵間介電層的材料例如為氧化硅/氮化硅/氧化硅層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，還包括形成一導電插塞電連接導線與第四導體層。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，還包括于些存儲單元側壁與柵極結構側壁形成多個間隙壁。
依照本發(fā)明的優(yōu)選實施例所述的快閃存儲器的制造方法，移除周邊電路區(qū)的第三導體層與柵間介電層的步驟為先于基底上形成一層圖案化光致抗蝕劑層覆蓋存儲單元區(qū)，并暴露周邊電路區(qū)。然后，移除圖案化光致抗蝕劑層所暴露的第三導體層與柵間介電層。接著，移除圖案化光致抗蝕劑層。
由于本發(fā)明所提出的制造方法于周邊電路區(qū)所形成的柵極結構無柵間介電層，柵極結構內第四導體層與第二導體層電連接，因此在形成導電插塞時，僅需對柵極結構進行一次光刻蝕刻工藝，并以第四導體層為蝕刻終點，后來形成的導電插塞即可使柵極結構與外界電連接。由于僅須對柵極結構進行一次光刻蝕刻工藝，因此導電插塞的制作具有較大的工藝空間，使柵極結構的尺寸可設計得更小。此外，因第四導體層的材料為多晶硅化金屬，其與金屬的導電插塞的接觸電阻可大幅降低。另一方面，由于第三導體層的設置具有保護柵間介電層的作用，使上述移除圖案化光致抗蝕劑層的步驟不會對存儲單元區(qū)的柵間介電層造成損害。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1A與圖1B為先前技術的快閃存儲器。
圖2A至圖2D為本發(fā)明實施例的快閃存儲器的制造流程示意圖。
圖2E為沿圖2D的剖面線I-I’與剖面線II-II’的剖面圖。
圖2F為圖2E的后續(xù)制造流程圖。
圖3A至圖3C為本發(fā)明另一實施例的快閃存儲器的制造流程示意圖。
圖3D為沿圖3C的剖面線III-III’與剖面線IV-IV’的剖面圖。
圖3E為圖3D的結構的后續(xù)工藝示意圖。
簡單符號說明100P型基底102存儲單元區(qū)103N型井區(qū)104周邊電路區(qū)105P型井區(qū)106元件隔離結構108穿隧氧化層110、112、116導體層114柵間介電層118頂蓋層120高壓柵氧化層122周邊柵極
124導電插塞126導線130基底132隔離結構134、138導體層136柵間介電層140頂蓋層142間隙壁144導電插塞146導線148介電層200基底202存儲單元區(qū)204周邊電路區(qū)206開口208掩模層210、210a、218、218a、220、220a、220b、224、224a、226、226a、226b導體層212介電層214溝槽216元件隔離結構222、222a柵間介電層228、228a、228b頂蓋層230存儲單元232柵極結構234源極/漏極區(qū)236間隙壁238層間介電層240接觸窗開口242導電插塞244導線
300基底302存儲單元區(qū)304周邊電路區(qū)306元件隔離結構308介電層310、310a、314、314b、318、318a、320、320a、320b導體層312介電層316、316a柵間介電層322、322a、322b頂蓋層324存儲單元326柵極結構328源極/漏極區(qū)330間隙壁332層間介電層334接觸窗開口336導電插塞338導線340接觸窗開口342導電插塞344導線I-I’、II-II’、III-III’、IV-IV’剖面線、區(qū)域具體實施方式
第一實施例圖2A至圖2F繪示本發(fā)明優(yōu)選實施例的一種快閃存儲器的制造流程圖。其中，圖2E與圖2F屬于同一制造流程步驟，而且圖2E為沿圖2D的剖面線I-I’與剖面線II-II’所繪示的剖面圖。圖2F為圖2E的后續(xù)制造流程圖。
請參照圖2A，首先，提供基底200?；?00可區(qū)分為存儲單元區(qū)202與周邊電路區(qū)204。接著，依序于基底200上形成一層介電材料層(未繪示)、一層導體材料層(未繪示)，以及一層掩模層(未繪示)。介電材料層的材料例如為氧化硅，其形成方法例如為熱氧化法。導體材料層的材料例如為摻雜多晶硅，其形成方法例如為化學氣相沉積法，并于沉積過程同時注入摻雜氣體如磷化氫(PH3)。掩模層的材料例如為氮化硅，其形成方法例如為化學氣相沉積法。之后，圖案化掩模層、導體材料層以及介電材料層以形成掩模層208、導體層210以及介電層212。在掩模層208、導體層210以及介電層212中具有暴露出基底200的多個開口206。介電層212可作為一穿隧介電層。另外，圖案化各膜層的方法例如是光刻蝕刻技術。
接著，請參照圖2B，移除此些開口206所暴露的部分基底200，以于基底200中形成多個溝槽214。溝槽214的形成方法例如為干式蝕刻技術。然后，于基底200上形成一層絕緣材料層(未繪示)，此絕緣材料層填滿溝槽214。此絕緣材料層的材料例如是氧化硅。絕緣材料層的形成方法例如為化學氣相沉積法。繼之，移除部分該絕緣材料層，直到暴露出掩模層208表面。移除部分該絕緣材料層的方法例如是化學機械研磨(CMP)法，例如是以掩模層208為研磨終止層。之后，移除掩模層208。掩模層208的移除方法例如為等離子體干式蝕刻技術。因為經過了以上步驟，所以于基底200中形成了多個元件隔離結構216，且相鄰兩元件隔離結構216之間留下了一層介電層212與一層導體層210。
然后，請參照圖2C，于該存儲單元區(qū)202的基底200上形成多個條狀的導體層218，并于周邊電路區(qū)204的基底200上形成一層導體層220。導體層218設置于該些元件隔離結構216之間，且導體層218彼此分離。導體層220與導體層218的材料例如為摻雜多晶硅，其形成方式例如先以硅甲烷(SiH4)與磷化氫(PH3)為反應氣體進行一化學氣相沉積，以形成一層導體材料層，再以光刻蝕刻技術移除部分該導體材料層。接著，于基底200上形成一層柵間介電層222，此柵間介電層222例如為復合介電層，復合介電層的材料例如是氧化硅/氮化硅/氧化硅。其中，氧化硅的形成方法例如為熱氧化法與化學氣相沉積法，而氮化硅的形成方法例如為化學氣相沉積法。為保護柵間介電層222，于柵間介電層222上形成一層導體層224，導體層224的材料例如為摻雜多晶硅，摻雜多晶硅的形成方法與前述摻雜多晶硅的形成方法相同。
繼之，請參照圖2D，于基底200上形成一圖案化光致抗蝕劑層(未繪示)覆蓋存儲單元區(qū)202，并暴露周邊電路區(qū)204。然后，移除此圖案化光致抗蝕劑層所暴露的周邊電路區(qū)204的導體層224與柵間介電層222。移除的方法例如是對導體層224與柵間介電層222進行一干式蝕刻工藝。接著，移除此圖案化光致抗蝕劑層。移除圖案化光致抗蝕劑層的方法例如對基底200進行一個灰化(Ashing)工藝，此灰化工藝的反應物例如為干式的氧氣等離子體搭配H2SO4+H2O2溶液。值得注意的是，由于設置有導體層224，因此灰化工藝不會損傷存儲單元區(qū)202的柵間介電層222。之后，于基底200上形成一層導體層226，導體層226的材料例如為多晶硅化金屬，此多晶硅化金屬可包括一層摻雜多晶硅層與一層硅化鎢層。摻雜多晶硅層的形成方法可與前述摻雜多晶硅的形成方法相同。硅化鎢層的形成方法例如為以六氟化鎢(WF6)與硅甲烷為反應物的化學氣相沉積法。接著，于導體層226上形成一頂蓋層228，此頂蓋層228的材料例如為氮化硅。
接著，為方便說明以下工藝，須以不同于圖2A至圖2D的另一角度觀察此工藝，請參照圖2E。圖2E為沿圖2D的剖面線I-I’與剖面線II-II’的剖面圖，其中區(qū)域I-I’為沿圖2D的剖面線I-I’所繪示的剖面圖，而區(qū)域II-II’為沿圖2D的剖面線II-II’所繪示的剖面圖。
接著，請參照圖2F，圖案化區(qū)域I-I’的結構的頂蓋層228、導體層226、導體層224、柵間介電層222、導體層218以及導體層210，以形成由頂蓋層228a、導體層226a、導體層224a、柵間介電層222a、導體層218a以及導體層210a及介電層212所構成的存儲單元230。圖案化區(qū)域II-II’的頂蓋層228、導體層226以及導體層220，以形成由頂蓋層228b、導體層226b以及導體層220b所構成的一個柵極結構232。
之后，于區(qū)域I-I’的基底200的暴露部分形成源極/漏極區(qū)234，其形成方法例如為離子注入法。然后，于基底200上形成一層氧化硅或氮化硅(未繪示)，其形成方法例如為化學氣相沉積法，然后進行一各向異性蝕刻，以于存儲單元230的側壁與柵極結構232的側壁形成多個間隙壁236。接著，在基底200上形成一層層間介電層238，此層間介電層238的材料例如為硼磷硅玻璃。
然后，于區(qū)域II-II’中，圖案化頂蓋層228b以及覆蓋于頂蓋層228之上的層間介電層238，以形成一接觸窗開口240，至少暴露出導體層226b。之后，在接觸窗開口240中形成一導電插塞242。導電插塞242的形成方法例如先在基底200表面濺射一層鈦/氮化鈦所構成的阻障層，再以化學氣相沉積法沉積一層鎢于阻障層之上，繼之，進行一回蝕刻，以去除接觸窗開口240以外的鎢。然后，于基底200上形成一導線244以電連接導電插塞242。導線244的形成方法例如為鋁的金屬化工藝(Metallization)。導體層226b通過導電插塞242電連接導線244，再通過導線244電連接外界。
值得注意的是，本發(fā)明所提出的快閃存儲器的制造方法至少具有以下優(yōu)點1.因為周邊電路區(qū)的柵間介電層已事先移除，使得周邊電路區(qū)的柵極結構的各導體層互相電連接，所以形成的導電插塞不須具有使各導體層電連接的功能。因此，導電插塞的工藝僅須考慮導線與導體層的電連接，使工藝裕度較大，因而可將柵極結構的尺寸設計縮小，以提升存儲器元件的集成度。
2.由于形成有導體層224，此導體層224具有保護存儲單元區(qū)202的柵間介電層222的功能，使柵間介電層222在后續(xù)的工藝中不致遭受損害。
3.在柵極結構232中，因為導體層226b的材料為多晶硅化金屬，所以導體層226b與導電插塞242的接觸電阻很低，有助于柵極結構232的電性控制。
第二實施例圖3A至圖3E繪示本發(fā)明優(yōu)選實施例的一種快閃存儲器的制造流程圖。其中，圖3C與圖3D屬于同一制造流程步驟，而且圖3D為沿圖3C的剖面線I-I’與剖面線II-II’所繪示的剖面圖。圖3E為圖3D的后續(xù)制造流程圖。
請參照圖3A，首先，提供基底300?；?00可區(qū)分為存儲單元區(qū)302與周邊電路區(qū)304?；?00中已形成有多個元件隔離結構306。在存儲單元區(qū)302的相鄰兩元件隔離結構306之間形成有一層介電層308與配置于介電層308之上的一層導體層310。在周邊電路區(qū)304的相鄰兩元件隔離結構306之間已形成有一層介電層312，且在周邊電路區(qū)304的基底300上形成有一層導體層314。
然后，請參照圖3B，于基底300上形成一柵間介電層316，此柵間介電層316的材料例如為復合介電層，復合介電層的材料例如是氧化硅/氮化硅/氧化硅。氧化硅的形成方法例如為熱氧化法與化學氣相沉積法，而氮化硅的形成方法例如為化學氣相沉積法。為保護柵間介電層316，于柵間介電層316上形成一導體層318，導體層318的材料例如為摻雜多晶硅，其形成方法例如先以硅甲烷(SiH4)與磷化氫(PH3)為反應氣體進行一化學氣相沉積工藝以形成一層導體材料層，再以光刻蝕刻技術移除部分導體材料層。
之后，請參照圖3C，移除周邊電路區(qū)304的導體層318與柵間介電層316。其中，移除的方法先于基底300上形成一圖案化光致抗蝕劑層(未繪示)以覆蓋存儲單元區(qū)302，并暴露周邊電路區(qū)304，然后，移除圖案化光致抗蝕劑層所暴露的導體層318與柵間介電層316。移除的方法例如是對導體層318與柵間介電層316進行一干式蝕刻工藝。接著，移除此圖案化光致抗蝕劑層。移除圖案化光致抗蝕劑層的方法例如對基底300進行一個灰化工藝。值得注意的是，由于設置有導體層318，因此灰化工藝不會損傷存儲單元區(qū)302的柵間介電層316。繼之，于基底300上形成一層導體層320，導體層320的材料例如為多晶硅化金屬，此多晶硅化金屬可包括一層摻雜多晶硅層與一層硅化鎢層。摻雜多晶硅層的形成方法可與前述摻雜多晶硅的形成方法相同。而硅化鎢層的形成方法例如為以六氟化鎢(WF6)與硅甲烷為反應物的化學氣相沉積法。接著，于導體層320上形成一層頂蓋層322，此頂蓋層322的材料例如為氮化硅。
接著，為方便說明以下工藝，須以不同于圖3A至圖3C的另一角度觀察此工藝，請參照圖3D。圖3D為圖3C中沿剖面線III-III’與剖面線IV-IV’的剖面圖，其中，區(qū)域III-III’為沿圖3C的剖面線III-III’所繪示的剖面圖，而區(qū)域IV-IV’為沿圖3C的剖面線IV-IV’所繪示的剖面圖。接著，請參照圖3E，圖案化區(qū)域III-III’的頂蓋層322、導體層320、導體層318、柵間介電層316以及導體層310，以形成由頂蓋層322a、導體層320a、導體層318a、柵間介電層316a、導體層310a與介電層308所構成的存儲單元324。圖案化區(qū)域IV-IV’的頂蓋層322、導體層320以及導體層314，以形成由頂蓋層322b、導體層320b以及導體層314b所構成的柵極結構326。
之后，請繼續(xù)參照圖3E，于區(qū)域III-III’的基底300的暴露部分形成源極/漏極區(qū)328，其形成方法例如為離子注入法。然后，于基底300上例如以化學氣相沉積法形成一層氧化硅或氮化硅(未繪示)，然后進行一各向異性蝕刻(Anisotropic Etch)，以于存儲單元324的側壁與柵極結構326的側壁形成多個間隙壁330。
接著，請繼續(xù)參照圖3E，在基底300上形成一層層間介電層332，此層間介電層332的材料例如為硼磷硅玻璃(Boro-phospho-silicate glass，或BPSG)。然后，于區(qū)域IV-IV’中，圖案化頂蓋層322b以及覆蓋于頂蓋層322b之上的層間介電層332，以形成一接觸窗開口334，接觸窗開口334至少暴露出導體層320b。之后，在接觸窗開口334中形成一導電插塞336。導電插塞336的形成方法例如先在基底300表面濺射一層鈦/氮化鈦所構成的阻障層，再以化學氣相沉積法沉積一層鎢于阻障層之上，繼之，進行一回蝕刻，以去除接觸窗開口334以外的鎢。然后，于基底300上形成導線338以電連接導電插塞336。導線338的形成方法例如為鋁的金屬化工藝。其中，導體層320b通過導電插塞336電連接導線338，再通過導線338電連接外界。
值得注意的是，本發(fā)明所提出的快閃存儲器的制造方法至少具有以下優(yōu)點1.因為周邊電路區(qū)的柵間介電層已事先移除，使得周邊電路區(qū)的柵極結構的各導體層互相電連接，所以形成的導電插塞不須具有使各導體層電連接的功能。因此，導電插塞的工藝僅須考慮導線與導體層的電連接，使工藝裕度較大，因而可將柵極結構的尺寸設計縮小，以提升存儲器元件的集成度。
2.由于形成有導體層318，此導體層318具有保護存儲單元區(qū)302的柵間介電層316的功能，使柵間介電層316在后續(xù)的工藝中不致遭受損害。
3.在柵極結構326中，因為導體層320b的材料為多晶硅化金屬，所以導體層320b與導電插塞336的接觸電阻(Contact Resistance)很低，有助于柵極結構326的電性控制。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種快閃存儲器的制造方法，包括提供一基底，該基底可區(qū)分為一存儲單元區(qū)與一周邊電路區(qū)；于該基底上形成已圖案化的一介電層與一第一導體層，該第一導體層位于該介電層上；利用該介電層與該第一導體層的圖形，于基底中形成多個元件隔離結構；于該存儲單元區(qū)的該基底上形成多個條狀的第二導體層并于該周邊電路區(qū)的該基底上形成一第三導體層，該些第二導體層設置于該些元件隔離結構之間，且該些第二導體層彼此分離；于該基底上形成一柵間介電層；于該柵間介電層上形成一第四導體層；移除該周邊電路區(qū)的該第四導體層與該柵間介電層；于該基底上形成一第五導體層；于該第五導體層上形成一頂蓋層；圖案化該存儲單元區(qū)的該頂蓋層、該第五導體層、該第四導體層、該柵間介電層、該第二導體層、該第一導體層以形成多個存儲單元，并圖案化該周邊電路區(qū)的該頂蓋層、該第五導體層、該第四導體層、該第三導體層、該第一導體層以形成一柵極結構；以及于該周邊電路區(qū)的該柵極結構上形成電連接該第五導體層的一導線。
2.如權利要求1所述的快閃存儲器的制造方法，其中該第一導體層上還形成有已圖案化的一掩模層，利用該掩模層、該介電層與該第一導體層的圖形，于基底中形成多個元件隔離結構的步驟包括移除該介電層、該第一導體層與該掩模層所暴露的部分該基底，以于該基底中形成多個溝槽；于該基底上形成一絕緣材料層，該絕緣材料層填滿該些溝槽；移除部分該絕緣材料層，直到暴露該掩模層；以及移除該掩模層。
3.如權利要求1所述的快閃存儲器的制造方法，其中該第一導體層的材料包括摻雜多晶硅。
4.如權利要求1所述的快閃存儲器的制造方法，其中該第二導體層、該第三導體層的材料包括摻雜多晶硅。
5.如權利要求1所述的快閃存儲器的制造方法，其中該第四導體層的材料包括摻雜多晶硅。
6.如權利要求1所述的快閃存儲器的制造方法，其中該第五導體層的材料包括一多晶硅化金屬。
7.如權利要求6所述的快閃存儲器的制造方法，其中該多晶硅化金屬包括一摻雜多晶硅層與一硅化鎢層。
8.如權利要求1所述的快閃存儲器的制造方法，其中該柵間介電層的材料包括氧化硅/氮化硅/氧化硅層。
9.如權利要求1所述的快閃存儲器的制造方法，還包括形成一導電插塞電連接該導線與該第五導體層。
10.如權利要求1所述的快閃存儲器的制造方法，還包括于該些存儲單元側壁與該柵極結構側壁形成多個間隙壁。
11.如權利要求1所述的快閃存儲器的制造方法，移除該周邊電路區(qū)的該第四導體層與該柵間介電層的步驟包括于該基底上形成一圖案化光致抗蝕劑層覆蓋該存儲單元區(qū)，并暴露該周邊電路區(qū)；移除該圖案化光致抗蝕劑層所暴露的該第四導體層與該柵間介電層；以及移除該圖案化光致抗蝕劑層。
12.一種快閃存儲器的制造方法，包括提供一基底，該基底可區(qū)分為一存儲單元區(qū)與一周邊電路區(qū)，該基底中已形成有多個元件隔離結構，在該存儲單元區(qū)的相鄰兩元件隔離結構之間已形成有一第一介電層與一第一導體層，在該周邊電路區(qū)的相鄰兩元件隔離結構之間已形成有一第二介電層，且該周邊電路區(qū)的該基底上已形成有一第二導體層；于該基底上形成一柵間介電層；于該柵間介電層上形成一第三導體層；移除該周邊電路區(qū)的該第三導體層與該柵間介電層；于該基底上形成一第四導體層；于該第四導體層上形成一頂蓋層；圖案化該存儲單元區(qū)的該頂蓋層、該第四導體層、該第三導體層、該柵間介電層、該第一導體層以形成多個存儲單元，并圖案化該周邊電路區(qū)的該頂蓋層、該第四導體層、該第二導體層以形成一柵極結構；以及于該周邊電路區(qū)的該柵極結構上形成電連接該第四導體層的一導線。
13.如權利要求12所述的快閃存儲器的制造方法，其中該第一導體層、該第二導體層的材料包括摻雜多晶硅。
14.如權利要求12所述的快閃存儲器的制造方法，其中該第三導體層的材料包括摻雜多晶硅。
15.如權利要求12所述的快閃存儲器的制造方法，其中該第四導體層的材料包括多晶硅化金屬。
16.如權利要求15所述的快閃存儲器的制造方法，其中該多晶硅化金屬包括一摻雜多晶硅層與一硅化鎢層。
17.如權利要求12所述的快閃存儲器的制造方法，其中該柵間介電層的材料包括氧化硅/氮化硅/氧化硅層。
18.如權利要求12所述的快閃存儲器的制造方法，還包括形成一導電插塞電連接該導線與該第四導體層。
19.如權利要求12所述的快閃存儲器的制造方法，還包括于該些存儲單元側壁與該柵極結構側壁形成多個間隙壁。
20.如權利要求12所述的快閃存儲器的制造方法，移除該周邊電路區(qū)的該第三導體層與該柵間介電層的步驟包括于該基底上形成一圖案化光致抗蝕劑層覆蓋該存儲單元區(qū)，并暴露該周邊電路區(qū)；移除該圖案化光致抗蝕劑層所暴露的該第三導體層與該柵間介電層；以及移除該圖案化光致抗蝕劑層。
全文摘要
一種快閃存儲器的制造方法。首先，提供具有存儲單元區(qū)與周邊電路區(qū)的基底。此基底中已形成圖案化介電層與第一導體層，利用此介電層與第一導體層的圖形于基底中形成多個元件隔離結構。于基底上依序形成柵間介電層與薄多晶硅層，并移除周邊電路區(qū)上的薄多晶硅層與柵間介電層。于基底上形成第二導體層與掩模層后，圖案化各層而于存儲單元區(qū)中形成存儲單元及于周邊電路區(qū)中形成柵極結構。在柵極結構上形成電連接第二導體層的導電插塞。由于周邊電路區(qū)的柵間介電層已預先移除，因此在周邊電路區(qū)形成導電插塞時，可以節(jié)省工藝，并提高工藝裕度。
文檔編號H01L21/768GK1941330SQ200510107019
公開日2007年4月4日 申請日期2005年9月27日 優(yōu)先權日2005年9月27日
發(fā)明者劉思賢, 魏鴻基 申請人:力晶半導體股份有限公司