專利名稱：非揮發(fā)性存儲器及其制造方法
技術(shù)領域：
本發(fā)明涉及一種半導體元件的結(jié)構(gòu)與制造方法，特別是涉及一種非揮發(fā)性存儲器的結(jié)構(gòu)與制造方法。
背景技術(shù)：
在各種非揮發(fā)性存儲器產(chǎn)品中，具有可進行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點的可電抹除且可編程只讀存儲器(EEPROM)，已成為個人計算機和電子設備所廣泛采用的一種存儲器元件。
典型的可電抹除且可編程只讀存儲器以摻雜的多晶硅(polysilicon)制作浮置柵極(floating gate)與控制柵極(control gate)。然而，當摻雜的多晶硅浮置柵極層下方的穿隧氧化層有缺陷存在時，就容易造成元件的漏電流，影響元件的可靠度。
因此，在現(xiàn)有技術(shù)中，亦有采用一電荷陷入層(charge trapping layer)取代多晶硅浮置柵極，此電荷陷入層的材料例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡稱ONO)復合層。此種元件通稱為硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件或氮化硅只讀存儲器(NROM)。
SONOS元件或氮化硅只讀存儲器(NROM)可采用虛擬接地存儲器架構(gòu)。此種虛擬接地存儲器架構(gòu)可以增加存儲單元陣列密度，且與現(xiàn)存的半導體工藝具有兼容性。但是，虛擬接地存儲器架構(gòu)是采用埋入式源極/漏極摻雜區(qū)作為位線(埋入式位線)。在元件尺寸縮小以及高集成度的要求下，當二相鄰埋入式位線的間距縮小時，兩相鄰埋入式位線中的摻雜物因熱擴散而導致兩位線間通道的縮減，就可能使兩相鄰埋入式位線發(fā)生不正常電性貫通。
為解決上述問題，現(xiàn)有技術(shù)提出利用口袋型摻雜區(qū)作為埋入式位線的摻雜質(zhì)的隔離區(qū)。即利用相同的掩模圖案進行口袋型離子注入工藝(Pocket IonImplantation)以形成口袋型摻雜區(qū)，再進行離子注入以形成埋入式位線。以口袋型摻雜區(qū)包覆位線的方式來防止埋入式位線的摻雜物的熱擴散問題。然而，口袋型摻雜區(qū)須使用較復雜的大角度注入，若其包覆埋入式位線的效果不佳，則容易造成擊穿(Punch-Through)現(xiàn)象。在元件尺寸設計日益縮小的情形下，通道長度無可避免地隨之縮小，而口袋型摻雜區(qū)以及針對其改良的手段在光刻工藝(Photolithography)的困難度即隨之增加。

發(fā)明內(nèi)容
本發(fā)明的一目的為提供一種非揮發(fā)性存儲器，其具備的升起式位線(Raising Bitline)結(jié)構(gòu)可有效地避免在摻雜區(qū)的退火工藝所造成的摻雜物熱擴散的問題，以使元件的尺寸設計不再因此受限而可持續(xù)縮小，以提高存儲器元件的集成度。
本發(fā)明提出一種非揮發(fā)性存儲器，此非揮發(fā)性存儲器具有多條平行的升起式位線設置于該基底上，其往第一方向延伸，另有多條字線(Word Line)。這些字線往第二方向平行延伸并橫跨于此些升起式位線之上，而第一方向與該第二方向交錯。另外，一電荷陷入層配置于字線下方，并于第二方向阻絕此些位線于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，還包括一頂介電層，設置于字線與電荷陷入層之間。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，還包括一底介電層，設置于電荷陷入層與升起式位線之間以及電荷陷入層與基底之間。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，升起式位線之間的基底中設置有多個溝槽。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，還包括多個摻雜區(qū)，分別設置于溝槽的側(cè)壁。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，還包括一絕緣層，設置于字線與升起式位線之間。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，升起式位線的材料包括摻雜單晶硅與摻雜外延硅。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器，其中，字線的材料包括導電材料，而此導電材料包括摻雜多晶硅、多晶硅化金屬其中之一。
本發(fā)明再提出一種非揮發(fā)性存儲器的制造方法。此方法先提供一基底，接著，于基底上形成多條升起式位線，這些升起式位線為平行排列，并往第一方向延伸。接著，于基底上形成電荷陷入層，此電荷陷入層覆蓋此些升起式位線及基底。然后，于基底上形成多條字線。字線往第二方向平行延伸，并橫跨于該些升起式位線之上。而第二方向與第一方向交錯。其中，電荷陷入層在第二方向阻斷此些升起式位線于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，于基底上形成升起式位線的步驟包括先于基底上形成一介電層，然后，圖案化介電層以形成往第一方向延伸的多個開口。接著，于開口上分別形成升起式位線，再移除該介電層。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，升起式位線的材料包括摻雜外延硅，而摻雜外延硅的形成方法包括化學氣相沉積法。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，于基底上形成升起式位線的步驟包括先于基底上形成一絕緣層。然后，于基底中形成第一摻雜區(qū)。接著，圖案化絕緣層與基底，而于基底中形成往第一方向延伸的多個溝槽。其中溝槽的深度大于第一摻雜區(qū)的深度。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，于基底中形成第一摻雜區(qū)的方法包括離子注入法。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，還包括于溝槽的側(cè)壁形成多個第二摻雜區(qū)，而形成第二摻雜區(qū)的方法包括傾斜角離子注入法。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，于基底上形成電荷陷入層的方法包括化學氣相沉積法。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，在形成升起式位線的步驟后與形成電荷陷入層的步驟前，還包括于基底上形成一底介電層，而形成此一底介電層的方法包括熱氧化法或化學氣相沉積法其中之一。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，其中，在形成電荷陷入層的步驟后與形成字線的步驟前，還包括于電荷陷入層上形成一頂介電層，而形成此一頂介電層的方法包括化學氣相沉積法。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲器制造方法，于基底上形成字線的方法包括先于基底上形成一導電材料層，再圖案化該導電材料層。
綜上所述，本發(fā)明所提出的非揮發(fā)性存儲器制造方法因采用升起式位線的設計，并且利用電荷陷入層來阻絕此些升起式位線的橫向摻雜物熱擴散作用。因此可避免一般埋入式位線在摻雜后退火或其它熱工藝時所造成的摻雜物熱擴散問題。此外，對于升起式位線之間的基底設有溝槽的結(jié)構(gòu)，升起式位線之間的通道長度可通過溝槽的深度來調(diào)整，以維持一足夠的通道長度而防止短通道效應。因此，元件的尺寸設計可大幅縮小而不再受摻雜物熱擴散問題的限制，存儲器元件的集成度可因而提升。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1A為本發(fā)明優(yōu)選實施例的非揮發(fā)性存儲器的上視圖。
圖1B為沿圖1A的I-I’剖面線的剖面圖。
圖2A至圖2D為本發(fā)明優(yōu)選實施例的非揮發(fā)性存儲器的制造流程示意圖。
圖3A為本發(fā)明另一優(yōu)選實施例的非揮發(fā)性存儲器的上視圖。
圖3B為沿圖3A的II-II’剖面線的剖面圖。
圖4A至圖4D為本發(fā)明優(yōu)選實施例的非揮發(fā)性存儲器的制造流程示意圖。
簡單符號說明100基底110介電層120開口130升起式位線140電荷陷入層142底介電層144頂介電層150字線160空隙
200基底210絕緣層210a絕緣層220升起式位線220a摻雜區(qū)230溝槽240摻雜區(qū)250電荷陷入層252底介電層254頂介電層260字線x、y、a、b方向I-I’、II-II’剖面線具體實施方式
第一實施例圖1A為本發(fā)明的一實施例的非揮發(fā)性存儲器的上視圖，而圖1B為沿剖面線I-I’所繪示的剖面圖，請參照此二圖。
此非揮發(fā)性存儲器主要由基底100、多條升起式位線130、多條字線150、底介電層142、電荷陷入層140，以及頂介電層144所構(gòu)成。
其中，多條升起式位線130平行設置于基底100上，并往y方向延伸，另外，升起式位線130的材料例如為摻雜單晶硅或摻雜外延硅。
多條字線150往x方向平行延伸并橫跨于升起式位線130之上，而x方向與y方向交錯。字線150填滿位于升起式位線130之間的間隙160。此外，字線150的材料例如為導電材料，此導電材料包括摻雜多晶硅與多晶硅化金屬其中之一。
另一方面，在字線150與基底100以及字線150與升起式位線130之間，由下而上依序配置有底介電層142、電荷陷入層140以及頂介電層144。其中，底介電層142例如是一穿隧層，其材料例如是氧化硅。電荷陷入層140的材料例如是氮化硅，電荷陷入層140于x方向阻絕此些升起式位線130于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。頂介電層144例如是一電荷阻擋層，其材料例如是氧化硅。
以下說明本發(fā)明所提出的非揮發(fā)性存儲器的制造流程。首先，請參照圖2A，提供基底100，此基底100例如為n型基底或p型基底。然后，于基底100上形成介電層(未繪示)，再將此介電層圖案化以形成多個介電層110以及開口120，其中，介電層110與開口120皆往y方向延伸。
接著，請參照圖2B，于各開口120上分別形成升起式位線130。升起式位線130的材料例如為摻雜外延硅，而摻雜外延硅的形成方法例如為化學氣相沉積法，其包括選擇性外延(Selective Epitaxial Growth，或SEG)，并于沉積過程同時注入摻雜氣體如磷化氫(PH3)。
然后，請參照圖2C，移除介電層110，而在基底100上留下平行排列且往y方向延伸的升起式位線130。之后，于基底100上形成底介電層142，其中，形成底介電層142的方法例如為熱氧化法或化學氣相沉積法，而所形成的底介電層142的材料例如為氧化硅。然后，于底介電層142上形成電荷陷入層140，電荷陷入層140覆蓋升起式位線130及基底100。其中，電荷陷入層140的材料例如為氮化硅。繼之，于電荷陷入層140上形成頂介電層144，其中，頂介電層144的材料例如為氧化硅。另外，形成上述電荷陷入層140與頂介電層144的方法例如為化學氣相沉積法。
然后，請參照圖2D，于基底100上形成多條字線150，字線150的形成方法例如為先于基底100上形成一導電材料層(未繪示)，再圖案化此導電材料層。此導電材料層例如為多晶硅化金屬。字線150往x方向平行延伸，并橫跨于升起式位線130上。字線150填滿升起式位線130之間的空隙160。上述的y方向與此處的x方向互相交錯。
值得一提的是，電荷陷入層140在x方向阻斷此些升起式位線130于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。
本發(fā)明所提出的非揮發(fā)性存儲器因具有升起式位線130的設計，可有效控制位線在退火后的離子分布范圍，避免埋入式位線在進行摻雜后退火或其它熱工藝時產(chǎn)生的摻雜熱擴散問題。
第二實施例圖3A為本發(fā)明另一實施例的非揮發(fā)性存儲器的上視圖，而圖3B為沿剖面線II-II’所繪示的剖面圖，請參照此二圖。
此非揮發(fā)性存儲器由基底200、多條升起式位線220、多條字線260、絕緣層210、底介電層252、電荷陷入層250以及頂介電層254所構(gòu)成。與第一實施例的圖1B比較，圖3B的結(jié)構(gòu)還設置有多個溝槽230以及多個摻雜區(qū)240。此外，在圖3A中，升起式位線220的方向視為方向a，而字線260的方向視為方向b。其中，方向b與方向a交錯。
其中，多個溝槽230平行設置于基底200中，且往方向a延伸。
另外，升起式位線220平行設置于基底200上，并往方向a延伸，另外，升起式位線220的材料例如為摻雜單晶硅或摻雜外延硅。
此外，多條字線260往方向b平行延伸并橫跨于升起式位線220上。其中，而此方向b與方向a交錯。另外，字線260填滿位于升起式位線220之間的溝槽230內(nèi)部。另一方面，字線260的材料例如為導電材料，此導電材料包括摻雜多晶硅與多晶硅化金屬其中之一。
另外，絕緣層210位于升起式位線220之上，其中，絕緣層210例如包括一氧化硅層212以及位于氧化硅層之上的氮化硅層214。
另一方面，在字線260與溝槽230表面以及字線260與絕緣層210之間，由下而上依序配置有底介電層252、電荷陷入層250以及頂介電層254。其中，底介電層252例如是一穿隧層，其材料例如是氧化硅。電荷陷入層250的材料例如是氮化硅，電荷陷入層250于b方向阻絕此些升起式位線220于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。頂介電層254例如是一電荷阻擋層，其材料例如是氧化硅。
此外，于溝槽230的側(cè)壁部分的基底200中配置有多個摻雜區(qū)240，而摻雜區(qū)240例如為輕摻雜漏極(Lightly Doped Drain)，以于較小尺寸的設計中，減輕短通道效應或熱電子效應。
本發(fā)明所提出的非揮發(fā)性存儲器因具有升起式位線220的設計，可有效控制位線在退火后的離子分布范圍，避免先前技術(shù)在進行摻雜后退火或其它熱工藝時產(chǎn)生的摻雜熱擴散問題。另外，升起式位線220之間的基底200中還設置有多個溝槽230，而于溝槽230的側(cè)壁可以配置多個摻雜區(qū)240。
以下說明本發(fā)明所提出的非揮發(fā)性存儲器的制造流程，請參照圖4A，首先，提供一基底200，此基底100例如為n型基底或p型基底。然后，于基底200上形成一絕緣層210a。其中，絕緣層210a的形成步驟例如為先后沉積氧化硅層212a與氮化硅層214a。然后，于基底中形成摻雜區(qū)220a，而形成方法例如為離子注入法。
接著，請參照圖4B，圖案化絕緣層210a以形成絕緣層210。其中，絕緣層210包括氧化硅層212與氮化硅層214。此外，氧化硅層212例如為一墊氧化層(Pad Oxide)，而氮化硅層214例如為一墊氮化層(Pad Nitride)，然后，以絕緣層210為掩模移除部分基底200，以形成溝槽230與升起式位線220。其中，溝槽230、絕緣層210與升起式位線220均往方向a延伸。
請參照圖4C。在一優(yōu)選實施例中，還包括在形成溝槽230后再于其側(cè)壁形成多個摻雜區(qū)240，而其形成方法例如為傾斜角離子注入法。其中，形成摻雜區(qū)240的目的在于防止溝槽230兩側(cè)的升起式位線220之間可能發(fā)生的短通道效應或熱電子效應。接著，依序形成一底介電層252、一電荷陷入層250，以及一頂介電層254。其中，底介電層252的形成方法例如為熱氧化法或化學氣相沉積法，而所形成的底介電層252的材料例如為氧化硅。電荷陷入層250覆蓋升起式位線220及基底200。電荷陷入層250與頂介電層254的形成方法例如為化學氣相沉積法，其中，電荷陷入層250的材料例如為氮化硅，而頂介電層254的材料例如為氧化硅。
繼之，請參照圖4D，于基底200上形成多條字線260，各字線260往方向b平行延伸，方向b與上述方向a交錯。字線260橫跨于升起式位線220上。字線260填滿升起式位線220之間的溝槽230內(nèi)部。其中，字線260的形成方法例如先于基底200上形成一導電材料層(未繪示)再圖案化之，其中，該導電材料層的材料例如為摻雜多晶硅與多晶硅化金屬其中之一。
值得一提的是，電荷陷入層250在方向b阻斷此些升起式位線220于摻雜區(qū)的退火工藝所產(chǎn)生的摻雜物橫向熱擴散的問題。
綜上所述，本發(fā)明所提出的非揮發(fā)性存儲器因具有升起式位線的設計，可有效控制位線在退火后的離子分布范圍，避免埋入式位線在摻雜后退火或其它熱工藝時所造成的摻雜物熱擴散問題。此外，對于升起式位線之間的基底設有溝槽的結(jié)構(gòu)，升起式位線之間的通道長度可通過溝槽的深度來調(diào)整。因此，元件的尺寸設計可大幅縮小而不再受摻雜物熱擴散問題的限制，而提高存儲器元件的集成度。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應當以后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種非揮發(fā)性存儲器，包括一基底；多條升起式位線，平行設置于該基底上，并往一第一方向延伸；多條字線，該些字線往一第二方向平行延伸并橫跨于該些升起式位線之上，該第一方向與該第二方向交錯；以及一電荷陷入層，設置于該些字線下方，并于該第二方向阻絕該些升起式位線的摻雜物擴散。
2.如權(quán)利要求1所述的非揮發(fā)性存儲器，還包括一頂介電層，設置于該些字線與該電荷陷入層之間。
3.如權(quán)利要求1所述的非揮發(fā)性存儲器，還包括一底介電層，設置于該電荷陷入層與該些升起式位線之間以及該電荷陷入層與該基底之間。
4.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該些升起式位線之間的該基底中設置有多個溝槽。
5.如權(quán)利要求4所述的非揮發(fā)性存儲器，還包括多個摻雜區(qū)，分別設置于該些溝槽的側(cè)壁。
6.如權(quán)利要求1所述的非揮發(fā)性存儲器，還包括一絕緣層，設置于該些字線與該些升起式位線之間。
7.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該升起式位線的材料包括摻雜單晶硅。
8.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該升起式位線的材料包括摻雜外延硅。
9.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該些字線的材料包括導電材料。
10.如權(quán)利要求1所述的非揮發(fā)性存儲器，其中該些字線的材料包括摻雜多晶硅、多晶硅化金屬其中之一。
11.一種非揮發(fā)性存儲器的制造方法，包括提供一基底；于該基底上形成多條升起式位線，該些升起式位線平行排列，并往一第一方向延伸；于該基底上形成一電荷陷入層，覆蓋該些位線及基底；以及于該基底上形成多條字線，該些字線往一第二方向平行延伸，并橫跨于該些升起式位線之上，該第一方向與該第二方向交錯，其中，該電荷陷入層在該第二方向阻斷該些升起式位線的摻雜物擴散。
12.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成該些升起式位線的步驟包括于該基底上形成一介電層；圖案化該介電層以形成往該第一方向延伸的多個開口；于該些開口上分別形成該些升起式位線；以及移除該介電層。
13.如權(quán)利要求12所述的非揮發(fā)性存儲器的制造方法，其中該些升起式位線的材料包括摻雜外延硅。
14.如權(quán)利要求13所述的非揮發(fā)性存儲器的制造方法，其中摻雜外延硅的形成方法包括化學氣相沉積法。
15.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成該些升起式位線的步驟包括于該基底上形成一絕緣層；于該基底中形成一第一摻雜區(qū)；以及圖案化該絕緣層與該基底，而于該基底中形成往該第一方向延伸的多個溝槽，該些溝槽的深度大于該第一摻雜區(qū)的深度。
16.如權(quán)利要求15所述的非揮發(fā)性存儲器的制造方法，其中于該基底中形成該第一摻雜區(qū)的方法包括離子注入法。
17.如權(quán)利要求15所述的非揮發(fā)性存儲器的制造方法，還包括于該些溝槽的側(cè)壁形成多個第二摻雜區(qū)。
18.如權(quán)利要求17所述的非揮發(fā)性存儲器的制造方法，其中于該些溝槽的側(cè)壁形成該些第二摻雜區(qū)的方法包括傾斜角離子注入法。
19.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成該電荷陷入層的方法包括化學氣相沉積法。
20.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中在形成該些升起式位線的步驟后與形成該電荷陷入層的步驟前，還包括于該基底上形成一底介電層。
21.如權(quán)利要求20所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成該底介電層的方法包括熱氧化法或化學氣相沉積法其中之一。
22.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中在形成該電荷陷入層的步驟后與形成該些字線的步驟前，還包括于該電荷陷入層上形成一頂介電層。
23.如權(quán)利要求22所述的非揮發(fā)性存儲器的制造方法，其中于該電荷陷入層上形成該頂介電層的方法包括化學氣相沉積法。
24.如權(quán)利要求22所述的非揮發(fā)性存儲器的制造方法，于該基底上形成該些字線的方法包括于該基底上形成一導電材料層；以及圖案化該導電材料層。
全文摘要
一種的非揮發(fā)性存儲器的制造方法與結(jié)構(gòu)。首先，于基底上形成多條升起式位線，此些升起式位線為平行排列，并往同一方向延伸。接著，于基底上形成一電荷陷入層。然后，再形成多條字線，且此些字線平行設置于升起式位線上，并填滿該些升起式位線之間的間隙，此外，該些字線往另一方向延伸，而此方向與升起式位線的方向交錯。此非揮發(fā)性存儲器由于采用升起式位線的設計，因此可避免埋入式位線因熱工藝造成的摻雜物熱擴散問題。
文檔編號H01L21/8247GK1941379SQ20051010702
公開日2007年4月4日 申請日期2005年9月27日 優(yōu)先權(quán)日2005年9月27日
發(fā)明者魏鴻基, 畢嘉慧 申請人:力晶半導體股份有限公司