專利名稱：金屬電容結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路器件結(jié)構(gòu)及其制造方法，特別涉及一種金屬電容結(jié)構(gòu)及其制作方法。
背景技術(shù)：
目前隨著金屬氧化物半導(dǎo)體(MOS)產(chǎn)品的更新?lián)Q代和產(chǎn)品技術(shù)的發(fā)展，在原有標(biāo)準(zhǔn)0.35微米工藝的基礎(chǔ)上，增加電阻電容乃至電感等選項(xiàng)的產(chǎn)品越來(lái)越普及。采用金屬電容比通常的采用多晶硅-多晶硅電容(PPC電容)的MOS的精度更高，速度更快，更易兼容，金屬電容工藝因而受到廣泛的關(guān)注和應(yīng)用。它只要利用原有的柵極(GATE)結(jié)構(gòu)作為電容下極板，嵌入一層高溫氧化硅介質(zhì)(HTO)絕緣層作為金屬電容介質(zhì)，再嵌入另一層金屬作為金屬電容上極板，經(jīng)過(guò)一次光刻和選擇性等離子刻蝕就可實(shí)現(xiàn)。
但是引入金屬電容工藝結(jié)構(gòu)會(huì)同時(shí)帶來(lái)鎢硅(WSi)的黑化問(wèn)題。由于上層WSi刻蝕停留在下層金屬層上，當(dāng)對(duì)下層金屬刻蝕時(shí)等離子體(PLASMA)對(duì)WSi的晶格結(jié)構(gòu)或WSi的結(jié)合鍵造成一定的破壞，若WSi暴露在氧氣氣氛下，經(jīng)快速高溫氧化反應(yīng)，硅和氧氣反應(yīng)產(chǎn)生的熱應(yīng)力使得WSi從多晶硅(POLY)上剝落，嚴(yán)重時(shí)會(huì)發(fā)生翹曲或脫落，于是發(fā)生WSi黑化現(xiàn)象。WSi黑化現(xiàn)象的發(fā)生往往導(dǎo)致不定期的批量報(bào)廢。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種金屬電容結(jié)構(gòu)及其制作方法，在0.35微米工藝的基礎(chǔ)上，利用集成電路上原有的GATE結(jié)構(gòu)作為金屬電容下極板制造金屬電容，并在制造過(guò)程中防止WSi黑化。
為解決上述技術(shù)問(wèn)題，本發(fā)明金屬電容結(jié)構(gòu)，包括上極板、電容介質(zhì)和下極板，利用制作MOS管GATE結(jié)構(gòu)同工序形成的WSi作為所述金屬電容的下極板，所述上極板采用WSi金屬結(jié)構(gòu)，并采用覆蓋式氧化層作為所述上極板的掩蔽層，所述電容介質(zhì)采用化學(xué)氣相沉積(CVD)高溫氧化膜(HTO)結(jié)構(gòu)。
本發(fā)明金屬電容結(jié)構(gòu)的制作方法包含下列步驟(1)金屬電容上極板的形成，(2)金屬電容下極板的形成，(3)漏區(qū)輕摻雜(LDD)結(jié)構(gòu)及側(cè)向隔離的形成，(4)背面多晶的去除，(5)硼磷硅玻璃(BPSG)淀積、接觸孔光刻、刻蝕，(6)金屬化，(7)外接PAD形成；并且，在所述金屬電容上極板形成過(guò)程中采用可保證容量精度和保護(hù)WSi的形狀的二氧化硅覆蓋層(CAP-SiO2)結(jié)構(gòu)，在上層金屬之上追加氨化過(guò)氧混合物(APM)二氧化硅，而所述金屬電容下極板的形成與MOS管GATE刻蝕工藝步驟同時(shí)完成，在完成LDD注入后，化學(xué)氣相沉積非摻雜硅酸鹽玻璃(NSG)氧化膜成長(zhǎng)前，用高溫氮?dú)馓幚怼?br> 本發(fā)明由于利用原有的GATE金屬WSi作為電容的下極板，且上層金屬電極采用覆蓋式氧化層作為掩蔽層(硬Mask)，所獲得的金屬電容結(jié)構(gòu)精確穩(wěn)定，由于制作方法中在完成LDD注入后，側(cè)向隔離化學(xué)氣相沉積非摻雜硅酸鹽玻璃氧化膜成長(zhǎng)前，用高溫氮?dú)馓幚恚瑥亩行Х乐沽薟Si黑化。


圖1是金屬電容薄膜的成長(zhǎng)示意圖；圖2是金屬電容薄膜的刻蝕示意圖；圖3是多晶硅柵電極的刻蝕示意圖；圖4是金屬電容的保護(hù)形成示意圖；圖5是鎢硅黑化反應(yīng)外觀參考圖；圖6是另一鎢硅黑化反應(yīng)外觀參考圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
本發(fā)明金屬電容的薄膜成長(zhǎng)如圖1所示，其制造是利用已有的柵極工藝技術(shù)，柵極濺射厚度為1700埃的WSi后，接著淀積厚度為400埃的高溫氧化絕緣膜，再通過(guò)濺射厚度為2000埃的金屬鎢硅作為電容上極板，通過(guò)等離子回刻工藝，形成上極板，而下極板是與金屬氧化物半導(dǎo)體管柵極刻蝕工藝步驟同時(shí)完成的。
圖1到圖4反映了金屬電容薄膜的成長(zhǎng)和刻蝕、多晶硅柵極刻蝕及金屬電容保護(hù)形成的過(guò)程。
制作本發(fā)明金屬電容結(jié)構(gòu)的步驟如下(1)金屬電容上極板的形成。為了保證容量精度，保護(hù)WSI的形狀，一般采用CAP-SiO2結(jié)構(gòu)，在上層金屬之上追加厚度為1200埃的氨化過(guò)氧混合物二氧化硅。這樣在上極板刻蝕和后面的孔刻蝕工程要確認(rèn)余量(Margin)，本流程刻上極板電極是用氧化層刻蝕設(shè)備DRO和多晶硅刻蝕設(shè)備DRP分開完成的。上極板WSi的刻蝕要用DRP刻穿HTO，過(guò)刻量控制在下極板200埃WSi之處，因此，下極板濺射時(shí)要比無(wú)容量的標(biāo)準(zhǔn)工藝多濺射200埃。這要求引入金屬電容結(jié)構(gòu)后對(duì)原工藝進(jìn)行改進(jìn)。
(2)金屬電容下極板的形成。下極板與MOS管GATE刻蝕工藝步驟同時(shí)完成。一般只要保證GATE形狀，寸法，過(guò)刻量就可以滿足金屬電容下極板的刻蝕要求。
(3)漏區(qū)輕摻雜(LDD)結(jié)構(gòu)及側(cè)向隔離(SPACER)形成。經(jīng)過(guò)LDD磷注入和通過(guò)光刻進(jìn)行選擇性LDD注入后，一般采用絕緣性能較理想的化學(xué)氣相沉積氧化膜(NSG)致密覆蓋，經(jīng)回刻后形成LDD結(jié)構(gòu)的側(cè)向隔離，接著通過(guò)源漏注入就形成了MOS管。但此時(shí)，會(huì)出現(xiàn)WSi黑化反應(yīng)。
(4)WSi黑化反應(yīng)的形成原因及防止。由于引入金屬電容新結(jié)構(gòu)，上層WSi刻蝕停留在下層金屬層上，對(duì)下層金屬刻蝕時(shí)等離子體對(duì)WSi的晶格結(jié)構(gòu)或WSi的結(jié)合鍵造成一定的破壞。若WSi暴露在氧氣氣氛下，經(jīng)快速高溫氧化反應(yīng)，硅和氧氣反應(yīng)產(chǎn)生的熱應(yīng)力使得WSi從POLY上剝落，嚴(yán)重時(shí)會(huì)發(fā)生翹曲，脫落，形成了WSi黑化現(xiàn)象。表面觀測(cè)時(shí)就會(huì)看到附圖5所示的WSi黑化現(xiàn)象。按刻蝕損失的程度不同，這種反應(yīng)的直接后果是出現(xiàn)不同程度或范圍的產(chǎn)品報(bào)廢。
本發(fā)明的制作方法是完成LDD注入后，化學(xué)氣相沉積氧化膜成長(zhǎng)前，在810℃高溫氮?dú)鈿夥障绿幚?5分鐘，使損失的WSi分子中的硅原子向內(nèi)擴(kuò)散后或恢復(fù)WSi的結(jié)合健，硅原子在隨后的氧化氣氛中不直接參與反應(yīng)，從而達(dá)到徹底消除WSi黑化反應(yīng)。
(5)如同時(shí)存在多晶硅電阻工藝，由于金屬電容結(jié)構(gòu)段差高，電容極板附近POLY刻蝕易留下殘留物，新產(chǎn)品開發(fā)時(shí)要進(jìn)行外觀確認(rèn)(圖2中圓圈附近)。
(6)去除背面多晶。
(7)硼磷硅玻璃(BPSG)淀積，接觸孔光刻、刻蝕。
(8)金屬化。
(9)外接線PAD形成。
本發(fā)明金屬電容結(jié)構(gòu)的制造方法是在現(xiàn)有的0.35微米工藝流程的基礎(chǔ)上，進(jìn)行適當(dāng)改進(jìn)，即在柵極鎢硅濺射后，柵極多晶硅刻蝕之前，加入如下工藝步驟HTO成長(zhǎng)→電容WSi濺射→氧化膜成長(zhǎng)→電容光刻→電容刻蝕。完整的工藝流程如下產(chǎn)品批構(gòu)成→第1次氧化→氮化膜生長(zhǎng)→場(chǎng)區(qū)光刻→高P型區(qū)硼氧化→第1次柵極刻蝕→第1次柵極前氧化→第2次柵極前氧化→N型阱區(qū)光刻→第1次N型阱區(qū)磷注入→N型阱區(qū)硼注入→P型阱區(qū)光刻→第1次P型阱區(qū)硼注入→第2次P型阱區(qū)硼注入→第3次P型阱區(qū)磷注入→第4次P型阱區(qū)磷注入→柵極氧化→柵極多晶硅成長(zhǎng)→第1次背面多晶硅刻蝕→柵極多晶硅磷擴(kuò)散→柵極WSi濺射→(HTO成長(zhǎng)→電容WSi濺射→氧化膜成長(zhǎng)→電容光刻→電容刻蝕→)柵極多晶硅刻蝕→第1LDD磷注入→LDD二氟化硼光刻→LDD二氟化硼注入→第0次氮?dú)馓幚怼鶯DD NSG成長(zhǎng)→第1次氮?dú)馓幚怼鶯DD氧化膜反刻蝕→第1次氧化膜成長(zhǎng)→漏源砷光刻→第2次LDD磷注入→DDD(漏區(qū)雙重?fù)诫s)磷注入→漏源砷注入→漏源二氟化硼光刻→LDD磷注入→漏源二氟化硼注入→第2次氮化處理→第1次背面氧化膜刻蝕→無(wú)定型化砷注入→氧化膜等離子體刻蝕→快速退火→(第2次氧化膜成長(zhǎng)→電阻生長(zhǎng)→電阻硼注入→)第2次背面多晶硅刻蝕→層間氮化膜成長(zhǎng)→硼磷硅玻璃生長(zhǎng)→第1次化學(xué)機(jī)械拋光→第3次氧化膜生長(zhǎng)→接觸孔光刻→接觸孔二氟化硼注入→接觸孔磷光刻→接觸孔磷注入→第1次鈦-氮化鈦濺射→第1次鎢塞填充→第1鋁銅-鈦生長(zhǎng)→第1次鋁光刻→第1次等離子體氧化膜生長(zhǎng)→第1次熱生長(zhǎng)NSG膜成長(zhǎng)→第2次等離子體氧化膜成長(zhǎng)→第2次化學(xué)機(jī)械拋光→第1次氫氣合金→第一次通孔光刻→第2次鈦-氮化鈦濺射→第2次鈦-氮化鈦濺射→第2次鎢塞填充→第2次鋁銅-鈦生長(zhǎng)→第2次鋁光刻→第3次等離子體氧化膜成長(zhǎng)→第2次氫氣合金→等離子體二氧化硅成長(zhǎng)→聚酰亞胺光刻→參數(shù)特性測(cè)試→擴(kuò)散入庫(kù)。
權(quán)利要求
1.一種金屬電容結(jié)構(gòu)，包括上極板、電容介質(zhì)和下極板，其特征是，利用金屬氧化物半導(dǎo)體柵極結(jié)構(gòu)金屬鎢硅作為所述金屬電容的下極板，采用覆蓋式氧化層作為所述上極板的掩蔽層。
2.根據(jù)權(quán)利要求1所述的金屬電容結(jié)構(gòu)，其特征是，所述下極板為厚度為1700埃的鎢硅。
3.根據(jù)權(quán)利要求1所述的金屬電容結(jié)構(gòu)，其特征是，所述電容介質(zhì)為化學(xué)氣相沉積高溫氧化膜結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的金屬電容結(jié)構(gòu)，其特征是，所述上極板為鎢硅金屬結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3所述的金屬電容結(jié)構(gòu)，其特征是，所述化學(xué)氣相沉積高壓氧膜厚度為300到500埃之間。
6.根據(jù)權(quán)利要求4所述的金屬電容結(jié)構(gòu)，其特征是，所述鎢硅厚度為2000埃。
7.一種金屬電容結(jié)構(gòu)的制作方法，包含下列步驟(1)金屬電容上極板的形成，(2)金屬電容下極板的形成，(3)漏區(qū)輕摻雜結(jié)構(gòu)及側(cè)向隔離的形成，(4)背面多晶的去除，(5)硼磷硅玻璃淀積、接觸孔光刻、刻蝕，(6)金屬化，(7)外接PAD形成；其特征是，在所述金屬電容上極板形成過(guò)程中采用可保證容量精度和保護(hù)鎢硅形狀的覆蓋層二氧化硅結(jié)構(gòu)，在上層金屬之上追加氨化過(guò)氧混合物二氧化硅，而所述金屬電容下極板的形成與金屬氧化物半導(dǎo)體管柵極結(jié)構(gòu)刻蝕工藝步驟同時(shí)完成。
8.根據(jù)權(quán)利要求7所述的金屬電容結(jié)構(gòu)的制作方法，其特征是，所述氨化過(guò)氧混合物二氧化硅厚度為1200埃。
9.根據(jù)權(quán)利要求7所述的金屬電容結(jié)構(gòu)的制作方法，其特征是，在完成漏區(qū)輕摻雜注入后，在側(cè)向隔離化學(xué)氣相沉積氧化膜成長(zhǎng)前，用高溫氮?dú)馓幚怼?br> 10.根據(jù)權(quán)利要求9所述的金屬電容結(jié)構(gòu)的制作方法，其特征是，氮?dú)鉁囟葹?10℃到910℃之間，處理時(shí)間為10分鐘到20分鐘之間，入爐溫度為600℃到800℃之間，出爐溫度為600℃到800℃之間。
11.根據(jù)權(quán)利要求10所述的金屬電容結(jié)構(gòu)的制作方法，其特征是，氮?dú)鉁囟葹?10℃，處理時(shí)間為15分鐘，入爐溫度為700℃，出爐溫度為700℃。
全文摘要
本發(fā)明公開了一種金屬電容結(jié)構(gòu)及其制造方法，利用集成電路上原有的柵極結(jié)構(gòu)作為金屬電容下極板，嵌入一層高溫氧化硅介質(zhì)層作為金屬電容介質(zhì)，嵌入另一層金屬作為金屬電容上極板，經(jīng)過(guò)一次光刻和選擇性等離子刻蝕而實(shí)現(xiàn)，采用覆蓋層氧化層作為上極板掩蔽層，并在側(cè)向隔離化學(xué)氣相沉積氧化膜成長(zhǎng)前采用氮?dú)飧邷靥幚?。本發(fā)明公開的制造方法可防止鎢硅黑化。
文檔編號(hào)H01L21/00GK1964051SQ20051011023
公開日2007年5月16日 申請(qǐng)日期2005年11月10日 優(yōu)先權(quán)日2005年11月10日
發(fā)明者潘志宣, 陳菊英 申請(qǐng)人:上海華虹Nec電子有限公司