專利名稱：半導(dǎo)體金屬電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容，尤其是一種用于半導(dǎo)體器件的金屬電容。
背景技術(shù)：
在現(xiàn)在CMOS/Bi CMOS集成電路工藝中，MiM(Metal Insulator Metal)金屬電容結(jié)構(gòu)已經(jīng)被廣泛使用。如圖1所示，該器件通過利用用于布線的Metal(金屬層)作為下極板11，在Metal層間介質(zhì)中再追加一層金屬12作為另一極板，以及中間的電容絕緣介質(zhì)13來形成金屬電容，兩極板分別由兩個穿過填充介質(zhì)IMD的填充有金屬材料的通孔14與兩個輸出電極15相連接。由于擊穿電壓和工藝能力的限制，電容絕緣介質(zhì)13的厚度只能薄到一定程度，這樣就使得金屬電容在集成電路工藝中的單位電容密度就有局限。
為解決上述問題，有人提出了改進(jìn)的結(jié)構(gòu)，如圖2所示，以上述電容的一個電極作為下極板21，在該下極板上追加一層作為上極板的金屬22以及介于該金屬層22與下極板21之間的介電層23，原有電容的另一個電極24和上極板22分別通過導(dǎo)電的通孔25與改進(jìn)后電容的一個電極26相連接，下極板21通過通孔25與改進(jìn)后電容的另一個電極27相連接。這種結(jié)構(gòu)實際是將兩個如圖1所示的電容相疊加，從而提高電容的性能。但是這種結(jié)構(gòu)需要有多層填充介質(zhì)IMD層和多層金屬層，雖然提高了電容的性能，卻更增加了半導(dǎo)體器件的復(fù)雜程度，因此效果還是不理想。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種半導(dǎo)體金屬電容，能夠應(yīng)用于比較簡單的半導(dǎo)體結(jié)構(gòu)，并且能具有比較大的單位電容密度，從而提高半導(dǎo)體器件的性能。
為解決上述技術(shù)問題，本發(fā)明一種半導(dǎo)體金屬電容的技術(shù)方案是，包括兩個輸出電極、上層金屬板、中間金屬板、下層金屬板、兩層介電層和填充材料，所述電容為層疊式結(jié)構(gòu)，由下到上依次為下層金屬板、介電層、中間金屬板、另一介電層和上層金屬板，所述中間金屬板由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與一個輸出電極相連接，所述上層金屬板和下層金屬板分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與另一輸出電極相連接。
本發(fā)明所要解決的另一技術(shù)問題是，提供一種半導(dǎo)體金屬電容，可應(yīng)用于比較復(fù)雜的半導(dǎo)體結(jié)構(gòu)，并且使器件的電容性能能夠得到大幅度的提高。
為解決上述技術(shù)問題，本發(fā)明一種半導(dǎo)體金屬電容的技術(shù)方案是，包括一已有電容，將該已有電容的任意一個電極作為下層金屬板，在該下層金屬板上依次疊有介電層、中間金屬板、另一介電層和上層金屬板，所述已有電容的另一電極和中間金屬板分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與一輸出電極相連接，所述下層金屬板和上層金屬板由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與另一輸出電極相連接。
本發(fā)明通過將多層金屬層和介電層的疊加，增大了金屬電極之間正對面積，從而大大的提高了金屬電容的單位電容密度和半導(dǎo)體器件的性能。


下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步描述圖1和圖2為現(xiàn)有的金屬電容的結(jié)構(gòu)示意圖；圖3為本發(fā)明用于單層填充介質(zhì)層的半導(dǎo)體金屬電容的結(jié)構(gòu)示意圖；圖4為本發(fā)明用于多層填充介質(zhì)層的半導(dǎo)體金屬電容的結(jié)構(gòu)示意圖。
具體實施例方式
圖3所示為本發(fā)明用于單層填充介質(zhì)層IMD的結(jié)構(gòu)示意圖，包括兩個輸出電極31和32、上層金屬板33、中間金屬板34、下層金屬板35、兩層介電層和填充材料，填充材料構(gòu)成了填充介質(zhì)層IMD，所述電容為層疊式結(jié)構(gòu)，由下到上依次為下層金屬板35、介電層36、中間金屬板34、另一介電層37和上層金屬板33，所述中間金屬板34由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔38與一個輸出電極31相連接，所述上層金屬板33和下層金屬板35分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔38與另一輸出電極32相連接。該電容結(jié)構(gòu)中，下層金屬板35和輸出電極31、32可以直接是半導(dǎo)體器件中的金屬層，中間只有一層IMD，這樣可以很方便的將該金屬電容集成在半導(dǎo)體器件當(dāng)中。
圖4所示為本發(fā)明用于多層填充介質(zhì)層的半導(dǎo)體金屬電容。包括一已有電容，該電容現(xiàn)以圖3所示的電容為例，將該已有電容的任意一個電極作為下層金屬板41，在該下層金屬板41上依次疊有介電層42、中間金屬板43、另一介電層44和上層金屬板45，所述已有電容的另一電極46和中間金屬板43分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔47與一輸出電極48相連接，所述下層金屬板41和上層金屬板45由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔47與另一輸出電極49相連接。在該電容結(jié)構(gòu)中，已有電容的下層金屬板、已有電容的電極和新電容的輸出電極都可以是半導(dǎo)體器件中的金屬層，且該電容結(jié)構(gòu)中有多層IMD，因此該金屬電容可應(yīng)用于比較復(fù)雜的半導(dǎo)體結(jié)構(gòu)中，并且能夠具有非常好的電容性能。
本發(fā)明所提供的金屬電容的制作方法也十分簡單，其只需要在原有MiM電容工藝流程的基礎(chǔ)上再用相同方法追加薄層金屬和相應(yīng)電容介質(zhì)層，不改變?nèi)魏纹渌に嚥襟E。
本發(fā)明大大提高金屬電容單位面積電容密度以及提高芯片的集成度。另外，現(xiàn)在業(yè)界一般的金屬電容單位面積電容密度通常為1fF/um2，而通過圖3的結(jié)構(gòu)，即可以在一層布線填充介質(zhì)IMD間實現(xiàn)2fF/um2的電容，如果再通過圖4結(jié)構(gòu)，在多長層布線填充介質(zhì)IMD間的重復(fù)電容結(jié)構(gòu)，可以得到4fF/um2-10fF/um2甚至更高密度的電容值。
權(quán)利要求
1.一種半導(dǎo)體金屬電容，其特征在于，包括兩個輸出電極、上層金屬板、中間金屬板、下層金屬板、兩層介電層和填充材料，所述電容為層疊式結(jié)構(gòu)，由下到上依次為下層金屬板、介電層、中間金屬板、另一介電層和上層金屬板，所述中間金屬板由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與一個輸出電極相連接，所述上層金屬板和下層金屬板分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與另一輸出電極相連接。
2.一種半導(dǎo)體金屬電容，包括一已有電容，其特征在于，將該已有電容的任意一個電極作為下層金屬板，在該下層金屬板上依次疊有介電層、中間金屬板、另一介電層和上層金屬板，所述已有電容的另一電極和中間金屬板分別由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與一輸出電極相連接，所述下層金屬板和上層金屬板由穿過填充材料的并且內(nèi)部填充有導(dǎo)電材料的金屬通孔與另一輸出電極相連接。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體電容，其特征在于，所述下層金屬板為半導(dǎo)體器件的一個金屬層。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體電容，其特征在于，所述輸出電極為半導(dǎo)體器件的一個金屬層。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體電容，其特征在于，所述已有電容的電極為半導(dǎo)體器件的一個金屬層。
全文摘要
本發(fā)明公開了一種半導(dǎo)體金屬電容，其在填充介質(zhì)中包含層疊式的電容結(jié)構(gòu)，該結(jié)構(gòu)由下到上依次為下層金屬板、介電層、中間金屬板、另一介電層和上層金屬板，所述中間金屬板由金屬通孔與一個輸出電極相連接，所述上層金屬板和下層金屬板分別金屬通孔與另一輸出電極相連接。本發(fā)明通過將多層金屬層和介電層的疊加，增大了金屬電極之間正對面積，從而大大的提高了金屬電容的單位電容密度和半導(dǎo)體器件的性能。
文檔編號H01L27/00GK1979867SQ20051011103
公開日2007年6月13日 申請日期2005年12月1日 優(yōu)先權(quán)日2005年12月1日
發(fā)明者姚澤強(qiáng), 徐向明 申請人:上海華虹Nec電子有限公司