專利名稱：半導體器件和設計方法及該方法的記錄介質(zhì)和支持系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及半導體器件、半導體器件設計方法、記錄用于執(zhí)行半導體器件設計方法的程序的記錄介質(zhì)和半導體器件設計支持系統(tǒng)，特別涉及能夠防止半導體工藝在形成金屬布線時由發(fā)生在等離子體步驟中的天線效應引起的天線故障的半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計支持系統(tǒng)。
背景技術：
在近來的半導體工藝布線步驟中，已經(jīng)使用了各種等離子體技術。代表性的等離子體技術包括例如，在布線層構圖時的干法腐蝕，在多層布線步驟中的布線層絕緣膜的等離子體TEOS膜淀積等，這將在以下稱為等離子體步驟。
例如，當執(zhí)行等離子體腐蝕時，如果擴散層沒有與金屬布線連接，則等離子體電荷積累在金屬布線中，電流流進與金屬布線連接的晶體管的柵氧化膜。該電流會使柵氧化膜毀壞，并因為柵氧化膜的膜質(zhì)量變化而使晶體管特性變化，或者使熱載流子壽命下降。這種現(xiàn)象稱為“天線效應”，由天線效應引起的故障以下稱為“天線故障”。這種天線故障也是由于金屬布線側(cè)壁的天線效應引起的。為了簡單說明，只考慮金屬布線的區(qū)域。
當超小型化時這種天線故障繼續(xù)惡化下去；因素如下首先，晶體管的柵氧化膜本身很薄，并且與常規(guī)工藝相比柵氧化膜的耐壓能力低。估計膜進一步變薄時，可以修補天線故障，因為柵氧化膜中的隧道電流增長。但認為至少在0.25-μm設計規(guī)則中CMOS通常所用的柵氧化膜厚度為大約5nm時，天線規(guī)則是向著不好的方向發(fā)展的。
其次，最小柵寬度隨著工藝的超小型化而減少，雖然使用了超小型化工藝，但是布線長度沒有大幅度縮短，因為如果考慮生產(chǎn)率等而芯片尺寸組超小型化為大約10mm見方，則信號布線長度不會縮短。
第三，雖然由于在布線的干法腐蝕步驟中在過腐蝕時從布線的側(cè)壁進入的等離子體引起的損害是天線故障的主要因素，但是如果布線寬度變窄，則布線膜厚不能太薄，以便給布線的電遷移提供電阻并抑制電阻值。
第四，隨著布線圖形變精細，在腐蝕時等離子體密度也有上升趨勢。
由于上述因素，如果在近來的精細工藝中天線比大約為幾千，那么雖然在0.8μm設計規(guī)則中常規(guī)CMOS等中大約十萬的天線比中沒有發(fā)生什么問題，但如柵氧化膜的破壞或晶體管特性的下降的天線故障已經(jīng)在非常普通設計的LSI的制造工藝過程中發(fā)生了?！疤炀€比”一般指柵氧化膜的面積和導電層的面積之間的比，其中在等離子體腐蝕時產(chǎn)生的等離子體電荷積累在該導電層中。
為抗干擾，考慮到常規(guī)I/O管腳需要的封裝和處理時遠離ESD保護的晶片擴散步驟，需要采取防止芯片中的靜電破壞的措施。
上述“約幾千的天線比”意味著不僅對如電源之類的長圖形，而且對LSI中一般的信號布線，設計上都需要考慮天線故障。這使用現(xiàn)行工藝的一般值表示。
例如，假設柵氧化膜部分的面積，即柵長度×柵寬度為0.25μm×0.6μm，布線寬度為0.4μm，并應用“假設布線的天線比＝3000或更高為失效”的天線規(guī)則，容許的布線長度為1125μm。但是，在天線比計算中，只是其中積累了等離子體電荷的導電層面積被作為布線面積計算。
因此，為使用在如上所述具有10mm見方芯片尺寸的LSI芯片一側(cè)上布置的金屬布線，應用此天線規(guī)則則金屬布線變?yōu)榭赡芤鹛炀€故障的天線布線。但是，這不意味著無論什么時候使用這種天線比都會發(fā)生天線故障。如果在等離子體步驟中擴散層與目標布線連接，則等離子體電荷經(jīng)過擴散層逸出，因此在柵氧化膜中不會發(fā)生天線故障；這個事實也需要考慮。這意味著，如果存在帶有柵氧化膜的鋁圖形與長鋁布線連接，而不與擴散層連接，則將發(fā)生天線規(guī)則失效。
下面介紹在實際LSI設計中是怎樣發(fā)生天線規(guī)則失效的和在發(fā)生天線故障，即天線規(guī)則失效時采取的常規(guī)措施的具體例子。
首先介紹防止天線故障的相對容易的措施的具體例子。圖16是表示在功能塊中不用的輸入管腳與電源總線連接并且電壓被固定的狀態(tài)的示意圖。在圖中，在如RAM或ROM的功能塊2101中，不用的第二金屬輸入管腳2102經(jīng)過第一金屬布線2103與第二金屬電源總線104連接，并且電壓被固定。第二金屬電源總線104與第三金屬電源總線105連接。當在如此構形的LSI的布線步驟中腐蝕第二金屬時，第三金屬電源總線105尚未存在。這樣，相對于與不用的第二金屬輸入管腳2102連接的柵氧化膜，在沒有與擴散層連接的浮置狀態(tài)中，第二金屬電源總線104成為大型天線布線。
可作為在發(fā)生這種天線失效時采取的措施是，給天線布線或第一金屬布線2103的第二金屬電源總線104加上如圖17A或17B所示的天線保護二極管的方法，把第一金屬布線2103改變成第三金屬布線的方法，等等。
如果根據(jù)第一措施加上天線保護二極管，等離子體電荷通過上述保護二極管的擴散層逸出，從而消除了天線故障的發(fā)生。圖17A是表示n+擴散層-P阱型天線保護二極管2201的結構的示意圖，其中天線保護二極管2201由n+擴散層2202和固定到電源電壓VSS的P阱2203構成，圖17B是表示p+擴散層-N阱型天線保護二極管2211的結構的示意圖，其中天線保護二極管2211由p+擴散層2212和固定到電源電壓VDD的N阱2213構成。
如果根據(jù)第二措施第一金屬布線2103改變?yōu)榈谌饘俨季€，在腐蝕形成第二金屬電源總線104的第二金屬時功能塊2101和第二金屬電源總線104分開，這樣就不能發(fā)生天線故障了。
如果不用的輸入管腳固定在由標準宏單元形成的正常塊中，通常它會固定到宏單元中的電源上或宏單元中的電源與之連接的電源總線上。由于標準宏單元中的電源幾乎毫無疑問地提供有襯底接觸，存在經(jīng)過擴散層到阱的路徑。這樣在由標準單元形成的這種塊中，不太可能在電壓固定的不用的輸入管腳中發(fā)生天線故障。
下面參照圖18A-18C說明更好地防止天線故障的信號布線的具體例子。圖18A是描繪從一個反相器2301到另一反相器2302的信號布線的布局的示意圖。
在自動布局布線工具中，通常使用分配的縱向和橫向布線層用于布線，而沒有考慮上述天線規(guī)則。假設設置一個信號布線作為第一金屬布線2312，它是很長的，如圖18A所示。即，是使用第一金屬布線2311、2312和第二金屬布線2321的布線布局。
在圖18A的布局中，由于反相器2301中的晶體管的漏擴散層與信號布線連接，所以好象不會發(fā)生天線故障。但是，應該注意到，當腐蝕第一金屬布線2312時，不存在第二金屬布線2321。那就是說，反相器2301的漏擴散層沒有與第一金屬布線2312連接，它是很長的并且是能夠為反相器2302的晶體管柵氧化膜引起天線故障的布線。
考慮天線規(guī)則的布局設計尚不通用，并且現(xiàn)在抵抗天線故障的有效措施尚未確立標準。目前被用做解決天線故障的措施是，例如，對較長的并且可能引起天線故障的第一金屬布線2312b加上天線保護二極管的方法，如圖18B所示；在圖18A中的第一金屬布線2312的中間點提供擴散層布線2503的方法，如圖19A所示；指定使用上層布線2541，如第二或第三金屬作為圖18A中的第一金屬布線2312并且再次進行自動布線處理的方法，如圖19B所示等。
如果根據(jù)第一措施加上天線保護二極管，等離子體電荷通過上述保護二極管的擴散層逸出，從而消除了天線故障的發(fā)生。天線保護二極管可以是圖18B所示的n+擴散層-P阱型天線保護二極管2303，或圖18C所示的p+擴散層-N阱型天線保護二極管2304；它可以設計成對與保護二極管連接的信號線施加反向偏置，使得如果信號線的電壓電平變高或低，在操作時都不會有什么問題。為精確起見，如果加上了天線保護二極管，由于增加了擴散電容而使信號線的負載變重。但是，如果在掩模操作時二極管完全嵌入會引起天線失效的布線中，布線負載問題就出現(xiàn)了；如果加上最小尺寸的接觸等，則很難發(fā)生負載電容問題。
如果根據(jù)第二措施在圖18A中的第一金屬布線2312的中間點提供穿過擴散層布線2503的布線路線，等離子體電荷通過擴散層逸出，從而消除了天線故障的發(fā)生。圖19A表示使用形成在固定到電源電壓VSS的P阱上的n+擴散層的例子。
另外，如果根據(jù)第三措施在腐蝕形成第二金屬布線2321的第二金屬時特別使用第三金屬布線2541作為第一金屬布線2312和再次進行自動布線工序，如圖19B所示，第二金屬布線2321和反相器2302的柵氧化膜分開，反相器2301的擴散層與第二金屬布線2321相連，這樣就不會發(fā)生天線故障了。
然而，在天線故障或天線規(guī)則失效發(fā)生時采取的上述常規(guī)措施具有以下問題首先，對于所有的措施，需要對天線失效的附加校正，當嘗試使用CAD工具用于自動操作時，不存在清楚的和有效的程序。那就是說，在接近于設計結束的一個芯片布局布線階段會常常發(fā)現(xiàn)天線規(guī)則失效，現(xiàn)行CAD的自動布局布線工具不能提供用于避免天線規(guī)則失效的功能。因此，在現(xiàn)有技術的目前狀態(tài)，在要進行掩模工序的階段發(fā)現(xiàn)失效時，設計者對器件需要手工增加天線保護二極管。這種在設計階段的退步和手工工作的發(fā)生是設計自動操作的最大問題。
第二措施(見圖19A)涉及性能問題。在金屬布線的中間點提供穿過擴散層的布線路線，由于擴散層的存在與金屬布線相比增加了大電容值，使電路操作速度變壞。如果工藝是硅化物工藝，電路操作速度的這種變壞可以減輕一些。
對于第一和第二措施的共同問題是設計風格上的局限性。近年來，已經(jīng)盡可能采用了實施步驟與布局設計同時進行的技術，用于縮短從LSI設計到制造的時間。例如，在塊級芯片完成時，如果一方面布置塊并從地開始掩模并開始擴散，另一方面布局設計推進并且在頂層上使用鋁布線的后來布局設計中發(fā)現(xiàn)天線規(guī)則失效，則該失效不能通過改變下層的設計來處理。
在這種情況下，不得不通過改變布線來避免這種失效；例如，設置限制以便使用上層金屬代替發(fā)生天線規(guī)則失效的金屬布線。這種情況下，在布線腐蝕階段將布線與擴散層連接，解決了天線規(guī)則失效。但是，如果失效發(fā)生的頻率增加，對布置有布線阱的器件進行作為抵制天線規(guī)則失效的措施的布線校正，大大改變頂層鋁布線和布線圖形的擁塞度。然后，當再次進行布線時，不能配合在進行天線規(guī)則失效校正之前固定的同一區(qū)域上，或者布線擁塞度和布線長度被改變，這樣引起了預先沒有發(fā)生的在邏輯電路設計上發(fā)生時序失效的問題。
在近來的LSI設計中，其布線延遲將被抑制的信號已經(jīng)盡可能用上層的厚金屬膜布線以平穩(wěn)的間隔布線；對于速度特性來說上層布線的擁塞度的增加是不希望的。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其能夠防止半導體工藝在形成金屬布線時在等離子體步驟中發(fā)生的天線效應引起的天線故障。
本發(fā)明的另一目的是提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，如果發(fā)生天線故障或天線規(guī)則失效，本發(fā)明可以通過CAD工具等的自動處理高速和準確地處理天線故障或天線規(guī)則失效。
本發(fā)明的又一目的是提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，如果天線故障或天線規(guī)則失效發(fā)生，可以通過CAD工具等的自動處理盡可能用上層金屬布線克服天線故障或天線規(guī)則失效，結果通過小規(guī)模的改變就可以處理天線故障或天線規(guī)則失效，從而在采取措施之前和之后邏輯電路設計上的操作時序不會很大地改變。
根據(jù)本發(fā)明的第一方案，提供了半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中作為將在單元庫等中登記的單元等，登記步驟(登記裝置)預先登記第一單元等，其具有包括與該單元等的輸入管腳連接的第一導電類型擴散層和與第二電源電壓連接的第二導電類型阱的第一導電類型二極管，或具有包括與該輸入管腳連接的第二導電類型擴散層和與第一電源電壓連接的第一導電類型阱的第二導電類型二極管；和第二單元等，其不含有第一或第二導電類型二極管并包括與第一單元等相同的邏輯和相同的驅(qū)動能力，確定步驟(確定裝置)確定在天線比是與柵極電連接的布線導體的面積和柵極的面積之間的比時，引到輸入管腳和柵極的天線比是否超過半導體器件中容許的天線比，如果輸入管腳與超過天線比的柵極電連接，選擇步驟(選擇裝置)選擇使用第一單元等。
即，在執(zhí)行自動布局布線之后，發(fā)生單元等的替換。但是，只給需要防止可能發(fā)生天線故障或可能發(fā)生天線規(guī)則失效的節(jié)點加上保護二極管，這樣抑制了半導體器件面積的增加和不形成額外保護二極管；因而可以抑制布線的寄生負載電容的增加，結果可以縮短信號傳輸延遲時間，并且可以降低半導體器件的功率損耗。
根據(jù)本發(fā)明的第二方案，提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中作為將在單元庫中登記的單元等，登記步驟(登記裝置)登記中繼器單元，每個中繼器單元具有緩沖器或反相器和包括與緩沖器或反相器的輸入管腳連接的第一導電類型擴散層和與第二電源電壓連接的第二導電類型阱的第一導電類型二極管，或包括與該輸入管腳連接的第二導電類型擴散層和與第一電源電壓連接的第一導電類型阱的第二導電類型二極管，確定步驟(確定裝置)確定在天線比是與柵極電連接的布線導體的面積和柵極的面積之間的比時，在半導體器件中引到輸入管腳的布線導體是否超過半導體器件中容許的天線比，如果布線導體超過容許的天線比，插入步驟(插入裝置)把一個或多個中繼器單元插入布線導體的任意點。最好是，中繼器單元包括串聯(lián)連接的兩個緩沖器或反相器，并且輸出緩沖器或反相器具有比輸入緩沖器或反相器大的驅(qū)動能力。
這樣，通過插入一個或多個中繼器單元，擔心可能發(fā)生天線故障或天線規(guī)則失效的長布線導體被分割，由此可以抑制信號傳輸延遲(第一優(yōu)點)。隨著縮短布線長度，可以抑制天線故障(第二優(yōu)點)。另外，保護二極管加到中繼器單元的輸入管腳上，由此對于與中繼器單元連接的分開的金屬布線來說，不會發(fā)生天線規(guī)則失效(第三優(yōu)點)。
根據(jù)本發(fā)明的第三方案，提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中制造含有第一導電類型擴散層和第一導電類型阱的襯底接觸，或者包含第二導電類型擴散層和第二導電類型阱的襯底接觸，從而單元等不用的輸入管腳經(jīng)過襯底接觸與第一或第二電源電壓電連接，由此即使在沒有加保護二極管的結構中，也能提供流入擴散層中的路徑。這樣，通過把不用的管腳連接到電源電壓總線上并固定不用管腳的電壓，不會引起天線規(guī)則失效。由于這導致阱電壓的穩(wěn)定化，從而提高了抗噪聲能力、抗閂鎖能力等。
根據(jù)本發(fā)明的第四方案，提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中在假設與柵極電連接的布線導體的面積和柵極的面積之間的比為天線比時，在每個布線層中與柵極電連接的每個布線導體被限制面積或布線長度，從而布線導體的天線比小于半導體器件中基本容許的天線比的一半，并且被分成至少三部分用于布線。這樣，連續(xù)地在同一布線層延伸的布線的長度被限制到比原始天線規(guī)則值的一半還小，并且被分成至少三部分，由此強行改變布線，即，長布線被分割，由此可以抑制布線的天線比，結果可以減少天線失效的數(shù)量。
根據(jù)本發(fā)明的第五方案，提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中登記步驟(登記裝置)確定在第二導電類型阱上第一導電類型擴散層和接觸能或不能放置的位置，或在第一導電類型阱上第二導電類型擴散層和接觸能或不能放置的位置，作為要在單元庫中登記的每個單元等的形狀數(shù)據(jù)，確定步驟(確定裝置)確定在天線比是與柵極電連接的布線導體的面積和柵極的面積之間的比時，在半導體器件中引到輸入管腳的布線導體是否超過半導體器件中容許的天線比，如果布線導體超過容許的天線比，插入步驟(插入裝置)選擇插入第一導電類型二極管或第二導電類型二極管。
這樣，通過自動插入保護二極管，不必確定保護二極管的設置位置，同時在CAD(計算機輔助設計)系統(tǒng)中觀察擴散區(qū)域、多晶硅等的各個相關層，從而CAD系統(tǒng)中的處理量非常輕。
根據(jù)本發(fā)明的第六方案，提供半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中確定步驟(確定裝置)確定在天線比是與柵極電連接的布線導體的面積和柵極的面積之間的比時，在半導體器件中引到柵極并在第i布線層中具有長布線的布線導體是否超過半導體器件中容許的天線比；如果布線導體超過容許的天線比，插入步驟(插入裝置)切割在柵極附近第i布線層中的長布線，并且把從柵極到切割點在第i布線層中的短布線導體和切割點前面的第i布線層中的長布線導體通過長度至少為第i布線層上頂層的第j布線層(i＜j≤n)中兩個柵格長的橋布線導體連接，由此形成布線導體。
這樣，可以采取有效的對付天線規(guī)則失效的措施。例如，通過經(jīng)過第(i+1)布線層的橋布線導體連接，在腐蝕第i布線層的布線時，在橋布線導體布置在第(i+1)布線層中之前引起天線規(guī)則失效的第i布線層中的長布線從柵極斷開，因此可以采取防止產(chǎn)生天線規(guī)則失效的全部措施。擔心橋布線不能用于頂層，因為該布線層不存在于頂層上。但是，當腐蝕頂層布線時，幾乎已經(jīng)完成了所需要的電路圖形，這樣用于驅(qū)動信號布線的緩沖器擴散層與所有長布線導體連接，并且在頂層的布線形成步驟中沒有天線故障。
即，在本發(fā)明中，如果布線的兩個空柵格存在于頂層的第j布線層中(或如果可以產(chǎn)生兩個空柵格)，可以防止天線故障或天線規(guī)則失效發(fā)生，并且通過搜索從靠近長布線的柵極一側(cè)的區(qū)域確定布置橋布線的點，從而也可以抑制在長布線被橋布線切割之后由引導到柵極側(cè)的剩余布線引起的天線故障的發(fā)生。此外，基本上(除非強行提供空柵格)，使用了第j布線層中布線的空柵格，這樣基本不會發(fā)生任何布線的大移動，在采取防止天線規(guī)則失效的橋布線措施之前和之后整個布局基本不變，也沒有發(fā)生大邏輯電路上的信號時序的改變。由于只使用一個頂布線層，如果從底部按順序開始掩模順序同時布局設計以縮短設計周期，可以容易地進行頂布線層的布線布局以處理天線規(guī)則。
根據(jù)本發(fā)明的第七方案，提供半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中在插入步驟(插入裝置)中，搜索步驟(搜索裝置)從相對于第i布線層中的長布線靠近柵極的一側(cè)搜索疊加在第i布線層中的長布線上的第j布線層中的兩個或多個連續(xù)空柵格的區(qū)域，并確定把橋布線導體插入搜索區(qū)域中。
這樣，可以在使用的設計支持系統(tǒng)中有效地采取防止由插入步驟(插入裝置)引起的天線規(guī)則失效的橋布線措施。當安裝橋布線時，只對結構的布線布局有變化，其中只有原始存在于第i布線層中的長布線的兩個柵格被提升到第i布線層上面的第j布線層，因此信號布線的總布線長度、存在于信號布線和任何其它布線之間的寄生附加電容等都幾乎沒變。此外，橋布線需要至少兩個通路電極以連接在第i和第j布線層之間，兩通路電極電阻被加到信號布線上，但是基本可以忽略不記。這樣，邏輯電路上的信號時序等，在采取防止天線規(guī)則失效之前和之后基本沒有改變。這消除了正常布局設計和防止天線規(guī)則失效的設計之間先前的重復校正的低效設計程序。
根據(jù)本發(fā)明的第八方案，提供半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中如果搜索步驟(搜索裝置)不能確定插入?yún)^(qū)域，則插入步驟(插入裝置)在從相對于第i布線層長布線的柵極附近一側(cè)發(fā)現(xiàn)疊加在第i布線層長布線上的第j布線層中的空柵格的第一區(qū)域，把疊加在第一區(qū)域上的第i布線層的位置設置為長布線的切割點，把第i布線層中的切割點前面的長布線導體移動到另一空區(qū)域，該空區(qū)域包含疊加在移動之后的切割點上的第j布線層中的第二區(qū)域，并采用在第一和第二區(qū)域上分布的布線導體作為第j布線層中的橋布線導體。這樣，即使在頂層的第j布線層中不存在布線的兩個或多個連續(xù)空柵格，如果可以發(fā)現(xiàn)第j布線層中的空柵格的第一區(qū)域、在第i布線層中的切割點前面的布線導體可以移動的區(qū)域、和第j布線層中的空柵格的第二區(qū)域，就可以可靠地防止天線故障或天線規(guī)則失效的發(fā)生。
根據(jù)本發(fā)明的第九方案，提供半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中如果搜索步驟(搜索裝置)不能確定插入?yún)^(qū)域，插入步驟(插入裝置)在從相對于第i布線層長布線的柵極附近的一側(cè)搜索疊加在第i布線層上的第j布線層中的空柵格的第一區(qū)域，把第j布線層中的橋布線導體插入至少為距離第一區(qū)域兩柵格長度的第二區(qū)域中，并再次在疊加在第二區(qū)域上的第i布線層中布線布線導體。這樣，即使在上層的第j布線層中不存在布線的兩個或多個連續(xù)空柵格，如果可以發(fā)現(xiàn)第j布線層中的空柵格的第一區(qū)域，就可以可靠地防止天線故障或天線規(guī)則失效的發(fā)生。由于當布線作為整體偏移時校正布線布局，所以在采取防止天線規(guī)則失效的措施之前和之后，布線導體的布局不會太大地改變，操作時序等也基本不變。
根據(jù)本發(fā)明的第十方案，提供半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)，其中如果搜索步驟(搜索裝置)不能確定插入?yún)^(qū)域，插入步驟(插入裝置)從相對于第i布線層長布線的柵極附近的一側(cè)搜索第一和第二區(qū)域，它們是不連續(xù)的并且各含有在疊加在第i布線層上的第j布線層中的空柵格，把第j布線層上的第k布線層(j＜k≤n)中的橋布線導體插入第一和第二區(qū)域之間。這樣，即使在上層的第j布線層中不存在布線的兩個或多個連續(xù)空柵格，如果可以發(fā)現(xiàn)兩個空區(qū)域，第k布線層就可以用于安裝橋布線。


圖1A和1B是概念性地說明本發(fā)明第一實施例的半導體器件布局的示意圖；圖2是本發(fā)明第一實施例的半導體器件設計支持系統(tǒng)的方框圖；圖3是說明本發(fā)明第一實施例的半導體器件設計方法的流程圖；圖4A-4E是概念性地說明本發(fā)明第二實施例的半導體器件布局示意圖；圖5是本發(fā)明第二實施例的半導體器件設計方法的流程圖；圖6A-6D是概念性地說明本發(fā)明第四實施例的半導體器件布局示意圖；圖7A-7C是概念性地說明本發(fā)明第五實施例的半導體器件布局示意圖；圖8是描述本發(fā)明第五實施例的半導體器件設計方法的流程圖；圖9A和9B是概念性地說明本發(fā)明第六實施例的半導體器件布局示意圖；圖10是描述本發(fā)明第六實施例的半導體器件設計方法的流程圖；圖11A-11D是表示第六實施例的具體應用例子的布線布局圖形示意圖；圖11A是采取措施之前的圖形圖，圖11B是采取措施之后的圖形圖，圖11C是表示具有相等的方向余量的橋布線的示意圖，圖11D是表示具有不同的方向余量的橋布線的示意圖；圖12A和12B是表示如果布線不存在兩個或多個連續(xù)空柵格時要采取的措施的布局圖形圖(1號)；圖12A是采取措施之前的圖形圖，圖12B是采取措施之后的圖形圖；圖13A和13B是表示如果布線不存在兩個或多個連續(xù)空柵格時要采取的措施的布局圖形圖(2號)；圖14A-14C是表示如果布線不存在兩個或多個連續(xù)空柵格時要采取的措施的布局圖形圖(3號)；圖15是概念性地表示本發(fā)明第三實施例的半導體器件布局的示意圖；圖16是表示在被相關技術中功能塊中的不用的輸入管腳與電源電壓總線連接和電壓被固定的狀態(tài)的示意圖；圖17A是表示添加天線保護二極管的方法的示意圖，圖17B是表示把第一金屬布線改變?yōu)榈谌饘俨季€的方法的示意圖；圖18A是表示從一個反相器向另一個反相器的信號布線的布局示意圖，圖18B和18C是表示添加天線保護二極管的方法的示意圖；和圖19A是表示在第一金屬布線的中間點提供擴散層布線的方法的示意圖，圖19B是表示確定上層布線和再次進行自動布線工序的方法的示意圖。
具體實施例方式
下面參照附圖按照第一實施例到第六實施例的順序詳細說明本發(fā)明的半導體器件、半導體器件設計方法、記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)的實施例。雖然下面對每個實施例詳細說明根據(jù)本發(fā)明的半導體器件、半導體器件設計方法和半導體器件設計方法支持系統(tǒng)，但是根據(jù)本發(fā)明的記錄介質(zhì)是記錄用于執(zhí)行半導體器件設計方法的程序的記錄介質(zhì)，因此關于記錄介質(zhì)的說明包含在半導體器件設計方法的說明當中。
本發(fā)明的半導體器件、半導體器件設計方法、記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)適于LSI布局設計中的柵陣列方法、母片方法或標準單元方法。柵陣列或母片方法指的是這樣的方法，即預先制備包括稱做基本單元的成組元件的有規(guī)則的陣列并且根據(jù)所給的邏輯電路確定布線圖形的擴散晶片或母片，由此提供所需要的LSI。在該方法中，通過組合基本單元和加上布線圖形提供的邏輯門和邏輯功能塊的宏單元在程序庫中登記，并布局布線用于提供所需要的LSI。標準單元方法指的是這樣的方法，即預先在程序庫中登記單元(功能塊)，在行中基本以幾乎相等的高度布置單元，并且根據(jù)所給的邏輯電路確定布線圖形，由此提供所需要的LSI。本發(fā)明還可以適用于布置任何尺寸的大量塊的一般單元方法和標準單元方法，本發(fā)明的范圍不限于這里列出的方法。雖然為了具體說明本發(fā)明給出了本發(fā)明的半導體器件、半導體器件設計方法、記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)的實施例，但是本發(fā)明不限于這些實施例，在不脫離根據(jù)本發(fā)明的半導體器件、半導體器件設計方法、記錄介質(zhì)和半導體器件設計方法支持系統(tǒng)的精神和范圍的條件下可以做出各種改型。
下面參照圖1-3詳細介紹根據(jù)第一實施例的半導體器件、半導體器件設計支持系統(tǒng)和半導體器件設計方法。圖1A和1B是概念性地表示第一實施例的半導體器件布局的示意圖。圖2是第一實施例的半導體器件設計支持系統(tǒng)的方框圖。圖3是表示第一實施例的半導體器件設計方法的流程圖。
該實施例的特征在于，每個都包括與輸入管腳連接的用于防止天線故障或天線規(guī)則失效發(fā)生的n+擴散層-P阱型保護二極管(或p+擴散層-N阱型天線保護二極管；對于二極管的結構，見圖17A和17B)的第一類單元和不含有保護二極管并且具有與第一類單元相同的邏輯和相同的驅(qū)動能力的第二類單元預先通過登記裝置511或在登記步驟S601中作為要登記的單元在單元庫505中登記，通過確定裝置514或在確定步驟S604中確定引到輸入管腳和柵極的布線導體是否是超過半導體器件中容許的天線比的天線比，如果輸入管腳引到超過可容許的天線比的布線導體，通過選擇裝置515或在選擇步驟S605中選擇使用第一類單元。天線比是引到柵極的布線導體的面積和柵極的面積之間的比。例如，天線比在0.35μm設計規(guī)則中設置為約5000的值，在0.25μm設計規(guī)則中設置為約3500的值。
圖1A是表示圍繞包括NAND門電路407的第二類單元401的布線布局的示意圖，其中金屬布線403和金屬布線405與輸入管腳402和404連接。在本例中，例如，如果金屬布線403被確定是超過可容許的天線比的天線布線，結果導致天線規(guī)則失效，第二類單元401用第一類單元411代替，如圖1B所示。即，在圖1B中，第一類單元411包括輸入管腳412和414，它們分別提供有n+擴散層-P阱型保護二極管420和421，用于防止天線故障或天線規(guī)則失效的發(fā)生。這樣，如果金屬布線413是天線布線，當它被腐蝕時，等離子體電荷可以通過保護二極管420的擴散層逸出，NAND門電路417的晶體管柵極沒有天線故障。
在圖2中，本例的半導體器件設計支持系統(tǒng)502包括用于在單元庫505中預先登記單元的登記裝置511，用于組合和設置單元同時根據(jù)所給的邏輯電路說明501定位單元庫505的單元布局裝置512，用于確定放置的單元之間的布線同時根據(jù)所給的邏輯電路說明501定位單元庫505的單元與單元布線裝置513，用于檢測布線導體的天線規(guī)則的確定裝置514，用于用包括與輸入管腳連接的保護二極管的第一類單元替換與發(fā)生天線規(guī)則失效的布線導體連接的單元的選擇裝置515，和用于布局整個芯片并對布線輔助校正的布局布線校正裝置516，和輸出布局結果(布局布線數(shù)據(jù))503。
在本例中，半導體器件的布局設計如下如圖3的流程圖所示，首先在步驟S601，單元用登記裝置511在單元庫505中登記。登記的單元是包括與輸入管腳連接的用于防止天線故障或天線規(guī)則失效發(fā)生的n+擴散層-P阱型保護二極管的第一類單元或不含有保護二極管并具有與第一類單元相同的邏輯和相同的驅(qū)動能力的第二類單元。在步驟S602，第二類單元被單元布局裝置512組合和布置，同時根據(jù)所給的邏輯電路說明501定位單元庫505。在步驟S603，布置的第二類單元之間的布線被單元與單元布線裝置513確定，同時根據(jù)所給的邏輯電路說明501定位單元庫505。
在步驟S604，用確定裝置514檢測布線導體的天線規(guī)則。也就是，確定引到輸入管腳和柵極的布線導體是否滿足可容許的天線比。如果輸入管腳與超過可容許的天線比的布線導體導通(天線規(guī)則失效)，則控制轉(zhuǎn)到步驟S605，其中包括輸入管腳的第二類單元通過選擇裝置515用第一類單元替換。然后，在步驟S606，布置和布線校正裝置516調(diào)整由于用第一類單元替換第二類單元而被影響的其它單元的布置并且在調(diào)整布置之后對單元間布線進行輔助校正。如果在步驟S604沒有發(fā)生天線規(guī)則失效，布局設計結束。
本說明書假設第一類和第二類單元具有相同的邏輯和相同的驅(qū)動能力。但是，如果它們具有相同的形狀，即，相同的單元面積和相同的管腳布置，可以通過替換這些單元而簡單處理天線規(guī)則失效，并且圖3(單元布置的調(diào)整和布線的輔助校正)的流程圖中的步驟S606是不需要的；可以更容易地處理天線規(guī)則失效。另一方面，如果重點在于芯片面積而不是設計時間上的微小增加，不包括保護二極管的第二類單元401在設計中可以盡可能小地封裝。
如上所述，在本例中，與第一實施例相比，進行自動布置和布線之后，進行單元替換。但是，保護二極管只添加到需要防止可能天線故障或可能天線規(guī)則失效發(fā)生的節(jié)點上，這樣可以抑制半導體器件面積的增加并且不形成額外的保護二極管；相應地可以抑制布線的寄生負載電容(輸入管腳的輸入電容)的增加，結果可以縮短信號傳輸延遲時間，并且可以降低半導體器件的功耗。
下面參照圖2、4A-4E和5介紹第二實施例的半導體器件、半導體器件設計支持系統(tǒng)和半導體器件設計方法。圖4A-4E是概念性地表示第二實施例的半導體器件布局的示意圖。圖5是表示第二實施例的半導體器件設計方法的流程圖。
本例的特征在于，每個包括緩沖器或反相器和與緩沖器或反相器的輸入管腳連接用于防止天線故障或天線規(guī)則失效發(fā)生的n+擴散層-P阱型保護二極管(或p+擴散層-N阱型天線保護二極管；對于二極管的結構，見圖17A和17B)的中繼器單元預先用登記裝置511或在登記步驟S801作為要登記的單元在單元庫505中登記，用確定裝置514或在確定步驟S804確定引到柵極的布線導體是否是超過半導體器件中的可容許的天線比的天線比，如果該布線導體超過可容許的天線比，用選擇裝置515或在選擇步驟S805中把一個或多個中繼器單元插入布線導體的任何點中。
下面參照圖4A-4E的示意圖介紹本例的半導體器件。在相關技術中，在存在非常長的第一金屬布線2312的布局中，當腐蝕第一金屬布線2312時，反相器2301的漏擴散層不與第一金屬布線2312連接，該布線可能引起對反相器2302的晶體管柵氧化膜的天線故障。為解決這個問題，在圖4中，長布線被稱為中繼器的緩沖器704分割，用于減少到反相器702的柵氧化膜。迄今為止，中繼器已經(jīng)用于抑制長布線的RC延遲；這種使用在縮短信號傳輸延遲時間和防止天線規(guī)則失效的措施上都有效。
圖4B表示由緩沖器714和與緩沖器714的輸入管腳連接的n+擴散層-P阱型保護二極管715構成的中繼器單元713的例子。如果中繼器單元703是如圖4所示由緩沖器704構成，在緩沖器704的晶體管柵氧化膜中可能發(fā)生天線故障。如圖4B所示，最好n+擴散層-P阱型保護二極管715加到緩沖器714的輸入管腳，用于防止天線故障或天線規(guī)則失效的發(fā)生，由此可以可靠地防止發(fā)生天線故障。
中繼器單元可以包括反相器，代替緩沖器。在這種情況下，由于信號布線邏輯被反相器翻轉(zhuǎn)，所以幾乎以相同的間隔插入兩個中繼器單元。也就是，如圖4C所示，引起天線規(guī)則失效的布線被分割成三部分，由反相器724和與反相器724的輸入管腳連接的n+擴散層-P阱型保護二極管725構成的中繼器單元723和由反相器727和與反相器727的輸入管腳連接的n+擴散層-P阱型保護二極管728構成的中繼器單元726插入到分割點上。
此外，中繼器單元還可以包括串聯(lián)的兩個反相器。即，如圖4D所示，中繼器單元733由反相器734和735和與反相器735的輸入管腳連接的n+擴散層-P阱型保護二極管736構成。這種情況下，實際上，在圖4E中所示的中繼器單元743中用于為輸出和輸入提供不同驅(qū)動能力的輸出反相器744的面積比輸入反相器745的大。
本例的半導體器件設計支持系統(tǒng)502具有如圖2中所示的結構，與第一實施例的一樣。但是在第二實施例中，標號515是用于在發(fā)生天線規(guī)則失效的布線導體的任何點插入一個或多個中繼器單元的插入裝置。
在本例中，半導體器件的布局設計如下在圖5的流程圖中，首先在步驟S801，用登記裝置511在單元庫505中登記單元，登記的單元包括中繼器單元，每個中繼器單元包括緩沖器或反相器和與緩沖器或反相器的輸入管腳連接用于防止天線故障或天線規(guī)則失效發(fā)生的n+擴散層-P阱型保護二極管或p+擴散層-N阱型天線保護二極管。在步驟S802，單元被單元布置裝置512組合并布置，同時根據(jù)所給的電路邏輯說明501定位單元庫505。在步驟S803，布置的單元之間的布線被單元與單元布線裝置513確定，同時根據(jù)所給的電路邏輯說明501定位單元庫505。
在步驟S804，用確定裝置514對布線導體檢驗天線規(guī)則失效。也就是，確定引到柵極的布線導體是否滿足可容許的天線比。如果布線導體超過可容許的天線比(發(fā)生天線規(guī)則失效)，在步驟S805進行控制，其中用插入裝置把一個或多個中繼器單元插入布線導體的任何點。此外，在步驟S806，布置和布線校正裝置516調(diào)節(jié)受插入一個或多個中繼器單元影響的其它單元的布置，并且在布置調(diào)節(jié)之后對單元與單元布線輔助校正。如果在步驟S804沒有發(fā)生天線規(guī)則失效，則布局設計結束。
如上所述，在本例中，擔心發(fā)生天線故障或天線規(guī)則失效的長布線導體通過插入一個或多個中繼器單元而被分割，由此可以抑制布線的信號傳輸延遲。隨著布線長度縮短，天線故障被抑制。另外，保護二極管加到中繼器單元的輸入管腳，即使對于與中繼器單元連接的分割金屬布線也不會發(fā)生天線故障或天線規(guī)則失效。
下面參照圖15介紹第三實施例的半導體器件、半導體器件設計支持系統(tǒng)和半導體器件設計方法。圖15是概念性地表示第三實施例的半導體器件布局的示意圖。
在圖15中，(a)和(b)是表示反相器2041的不用的輸入管腳與電源電壓總線連接和電壓被固定的狀態(tài)的示意圖。(a)是從半導體器件上面觀看的平面示意圖，(b)是沿著(a)的線A-A’截取的剖面示意圖。在圖15中，反相器2041的不用的輸入管腳經(jīng)過第一金屬布線2015與第二電源總線2021(2022)連接，并且電壓固定。第二電源總線2021(2022)與第三電源總線2031連接。第二電源總線2021表示VSS的布線，第二電源總線2022表示VDD的布線。當在這樣構形LSI的布線步驟中腐蝕第二金屬時，第三電源總線2031是不存在的。這樣，第二電源總線2021變?yōu)橄鄬τ谂c反相器2041的輸入管腳連接的柵氧化膜處于沒有與擴散層連接的浮置狀態(tài)大型天線布線。
在本例中，當這樣的天線規(guī)則失效發(fā)生時，為第二電源總線2021(2022)采取如下措施圖15的(c)是根據(jù)本例從采取防止天線規(guī)則失效的措施的半導體器件的上面觀看的平面示意圖，(d)是沿著(c)中的線B-B’截取的剖面示意圖。如圖所示，如果反相器2041的不用的輸入管腳與VSS的第二電源總線2021連接，p+擴散層2008形成在P阱2007上，使用了經(jīng)過通路電極和第一金屬布線2014從p+擴散層2008連接到第二電源總線2021的襯底接觸，并且形成從第二電源總線2021經(jīng)過p+擴散層2008到P阱2007的通路。如果反相器2041的不用的輸入管腳與VDD的第二金屬電源總線2022連接，在N阱2005上形成n+擴散層2006，使用從n+擴散層2006經(jīng)過通路電極和第一金屬布線2013連接到第二金屬電源總線2022的襯底接觸，并形成從第二金屬電源總線2022經(jīng)過n+擴散層2006到N阱2005的通路。為了分配這種襯底接觸，通過掩模操作可以找到放置襯底接觸的部分區(qū)域，并在找到的部分區(qū)域中自動產(chǎn)生襯底接觸。為尋找可以放置襯底接觸的部分區(qū)域，可以使用檢測擴散層、多晶硅層等的所有層的技術、檢測標準單元和在單元中確定不能放置襯底接觸的技術等。
如上所述，在本例中，通過進行掩模操作，為電源VDD產(chǎn)生n+擴散層-N阱型的襯底接觸，或為電源VSS產(chǎn)生p+擴散層-P阱型的襯底接觸，由此即使在沒有添加保護二極管的結構中也能提供流向擴散層的通路。這樣，把不用的管腳連接到電源總線并固定不用的管腳的電壓不會引起天線規(guī)則失效。由于阱電壓趨于穩(wěn)定，所以還提高了抗噪聲能力、抗鎖定能力等。
下面參照圖6A-6D介紹第四實施例的半導體器件、半導體器件設計支持系統(tǒng)和半導體器件設計方法。圖6A-6D是概念性地表示第四實施例半導體器件布局的示意圖。
本例的特征在于，當假設引到柵極的布線導體的面積和柵極的面積之間的比是天線比時，限制每一布線層中引到柵極的每個布線導體的面積或布線長度，使其天線比小于半導體器件中可容許的天線比的一半，并且被至少分成三部分用于布線。
下面參照圖6A-6D的示意圖介紹本例的半導體器件。圖6A示意性地表示與反相器901的輸入管腳連接的第j布線層的金屬布線902的布線布局。在圖6B中，為防止長布線902超過容許的天線比而發(fā)生天線規(guī)則失效，在單元間布線步驟中可以布置在一個布線層上的一個信號布線的長度被限制到規(guī)則值的一半或更小。即，布線是由第j布線層的金屬布線912、第(j+1)布線層的金屬布線913和第j布線層的金屬布線914構成。在圖6C中，長度設置到規(guī)則值的三分之一或更小，該布線由第j布線層的金屬布線922、第(j+1)布線層的金屬布線923和第j布線層的金屬布線924構成。
例如，在圖6A中，假設當在金屬布線902中積累超過電荷量Q的電荷時，天線故障發(fā)生在反相器901的柵氧化膜中，在腐蝕第(j+1)布線層時流入柵氧化膜的電荷量可以減少到大約比通過把第j布線層的金屬布線902分割成三部分時的一半多一點，從而第(j+1)布線層的金屬布線913的布線長度比如圖6B中的天線比的一半還少，或者在腐蝕第(j+1)布線層時流入柵氧化膜的電荷量可以減少到大約為如圖6C所示通過把布線分成三部分的三分之二；可以抑制天線故障的發(fā)生。
在圖6D中，可以布置在一個布線層上延伸的一個信號布線的長度被限制到規(guī)則值的五分之一或更少，該布線由第j布線層的金屬布線932、934和936和第(j+1)布線層的金屬布線933和935構成，由此當?shù)趈布線層的金屬布線936(開口部分)的圖形被腐蝕時，它沒有與反相器931的柵氧化膜連接，并且在腐蝕第(j+1)布線層時沒有電荷積累在第j布線層的金屬布線934中。這樣，流入反相器931的柵氧化膜的電荷量可以減少到五分之三，并可以抑制天線故障。
如上所述，在本例中，在同一布線層中連續(xù)延伸的布線的長度被限制到原始天線規(guī)則值的一半，并且被分成至少三部分，由此強行改變布線，長布線可以被分割，并可以抑制布線的天線比；結果減少了天線失效發(fā)生的數(shù)量。
下面參照圖7A-7C和圖8介紹第五實施例的半導體器件、半導體器件設計支持系統(tǒng)和半導體器件設計方法。圖7A-7C是概念性地表示第五實施例的半導體器件布局的示意圖。圖8是表示第五實施例的半導體器件設計方法的流程圖。
本例的特征在于，在P阱上n+擴散層和接觸能或不能放置的位置或在N阱上p+擴散層和接觸能或不能放置的位置被定義為用登記裝置511或在登記步驟S1101在單元庫505中要登記的單元的形狀數(shù)據(jù)，用確定裝置514或在確定步驟S1104確定引到柵氧化膜的布線導體是否是超過半導體器件中可容許的天線比，如果布線導體超過可容許的天線比，搜索可放置位置或不是不可放置的位置，用插入裝置515或在插入步驟S1106插入n+擴散層-P阱型保護二極管或p+擴散層-N阱型天線二極管。
下面參照圖7A-7C介紹本例的半導體器件。圖7A是表示標準單元方法中的布置和布線布局的示意圖。在圖中，包括NAND門電路1011的單元1001、包括NOT門電路1012的單元1002和包括NAND門電路1013的單元1003相鄰布置。VDD電源總線1005被布線在這些單元的上面，VSS電源總線1006被布線在這些單元的下面。布線導體1004與NAND門電路1013的一個輸入連接。
對于具有相當空區(qū)域的單元，如在單元庫505中被登記的單元的包括NOT門電路1012的單元1002，預先以圖7B中的P01所示的形式確定在P阱上n+擴散層和接觸可以布置的位置或在N阱上p+擴散層和接觸可以布置的位置。
在圖7A中，如果布線導體1004被確定為引起天線規(guī)則失效的布線，在布線導體1004的路線上搜索可布置的位置，如圖7C所示，n+擴散層-P阱型保護二極管1022設置在位置P01，用于防止天線規(guī)則失效的發(fā)生。
本例的半導體器件設計支持系統(tǒng)502具有如圖2所示的結構，與第二實施例的一樣。但是在第六實施例中，標號515是插入裝置，在天線規(guī)則失效發(fā)生時用于在布線導體附近尋找可布置位置和插入n+擴散層-P阱型保護二極管或p+擴散層-N阱型天線二極管。
在本例中，半導體器件的設計如下在圖8的流程圖中，首先在步驟S1101，用登記裝置511在單元庫505中登記單元。在P阱上n+擴散層和接觸可以布置的位置或在N阱上p+擴散層和接觸可以布置的位置，即，n+擴散層-P阱型保護二極管或p+擴散層-N阱型天線二極管可以插入的位置定義為已登記單元的形狀數(shù)據(jù)。在步驟S1102中，單元被單元布置裝置512組合和布置，同時根據(jù)所給的邏輯電路說明501定位單元庫505。在步驟S1103，布置的單元之間的布線由單元間布線裝置513確定，同時根據(jù)所給的邏輯電路說明501定位單元庫505。
在步驟S1104，用確定裝置514檢測布線導體的天線規(guī)則。即，確定引到柵氧化膜的布線導體是否滿足可容許的天線比。如果布線導體超過可容許的天線比(發(fā)生天線規(guī)則失效)，在步驟S1105插入裝置515在該布線導體的布線路徑附近搜索可以設置保護二極管的位置，并在步驟S1106把保護二極管插入搜索到的位置。此外，在步驟S1107，布置和布線裝置516對受插入保護二極管影響的單元間布線進行輔助校正。如果在步驟S1104中沒有發(fā)生天線規(guī)則失效，則布局設計結束。
如上所述，在本例中，為自動插入保護二極管，在CAD(計算機輔助設計)系統(tǒng)中，不需要確定保護二極管的設置位置，同時觀察擴散層、多晶硅等各個相關層，從而CAD系統(tǒng)的處理量非常輕。因為形成P阱和用于P阱的n+擴散層的結構，與形成N阱和用于N阱的p+擴散層的結構相比，可以將面積的增加抑制到與阱隔離距離一樣大。
下面參照圖2、圖9A和9B和圖10介紹根據(jù)第六實施例的半導體器件、半導體器件設計支持系統(tǒng)、半導體器件設計方法。圖9A和9B是概念性地表示第六實施例的半導體器件布局的示意圖。圖10是描述第六實施例的半導體器件設計方法的流程圖。
本例的特征在于，用確定裝置或在確定步驟S1504確定在半導體器件中引到柵極并在第i布線層中具有長布線的布線導體是否超過可容許的天線比，如果布線導體超過可容許的天線比，第i布線層中的長布線在柵極附近被切割，并且該布線導體用插入裝置515或在插入步驟S1506通過以下方式形成，即把第i布線層中從柵極連接到切割點的短布線導體部分和切割點前面的第i布線層中的長布線導體部分通過第i布線層上面的第j布線層(i＜j≤n)中長度至少為兩柵格長的橋布線導體連接。
下面將參照圖9A和9B的示意圖介紹本例的半導體器件。如前面相關技術中所述，在如圖9A所示在第i布線層中存在非常長的金屬布線1407的布局中，當腐蝕第i布線層中的金屬布線1407時，反相器1401的漏擴散層沒有與金屬布線1407連接，該布線可能引起對反相器1402的晶體管柵氧化膜的天線故障。為解決該問題，在圖9B中，在第(i+1)布線層中的橋布線1403被插入到反相器1402的柵極附近的長布線中。
當?shù)趇布線層中的金屬布線被腐蝕時，第i布線層中的長布線1407b從反相器1402的柵極斷開，因為存在橋布線。在存在橋布線時，布線導體被分割之后，與柵極側(cè)連接的布線1409被縮短，而且具有抑制對反相器1402柵氧化膜的天線故障的優(yōu)點。
本例的半導體器件設計支持系統(tǒng)502具有圖2中所示的結構，與第二實施例一樣。但是在第六實施例中，標號515是用于切割在柵極附近發(fā)生天線規(guī)則失效的第i布線層中的長布線和通過如下方式形成該布線導體的插入裝置，所述方式為即把第i布線層中從柵極連接到切割點的短布線導體部分和切割點前面的第i布線層中的長布線導體部分通過第i布線層上面的第j布線層(i＜j≤n)中長度至少為兩柵格長的橋布線導體連接。
在本例中，半導體器件布局的設計如下在圖10的流程圖中，首先在步驟S1501，單元預先用登記裝置511在單元庫505中登記。在步驟S1502，用單元布置裝置512組合和布置單元，同時根據(jù)所給的邏輯電路說明501定位單元庫505。在步驟S1503，用單元間布線裝置513確定所布置單元之間的布線，同時根據(jù)所給的邏輯電路說明501定位單元庫505。
在步驟S1504中，用確定裝置514對布線導體檢測天線規(guī)則。即，確定引到柵極的布線導體是否滿足可容許的天線比。如果長布線超過可容許的天線比(發(fā)生天線規(guī)則失效)，在步驟S1505插入裝置515切割柵極附近的第i布線層中的長布線并用如下方式形成該布線導體，即把第i布線層中從柵極連接到切割點的短布線導體部分和切割點前面的第i布線層中的長布線導體部分通過第i布線層上面的第j布線層(i＜j≤n)中長度至少為兩柵格長的橋布線導體連接。另外，在步驟S1507，布置和布線校正裝置516對由于保護二極管的插入而受影響的單元間布線進行輔助校正。如果在S1504中沒有發(fā)生天線規(guī)則失效，則布局設計結束。
在相關技術中，如果天線規(guī)則失效發(fā)生或沒有發(fā)生，都采用圖9A或9B的結構。但是通過本例的半導體器件，圖9B所示的橋布線布置在柵極附近。此外，以前偶然存在的橋布線是用于給信號布線定路線的。這樣，第(i+1)布線層中的布線要求信號部分上下分布和跨越，因此需要至少三個柵格的長度。本例意在用于切割第i布線層中的長布線和經(jīng)過第(i+1)布線層中的橋布線連接切割部分，因此第(i+1)布線層中的布線只需要至多兩個柵格的長度。兩個柵格長度的橋布線是為跨過另一信號所使用的前一橋布線所不能具備的結構。根據(jù)本例防止天線規(guī)則失效的措施是非常實用的，因為它只需要在布線步驟采取，并且消除了在晶體管步驟中添加保護二極管的必要。
由于與圖9A中的長布線1407相比，圖9B中經(jīng)過通路電極1413和1414的布線部分1403、1407b和1409使用只有兩個柵格長度的上層布線，所以在采取根據(jù)本例的措施之前和之后信號布線長度、用于信號布線的寄生負載電容等都變化很小。因此，在采取防止天線規(guī)則失效之后設計者再想消除邏輯電路設計中的操作時序失效不太可能；并且可以達到有效的半導體器件設計。
此外，參考圖11A-11D說明本例的具體應用例子。圖11A是在采取橋布線之前的圖形圖，圖11B是采取橋布線之后的圖形圖，圖11C是具有相等的方向余量的橋布線的示意圖，圖11D是具有不同方向余量的橋布線的示意圖。
這里使用算法用于使用搜索裝置517(在搜索步驟1505)在疊加在第i布線層中的長布線上的第j布線層中搜索兩個或多個連續(xù)空柵格的區(qū)域并從相對于第i布線層中的長布線上的柵極附近一側(cè)被搜索到，并且把上述橋布線導體插入到插入裝置515中所搜索到的區(qū)域中。
例如，在圖11A中，假設在具有第i布線層中的金屬布線1601a-1601e、第(i+1)布線層中的金屬布線1602a-1602h和引到柵氧化膜的第(i-1)布線層中的金屬布線1600的布線布局中第i布線層中的金屬布線1601c被確定有天線規(guī)則失效。
在這種情況下，作為采取的措施，第i布線層中的金屬布線1601c上面的第(i+1)布線層中的兩個或多個連續(xù)空柵格被從與柵氧化膜附近的第(i-1)布線層中的金屬布線1600連接的一側(cè)搜索。如果不存在兩個連續(xù)空柵格，可以生成它們。形成天線布線的第i布線層中的金屬布線1601c在兩個連續(xù)空柵格的區(qū)域中被切割成兩部分，第i布線層中的金屬布線切割部分1601c’和1601c”被第(i+1)布線層中的長度為兩個柵格的橋布線1603連接。圖中連接部分的三角符號表示第i布線層金屬和第(i+1)布線層金屬的連接通路電極。在圖11A-11D所示的具體例子中，在第(i+1)布線層中需要至少兩個連續(xù)空柵格的區(qū)域，但是在第i布線層中不需要新的布線柵格。只需要對布局圖形和電路性能非常小的改變；該具體例子是理想的應用例子。
由于已經(jīng)假設金屬布線到通路電極相等的方向余量而進行了說明，如圖11C所示，提供了使用兩個柵格長度的橋布線1603的措施。但是，應該注意到，如果金屬布線距離通路電極具有不同的方向余量，如圖11D所示，為在接觸形狀的長方向連接橋布線，橋布線變?yōu)槿齻€柵格的長度(為在接觸形狀的短方向連接橋布線，可以為兩個柵格長度)。不同的方向余量設計成使得布線間隔可以在小余量的一個方向窄；增加稱為保留物的凸出金屬，以便提供接觸區(qū)域和電遷移電阻。
如上所述，在本例中，如果在頂層的第j布線層中存在布線的兩個空柵格(或如果可以產(chǎn)生兩個空柵格)，可以防止天線故障或天線規(guī)則失效的發(fā)生。通過搜索從長布線的柵極附近一側(cè)的區(qū)域確定布置橋布線的點，從而在長布線被橋布線切割之后也可以抑制由引到柵極側(cè)的剩余布線引起的天線故障。由于使用了第j布線層中的布線的空柵格，所以基本沒有對其它布線層進行大移動，在采取防止天線規(guī)則失效的措施之前和之后整個布局基本沒變，并且大邏輯電路上的信號時序也沒改變。由于使用了頂布線層，如果從底部按順序開始掩模順序同時布局設計以縮短設計期間，可以容易控制頂布線層的布線布局以處理天線規(guī)則并可以有效地采取防止天線規(guī)則失效的措施。
下面將說明如果在頂層的第j布線層中不存在兩個或多個連續(xù)空柵格在插入裝置515(或在搜索裝置517或在搜索步驟1505)中要采取的措施。
在第六實施例的第一改型中，從相對于第i布線層中的長布線的柵極附近一側(cè)搜索疊加在第i布線層中的長布線上的第j布線層中的空柵格的第一區(qū)域，疊加第一區(qū)域的第i布線層的位置被設置為長布線的切割點，第i布線層中的切割點前面的長布線導體移動到含有疊加在移動之后切割點上的第j布線層中的第二區(qū)域的另一空區(qū)域，采用在第一和第二區(qū)域上延伸的該布線導體作為第j布線層中的橋布線導體。
圖12是描述如果在第(i+1)布線層中不存在兩個或多個連續(xù)的空柵格而要采取的措施的布局圖；圖12A是在采取措施之前的圖形圖；圖12B是采取措施之后圖形圖。首先在圖12A中，假設在具有第i布線層中的金屬布線1701a-1701f、第(i+1)布線層中的金屬布線1702a-1702i、和在引到柵氧化膜的第(i-1)布線層中的金屬布線1700的布線布局中第i布線層中的金屬布線1701c被確定有天線規(guī)則失效。
在這種情況下，作為措施，從與柵氧化膜附近的第(i-1)布線層中的金屬布線1700連接的一側(cè)搜索第i布線層中的金屬布線1701c上的第(i+1)布線層中的兩個或多個連續(xù)空柵格的第一區(qū)域，但是沒有發(fā)現(xiàn)。然后，從柵氧化膜附近一側(cè)搜索第i布線層中金屬布線1701c上的第(i+1)布線層中的兩個或多個連續(xù)空柵格的第一區(qū)域。從第一區(qū)域引出第(i+1)布線層中的橋布線的一端，第i布線層中的布線1701c被切割為布線1701c’。然后搜索第(i+1)布線層中第一區(qū)域下面的第n布線層中的空柵格的第二區(qū)域，確定切割點前面的第i布線層中的布線導體是否可以移動到含有第二區(qū)域的空區(qū)域中。如果可以移動到該區(qū)域，移動到布線1701e’和第二區(qū)域的布線導體作為橋布線的另一端。
如上所述，在該改型中，即使在頂層的第j布線層中不存在布線的兩個或多個連續(xù)空柵格，如果可以找到第j布線層中的空柵格的第一區(qū)域，第i布線層中的切割點前面的布線導體可以移動到的區(qū)域，和第j布線層中的空柵格的第二區(qū)域，就可以可靠地防止天線故障或天線規(guī)則失效的發(fā)生。
在第六實施例的第二改型中，如果不能確定插入?yún)^(qū)域，從相對于第i布線層中的長布線的柵極附近一側(cè)搜索疊加在第i布線層中的長布線上的第j布線層中的空柵格的第一區(qū)域，第j布線層中的橋布線導體被插入距離第一區(qū)域至少兩個柵格長度的第二區(qū)域中，疊加在第二區(qū)域上的第i布線層中的布線導體被再次布線。
這樣，即使在頂層的第j布線層中不存在布線的兩個或多個連續(xù)空柵格，如果能找到第j布線層中的空柵格的第一區(qū)域，就可以可靠地防止天線故障或天線規(guī)則失效的發(fā)生。由于在布線作為整體轉(zhuǎn)移時校正布線布局，所以在采取抑制天線規(guī)則失效的措施之前和之后布線導體的布局不會改變很大，操作時序等也基本不變。
下面參照圖13A和13B討論一個特定例子。在該特定例子中，如圖3A所示，如果在到柵氧化膜的第(i-1)布線層中的布線1800上面第(i+1)布線層中布線柵格是空的，并且對于該柵格下面的第i布線層中具有可改變的點，則使用布線1800上面的空柵格以安裝具有頂布線層的橋布線。似乎這個例子的存在很偶然并且非常罕見，但是如果輸入管腳上的其它任何布線被強行去掉，并對輸入管腳加上具有頂布線層的布線橋，然后再布局，這個例子是適用的。
在第六實施例的第三改型中，如果不能確定插入?yún)^(qū)域，從相對于第i布線層中長布線的柵極附近一側(cè)找到不連續(xù)的并各含有覆蓋第i布線層中長布線的第j布線層中空柵格的第一區(qū)域和第二區(qū)域，并且第j布線層(j＜k≤n)上的第k布線層中的橋布線導體被插入到第一和第二區(qū)域之間。
圖14是描述如果在第(i+1)布線層中不存在布線的兩個或多個連續(xù)空柵格時要采取的措施的布局圖形；圖14A是采取措施之前的圖形圖；圖14B是采取措施之后的圖形圖，圖14C是描述采取措施之后的布線的示意圖。首先在圖14A中，假設在具有第i布線層中的金屬布線1901a-1901e、第(i+1)布線層中的金屬布線1902a-1902h、和在引到柵氧化膜的第(i-1)布線層中的金屬布線1900的布線布局中第i布線層中的金屬布線1901c被確定有天線規(guī)則失效。
在這種情況下，作為措施，從與柵氧化膜附近的第(i-1)布線層中的金屬布線1900連接的一側(cè)搜索第i布線層中的金屬布線1901c上的第(i+1)布線層中的兩個或多個連續(xù)空柵格的第一區(qū)域，但是沒有發(fā)現(xiàn)。然后，如果可以檢測到具有每個含有第i布線層中的金屬布線1901c上的第(i+1)布線層中空布線柵格的兩個遠距離的區(qū)域，兩個區(qū)域被具有第(i+2)布線層中的金屬布線的橋布線1903連接，如圖14B所示。在該改型中，如圖14C所示，使用上層的第(i+2)布線層，但是如果不存在兩個連續(xù)的空柵格，也可以采取橋布線的措施，在形狀上不會有大的變化，因此該改型提供了防止在下層中的金屬布線中發(fā)生天線規(guī)則失效的方便措施。
如上所述，根據(jù)半導體器件、半導體器件設計方法、半導體器件設計方法記錄介質(zhì)和半導體器件設計支持系統(tǒng)，可以防止在半導體工藝中由發(fā)生在形成金屬布線時等離子體步驟的天線效應引起的天線故障。如果發(fā)生天線故障或天線規(guī)則失效，可以用CAD工具等的自動處理以高速度和精確地處理。此外，可以盡可能地用CAD工具等的自動處理盡可能用頂層布線防止天線故障或天線規(guī)則失效。結果，可以用小規(guī)模的改變來處理天線故障或天線規(guī)則失效，從而在采取措施之前和之后邏輯電路上的操作時序不會太大改變。
權利要求
1.一種半導體器件，通過組合和布置預先登記的功能模塊并根據(jù)給定的邏輯電路說明確定布線圖形來形成，其中所述功能塊的未使用的輸入管腳經(jīng)由包含第一導電類擴散層和第一導電類型阱的襯底接觸、或包含第二導電類型擴散層和第二導電類型阱的襯底接觸與第一或第二電源導通。
2.一種半導體器件設計方法，通過組合和布置預先登記的功能模塊并根據(jù)給定的邏輯電路說明確定布線圖形來形成半導體器件，所述設計方法包括以下步驟產(chǎn)生包含第一導電類擴散層和第一導電類型阱的襯底接觸或包含第二導電類型擴散層和第二導電類型阱的襯底接觸，使得所述功能塊的未使用的輸入管腳經(jīng)由襯底接觸與第一或第二電源導通。
3.一種計算機可讀記錄介質(zhì)，將權利要求2所述的半導體器件設計方法存儲為使計算機執(zhí)行該半導體器件設計方法的程序。
4.一種半導體器件設計支持系統(tǒng)，通過組合和布置預先登記的功能模塊并根據(jù)給定的邏輯電路說明確定布線圖形來自動地形成半導體器件，所述設計支持系統(tǒng)包括用于產(chǎn)生包含第一導電類擴散層和第一導電類型阱的襯底接觸、或包含第二導電類型擴散層和第二導電類型阱的襯底接觸的裝置，使得所述功能塊的未使用的輸入管腳經(jīng)由襯底接觸與第一或第二電源導通。
全文摘要
一種半導體器件，通過組合和布置預先登記的功能模塊并根據(jù)給定的邏輯電路說明確定布線圖形來形成，其中所述功能塊的未使用的輸入管腳經(jīng)由包含第一導電類擴散層和第一導電類型阱的襯底接觸、或包含第二導電類型擴散層和第二導電類型阱的襯底接觸與第一或第二電源導通。
文檔編號H01L23/485GK1790698SQ200510113490
公開日2006年6月21日 申請日期1999年4月7日 優(yōu)先權日1998年4月7日
發(fā)明者石倉聰 申請人:松下電器產(chǎn)業(yè)株式會社