專利名稱：改進的hdp氮化物基ild蓋層的制作方法
技術領域：
本發(fā)明涉及到半導體器件的制作，更確切地說，是涉及到互連結構如鑲嵌式互連結構的層間介電(ILD)蓋層技術。
背景技術：
集成電路(IC)器件(亦稱為半導體芯片)可包含數(shù)百萬只晶體管和其他電路元件，這些元件都制作在一塊單晶硅襯底(晶片)上。在IC器件工作時，通常復雜的網絡信號將被路由選擇以連接分布在器件表面上的電路元件。隨著電路元件的復雜性增大，元件數(shù)增多，對器件上這些信號的有效路由選擇就越難。因此，更加希望形成多層面的互連方案，如雙鑲嵌引線(互連)結構，因為這會在復雜IC上大量的晶體管與其他電路元件間有效地提供高速的信號路由圖形。
鑲嵌技術一般說來，鑲嵌技術包括淀積層間介電(ILD)層，如二氧化硅(SiO2；也簡稱為“氧化物”)；在ILD中制作開孔；用金屬例如銅(Cu)過填充此開孔；然后用化學機械拋光(CMP)法除去過多的金屬，而得到平面的互連結構。這就在多層布線的全部“互連結構”中得到了一個“引線層”(或“互連層”)。此互連層中的開孔可為與集成電路(IC)芯片表面平行延伸的溝槽，而填充的溝槽稱為“引線”或“線條”。引線被用來從晶片上第一處將信號路由選擇至遠離該處的第二處。制作引線的溝槽可以只從其上表面平行地部分延伸到ILD的厚度中(例如，一半厚度)。在某種意義上，銅導體是“鑲嵌”在ILD中的。
作為替代，互連層中的開孔也可為垂直于IC表面完全穿過ILD層的通道，用來使較高引線層或本引線層的上層引線(在下面描述的雙鑲嵌結構中)與較低引線層的下層引線相連。填充的通道典型地簡稱為“通道”，有時也稱為“柱塞”，尤其是與下層的第一金屬化層(M1)或下層的MOS(金屬-氧化物-半導體)結構元件連接時。通道和引線這里都稱為“導體”，因為其目的是傳輸電信號。
在“雙”鑲嵌技術中，ILD中的開孔包括與上層溝槽部分連接的下接觸或通道孔部分，且通道孔和溝槽部分是同時填充的。
目前，制作在集成電路芯片上的互連結構包括最小光刻特征尺寸(現(xiàn)在約為0.25μm(微米)，表示為1×(稱為“細線”))的至少約2-8個引線層，在這些層上面的約2-4個引線層(稱為“寬線”)，其線寬為約2×或約4×細線最小線寬。通道的典型寬度約為130nm(納米)，且通常有多余的通道來有效地連接上層和下層的引線。1μm(微米)＝1000nm(納米)。
在互連金屬化中銅(Cu)和Cu合金作為替代鋁(Al)和Al合金的候選者已受到顯著的注意。Cu較貴，易加工，且比Al有較低的電阻率。此外，與鎢(W)相比，Cu的電學性質有改善，使之成為用作柱塞和導電引線所希望的金屬。這里所用的“Cu”包括高純元素銅及Cu基合金，例如含有少量錫、鋅、錳、鈦、鎂、鍺、鋁和硅的Cu合金。
由于Cu會通過層間介電層(ILD)材料如二氧化硅而擴散，Cu互連結構應被擴散阻擋層(或“襯層”)包圍。常規(guī)的作法是在ILD中制作鑲嵌開孔，然后在通道或引線淀積Cu之前，在ILD中開孔的側壁和底部襯以淀積的阻擋層如TaN。
典型的擴散阻擋層金屬包括鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、鈦-鎢(TiW)、鎢(W)、氮化鎢(WN)、Ti-TiN、氮化鈦硅(TiSiN)、氮化鎢硅(WSiN)、氮化鉭硅(TaSiN)、以及包圍Cu層的氮化硅。使用這樣的阻擋層材料來包圍Cu的優(yōu)點是不僅限于Cu與介電層之間的界面，也可包括Cu與其他金屬之間的界面。
任何Cu導體的上表面(典型地，一條指定的引線將總是由一通道與上層導體的下表面連接)也必須予以保護，例如防止氧化。為封蓋銅互連線的上表面，典型地使用介電材料的“蓋層”如氮化硅(Si3N4；也簡稱為“氮化物”)。蓋層也稱為“鈍化層”。通常鈍化層在后面的工藝中也必須起止蝕層的作用，然而，最佳的止蝕層材料卻往往不是最佳的鈍化層。例如，氮氧化硅(SiON)是有用的止蝕層，但因為在銅與氮氧化硅間會剝離(delamination)而不大希望用作鈍化層。氮化硅(SiN)避免了起層問題，因而是優(yōu)選的鈍化材料，但不大希望用作止蝕層。
圖1說明了利用上述的銅金屬化、阻擋層及保護蓋層的常規(guī)BEOL(后端線)互連結構100。所說明的互連結構100包含第一互連層110和第二互連層130，并表示為(作為實例)制作在襯底102如半導體晶片上，晶片含有多個邏輯電路元如晶體管。在襯底102中示出的一個“普通”接觸區(qū)104是，例如，制作在MOSFET(金屬-氧化物-半導體場效應晶體管)源區(qū)或漏區(qū)的電極。
應清楚地了解，圖1所說明的只是集成電路(IC)器件的一個極小(可用顯微鏡看到)部分，而半導體晶片包含有大量這樣的器件。例如，所示者可為半導體晶片上僅有幾個微米(μm)的寬度，而晶片的直徑為數(shù)英寸。再者，在“現(xiàn)實生活”中的事物并不如所示那樣整齊清楚，線性和均勻。然而，對于與本發(fā)明有密切關系的本領域的一名技術人員，當考慮相關描述的正文的前后關系時，本專利申請中所示的此圖和其他圖對了解本發(fā)明將是很有用的。
第一互連層110包含層間介電層(ILD)112，例如用化學汽相沉積法(CVD)制備的氧化物，其典型厚度為8,000-10,000(埃)，或800-1000nm(納米)。(1nm＝10)在“先通道”的鑲嵌工藝中，例如用反應離子刻蝕(RIE)法制作通道116，使之延伸至ILD 112的下表面(在此情形下就是襯底102上的電極104)。然后，制作(也用RIE法)溝槽114，它從ILD 112的上表面(如圖所示)向ILD 112中擴展，其深度通常為數(shù)(例如，4-5)千埃。
溝槽114和通道116構成了ILD 112中的“開孔”。阻擋層118如TaN，用例如濺射或CVD法來淀積，使之襯在ILD 112中“開孔”的側壁和底部。阻擋層118的典型厚度為600-1000，而金屬阻擋層也淀積在ILD 112的上表面上。
然后在有襯層的開孔中淀積銅(Cu)120。接著進行化學機械拋光(CMP)從ILD 112表面除去過量的阻擋層材料和銅，留下平整的表面以進行下面的半導體制作工藝。銅120在溝槽114中形成引線(或線條)，而在通道116中形成了柱塞(或通道)。由于引線的上表面是曝露的，用CVD法在引線表面上淀積蓋層122，如氮化物，其典型厚度為500(50nm)。此蓋層122最終被圖形化，在淀積下一個介電層(132)后，用光致抗蝕劑(未示出)和常規(guī)的光刻技術制作開孔124，使后面(上層)引線層(130)的通道(136)可與溝槽114中的引線120接觸。
第二互連層130制作在第一互連層110上，并與之基本相同。兩個互連層110和130都是由雙鑲嵌工藝制作的。第二互連層130包含層間介電層(ILD)132，例如氧化物。用RIE法制作延伸至ILD 132下表面的通道136(對比116)。在ILD 132中制作溝槽134(對比114)。溝槽134和通道136構成了ILD 132中的“開孔”。
制作通道136后，對蓋層122開孔124，使得在第二互連層130的通道136中填充的金屬140，可與下面第一互連層110的溝槽114中填充的金屬120形成電接觸。
淀積阻擋層138，例如TaN，使在ILD 132開孔的側壁和底部形成襯層，其工藝過程如上所述。在有襯層的開孔中淀積銅(Cu)140，其工藝過程如上所述。銅140在溝槽134中形成引線(或線條)，而在通道136中形成了柱塞(或通道)。在ILD 132和引線140表面上淀積蓋層142，例如氮化物。如有需要，將對蓋層142開孔(對比124)，以使后面的(上層)引線層(未示出)通道(未示出)與溝槽134中的引線140形成接觸。
圖1所示的雙鑲嵌互連結構100是利用本領域技術熟練人員所知的常規(guī)鑲嵌工藝步驟制作的。由于這樣的技術是眾所周知的，且對了解本發(fā)明不是關鍵的，所以這里不對之作詳細討論。為了說明得清楚起見，應知已省略了如籽層、粘附層、清洗步驟等各種步驟和材料。
介電層112和132可為相同或不同的無機或有機絕緣材料。合適的介電材料包括，但不限于SiO2、富碳氧化物、氟化SiO2、聚酰亞胺、金剛石、類金剛石的碳、硅聚合物、paralyene聚合物、氟化類金剛石的碳、以及其他類似的介電化合物。
低κ介電材料半導體器件典型地由互連結構(例如，金屬引線)連接在一起而形成有用的電路，互連結構包含導體材料如銅(Cu)或鋁(Al)及介電材料如二氧化硅(SiO2)。這些互連結構的速度可粗略地設為與引線電阻(R)和線間電容(C)的乘積成反比。用銅(Cu)代替鋁(Al)可減小引線電阻(因而，提高速度)。為進一步減少延遲和提高速度，也希望降低電容(C)。這里可用的一種方法是降低層間介電層(ILD)介電材料的介電常數(shù)“κ”。因此，很有興趣開發(fā)與集成電路技術兼容的“低κ”介電材料及其淀積方法。
通常用于層間介電層(ILD)的介電材料為二氧化硅(SiO2；也簡稱為“氧化物”)。氧化物的介電常數(shù)κ至少為3.85，典型地為4.1-4.3，或更高?？諝獾慕殡姵?shù)κ接近1.0。按照定義，真空的介電常數(shù)κ為1.0。
已經知道各種低κ介電材料，并定義為介電常數(shù)κ小于3.85的材料，換言之，介電常數(shù)小于氧化物。有時，將κ＜2.5的材料稱為“超低κ”材料。這些低κ和超低κ介電材料一般可由其組分和/或其典型的淀積方法來表征。
淀積是一種工藝，借此工藝在半導體晶片表面上沉積電絕緣的(介電膜)或導電的材料膜?；瘜W汽相沉積法(CVD)通過反應室中各種氣體間發(fā)生化學反應而用來淀積介電膜和導體膜。等離子體增強化學汽相沉積法(PECVD)使用感應耦合等離子體來在淀積過程中產生各種不同的離子和原子物質。與相應的熱CVD工藝相比，PECVD典型地得到低溫淀積膜。旋轉涂敷淀積用來淀積如光致抗蝕劑之類的材料，也可用來淀積介電材料。晶片被敷以液態(tài)材料，然后以高達6000轉/分的速率自轉，在此期間，液體因離心力而均勻地分布在表面上，接著用低溫烘烤使材料固化。
旋轉涂敷低κ材料的實例包括-由Dow Chemical出售的BCB(二乙烯基硅氧烷雙苯并環(huán)丁烯)-由Dow Chemical出售的SiLKTM，一種κ＝2.65的有機聚合物，與BCB相似。
-由Honeywell出售的NANOGLASSTM，一種κ＝2.2的無機多孔聚合物。
-FLARE 2.0TM介電材料，一種有機低κ聚(芳基烯)醚，購自Allied Signal，Advanced Microelectronic Materials，Sunnyvale，Calif.
-無機材料如旋轉涂敷的玻璃(SOG)、氟化硅玻璃(FSG)以及，特別是，摻甲基的多孔石英，被專業(yè)技術人員稱為黑金剛石或BD。
-有機硅酸鹽材料，如JSR LKD 5109(一種旋轉涂敷材料，JapanSynthetic Rubber)。
-有機聚合物(氟化物或非氟化物)、無機聚合物(非多孔的)、無機-有機混合物、或多孔材料(干凝膠或氣凝膠)。
-聚對二甲苯族聚合物材料、聚萘族聚合物材料、或聚四氟乙烯。
低κ化學汽相沉積(CVD)和等離子體增強CVD(PECVD)低κ材料的實例包括-由Applied Materials Inc.出售的黑金剛石TM，一種Si-O-C-H型材料的有機硅玻璃(OSG)，介電常數(shù)κ為2.7-3.0(例如2.9)。
-由Novellus System，Inc.出售的CORALTM，也是一種Si-O-C-H型材料的有機硅玻璃(OSG)，介電常數(shù)κ為2.7-3.0。
-氟化SiO2玻璃(FSG)，以及-類金剛石的碳或摻氟的類金剛石碳(無定形C:F)。
也知道介電材料中的氣孔可降低介電常數(shù)。低κ介電材料可典型地從一開始就淀積為有或沒有氣孔，取決于工藝條件。由于空氣的介電常數(shù)接近1，多孔膜呈現(xiàn)出比其基材低的介電常數(shù)。一般說來，旋轉涂敷的材料(例如，SiLK，NANOGLASS)呈高度的多孔性。PECVD材料由于淀積方法而一般不呈這樣的高度多孔性。因此很難制備κ值＜2.5的CVD膜。對于有氣孔的低κ介電材料，重要的是在多孔介電層上覆蓋對其起濕氣阻擋作用的附加層或膜。
蓋層由于在淀積銅后需要低溫工藝，蓋層(也稱為“帽層”)典型地是在低于450℃的溫度下淀積的。因此，蓋層的淀積典型地是用等離子體增強化學汽相沉積法(PECVD)或高密度等離子體化學汽相沉積法(HDP CVD)來實現(xiàn)的，其淀積溫度一般約為200-500℃。
PECVD已被用于半導體器件制作中的許多其他應用。然而，在對銅互連使用帽層如氮化硅時，常規(guī)的PECVD氮化硅膜會產生可靠性問題。與PECVD氮化硅(或“PE氮化物”)相比，HDP氮化硅已表現(xiàn)出可靠性有改善。
HDP CVD膜，如氮化硅，與PECVD膜相比提供更優(yōu)越的電遷徙保護，因為HDP CVD膜更易使銅原子在帽層中沿互連表面停止運動。然而，在常規(guī)的HDP淀積工藝過程中，在互連結構形貌上的HDPCVD蓋層中會形成接縫，在此接縫處由于互連結構中的應力常會在蓋層中產生裂痕。若裂痕發(fā)生在銅導體上的部分蓋層中，銅導體就易于曝露在濕氣和其他氧源中。若裂痕發(fā)生在ILD上的部分蓋層中，則銅導體就易于曝露在通過ILD擴散的濕氣中。對于后一種情形，在用二氧化硅作為ILD材料的互連結構中，接縫的影響較小，因為濕氣在二氧化硅中的擴散速率是很低的。然而，在用低κ聚合熱固化介電材料如SiLKTM的互連結構中，這種接縫的影響就較大，因為濕氣通過大多數(shù)旋轉涂敷和CVD低κ材料的擴散速率是較高的。
而且，蓋層中的任何裂痕都可導致銅通過接縫擴散至ILD中。由于這種銅擴散，可在蓋層下面經接縫形成銅結節(jié)(nodule)。這種銅結節(jié)可引起相鄰互連線之間的漏電。
HDP氮化物是ILD蓋層的通用材料，因為它對下面銅(Cu)的擴散有極好的控制。然而，已發(fā)現(xiàn)HDP氮化物會呈現(xiàn)接縫(seams)而使反應物(例如，氧)由之進入下面的銅(Cu)層。
由于HDP氮化物的接縫問題，在HDP氮化物上加一個附加層來封住接縫，例如已建議使用UV氮化物(紫外氮化物；“UVN”)或其他等離子體氮化物。(UVN類似于且有時稱為PECVD或簡稱為PE氮化物)。然而，PE氮化物對氧沒有選擇性，且將在通道RIE期間犧牲(compromise)。另一種辦法是改變RIE的選擇性，但是這會增大底腐蝕(underetched vias)通道的幾率。再一種辦法是改換氮化物蓋層，但這會失去Cu上的HDP氮化物在電遷徙方面的益處。
UV氮化物(UVN)是在某種選擇的條件下淀積的PE CVD(PE)氮化物的特殊形式；然而，所有的PE氮化物都可由處理壓力以及產生HD等離子體所用的硬件而區(qū)別于高密度等離子體(HDP)氮化物。PE氮化物典型地是在標稱1Torr的壓力范圍下淀積的，而在HDPCVD中使用幾個mTorr(毫托)的壓力。一般主張，對于寬的RIE工藝窗口，PE氮化物比HDP氮化物容易腐蝕。

發(fā)明內容
本發(fā)明的一般目的是對ILD提供改進的HDP氮化物基蓋層，以得到較佳的電遷徙、較好的工藝窗口、及改善產量。本發(fā)明解決了因HDP氮化物的接縫而引起的Cu氧化或腐蝕的問題。
本發(fā)明一般涉及到氮化物蓋層疊層，它在保持Cu頂部上HDP氮化物在電遷徙方面益處的同時，能防止腐蝕透HDP氮化物。
按照本發(fā)明的一種實施方式，一種互連結構的蓋層，該互連結構包含層間介電(ILD)材料和鑲嵌在ILD表面中的銅導體，此蓋層包含由ILD表面和銅導體上的HDP氮化物構成的第一層；以及在第一層上由Si-C-H化合物構成的第二層。此Si-C-H化合物為，例如，BloK或N-BloK(Si-C-H-N)。關于使用N-BloK(或BloK)，在通道RIE期間這組材料是具有高選擇性的，使得RIE化學反應不致穿通下一引線層。碳和氮是關鍵元素。所選的材料也必須能在接著進行的溝槽RIE步驟的開通道孔期間被開孔(對比124)。ILD材料包括二氧化硅或低κ介電材料。
按照本發(fā)明的另一種實施方式，一種互連結構的蓋層，該互連結構包含層間介電(ILD)材料和鑲嵌在ILD表面中的銅導體，此蓋層包含由ILD表面和銅導體上的HDP氮化物構成的第一層；在第一層上選擇由UVN構成的第二層；以及在第二層上由HDP氮化物構成的第三層。關于UVN層，也可使用任何其他的等離子體(PE)氮化物。ILD材料包括二氧化硅或低κ介電材料。


考慮到下面結合附圖的描述，本發(fā)明的結構、工作和優(yōu)點將變得更加明顯。這些圖是為了說明而非對本發(fā)明進行限制。
為了說明清楚起見，在某些圖中省略了一些部分，或是未按比例說明。各剖面圖可為“片段”或“近觀”剖面圖的形式，省略了在“真實”剖面圖中可以見到的一些背景線條，以求說明清楚。
在附圖中，參考數(shù)字和圖注(標注，文字敘述)都可用于同樣的部分。如果提供了圖注，則只是為了幫助讀者而不應認為是限制。
在各個圖中，常以相似的數(shù)字表示相似的部分，其中典型地后兩位有效數(shù)字可以是相同的，而最重要的數(shù)字是圖號。
圖1為現(xiàn)有技術的多層引線互連結構分解的剖面圖。
圖2為現(xiàn)有技術的互連結構剖面圖，說明了HDP氮化物蓋層中的接縫。
圖3為現(xiàn)有技術的互連結構剖面圖，說明了在HDP氮化物中用UVN來解決與蓋層中的接縫有關的問題。
圖4為現(xiàn)有技術的圖3互連結構剖面圖，說明了HDP/UVN蓋層的問題。
圖5為本發(fā)明一種實施方式的互連結構剖面圖，在HDP氮化物上使用NBLoK(或BLoK)。
圖6為本發(fā)明一種實施方式的互連結構剖面圖，是在圖4HDP層的UVN層上添加HDP層。
具體實施例方式
在下面的描述中，為徹底了解本發(fā)明，闡明了許多細節(jié)。本領域技術人員將會理解，可改變這些具體細節(jié)而仍能達到本發(fā)明的結果。然而，為避免對本發(fā)明的描述產生不必要的干擾，可不詳細描述熟知的工藝步驟。
各種材料(例如，二氧化硅)可由其正式的和/或通用的名稱及其化學式來表示。關于化學式，其中的數(shù)字可表示為正常的字體而非下標。例如，二氧化硅可簡稱為“氧化物”，化學式為SiO2。例如，氮化硅(化學比為Si3N4，常簡化為“SiN”)可簡稱為“氮化物”。
在下面的描述中，可對說明的本發(fā)明實施方式給出示范的尺寸。這些尺寸不應視作限制。只是為了感受實際比例。一般說來，這是各個部分的位置、其對照成分、有時是重要的相對尺寸的關系。
如上所述，已發(fā)現(xiàn)Cu金屬化的HDP氮化物蓋(或帽)層具有良好的電遷徙性質。然而，對于HDP氮化物，已觀察到一些針孔(小破損)和接縫(互連結構外表的裂痕)，這會引起產量問題，因為在通道的反應離子刻蝕(RIE)和抗蝕劑剝離期間，能通過HDP氮化物接縫而到達Cu的O(氧)、F(氟)、和I(碘)可與Cu(銅)起反應。
圖2以剖面描述了互連結構(對比100)的兩個引線層210和230(對比110和130)，并且一般地說明了上述針孔和接縫引起的問題。
銅導體220(對比120)嵌在第一ILD層212(對比112)的溝槽中(見114)。銅導體下面的阻擋層218(對比118)保護著銅導體。在第一ILD層上淀積HDP氮化物蓋層222(對比122)。此HDP氮化物蓋層222是在ILD層212表面和銅導體220表面上。銅導體220的表面基本上與ILD層212的表面在同一平面上，典型地是化學機械拋光(CMP)的結果。
第二ILD層232(對比132)制作在第一ILD層上，通道236(對比136)制作在第二ILD層中。此通道236典型地是用反應離子刻蝕(RIE)制作的。這里，稱之為“通道RIE”。在此實例中，ILD層212和232二者都為二氧化硅(SiO2；氧化物)。
互連結構220與互連結構110的差別在于，通道236是在上面的第二互連層230中，以單鑲嵌式完全穿透互連層230，而不是上面的互連層130中的雙鑲嵌式溝槽(134)?；ミB層是單鑲嵌式還是雙鑲嵌式的，對于本發(fā)明的討論沒有特別的關系。其理念是保護引線層(互連層)中下面的銅導體，借以提高可靠性。
HDP氮化物蓋層222是絕緣體，當然，最后需要在通道236底部開孔，使填充通道236的金屬(未示出；對比140)能與第一互連層210中的銅導體220形成物理和電接觸。HDP氮化物蓋層222的示范厚度約為45-55nm。
如圖2所示，HDP氮化物蓋層222中的接縫“a”和“b”變成了濕氣進入通道(見由通道進入銅導體的彎曲向下箭頭d)，而使Cu與濕氣起反應，這可導致Cu金屬體膨脹而使蓋層222斷裂。結果，通道236會被反應的材料玷污，而不能在通道236底部的HDP氮化物上開孔。這會引起嚴重的可靠性問題。在圖中-“a”和“b”代表進入通道，為銅導體220和ILD212邊界附近臺階處的接縫，以虛線表示。
-“c”代表因體膨脹而擴散出來的Cu。
-“d”代表經接縫、進入通道由通道236擴散至銅220的氧或水汽。
-“e”代表晶粒間界(不同銅金屬晶粒的界面)。
在阻擋層218突入HDP氮化物蓋層222處形貌上的小凹陷是CMP(化學機械拋光)工藝的人為結果，如同晶粒間界“e”處的凹陷一樣。
圖3以剖面描述了互連結構300(對比200)的兩個引線層310和330(對比210和230)，并且說明了上述HDP氮化物蓋層接縫問題的可能解決辦法。
銅導體320(對比220)嵌在第一ILD層312(對比212)的溝槽中(見114)。銅導體下面的阻擋層318(對比218)保護著銅導體。銅導體220的表面基本上與ILD層212的表面在同一平面上，典型地是化學機械拋光(CMP)的結果。
蓋層322(對比222)淀積在第一ILD層上。此蓋層322是在ILD312和銅導體320的表面上。
第二ILD層332(對比232)制作在第一ILD層312上，通道336(對比136)制作在第二ILD層中。在此實例中，ILD層312和332均可為二氧化硅(SiO2；氧化物)。
互連結構300與互連結構200的差別在于，第一ILD層312的蓋層322(對比222)包含兩層，第一HDP氮化物層324和第二紫外(UV)氮化物(UVN)層326。
HDP氮化物324的示范厚度約為5-70nm(有用范圍)，例如約為10-20nm(優(yōu)選范圍)，例如約為15nm。
UV氮化物(亦即，PE氮化物)326的示范厚度約為10-50nm(有用范圍)，例如約為30-40nm(優(yōu)選范圍)，例如約為35nm。
引入UVN/HDP氮化物帽層322來蓋住接縫(例如，“a”，“b”)以修補上述問題。然而用UVN(上層膜)覆蓋接縫時遇到了問題，RIE在UV氮化物與SiO2間的選擇性不如在HDP氮化物與SiO2之間那樣好。由于這個問題，通道RIE穿通UVN 326，并引起與純HDP氮化物帽層(222)類似的化學反應。雖然所述ILD層(312，332)均為氧化物，在用低κ介電材料時也會發(fā)生同樣的問題。
圖4說明了圖3的UVN/HDP雙層蓋層的問題，即通道RIE穿通UVN 326并到達HDP膜324。在通道326的這個區(qū)域，有時UVN也可被除去。在此圖中，表示在通道336下面完全除去了UVN 326，在這種情形下，通道RIE將到達HDP氮化物324，從而引起上面所述的問題。如圖2所示，HDP氮化物324中的接縫可變?yōu)檫M入通道使Cu與濕氣反應，導致體膨脹而使帽層斷裂。再者，在通道RIE經過接縫期間也可能引起反應。一般說來，圖3的“修補”是不合適的，如圖4所示。雖然在HDP上疊有UVN提供了寬的工藝窗口，并使所得的結構減少了只用HDP(圖2)時發(fā)生問題的幾率，但它不是100％健全的(由于RIE選擇性的變化)。
本發(fā)明一般說來，上述UVN與SiO2間的不良選擇性問題，可通過在蓋層中的HDP氮化物層上用N-BloK(或BloK)代替UVN來解決。(BloK是Applied Material Tool制造的Si-C-H化合物。N-BloK是AppliedMaterial Tool制造的Si-C-H-N化合物。)由于N-BloK主要是Si-C-H-N的化合物，SiO2與N-BloK(或BloK)之間的選擇性大，通道RIE步驟會停止在N-BloK(或BloK)上而不會有損害HDP蓋層的風險。一般，BloK和N-BloK分別稱為碳化硅和碳氮化硅(或摻氮碳化硅)。
一般說來，重要的是在鑲嵌的銅導體上有HDP氮化物作為第一層，以求在Cu與氮化物蓋層之間有良好的界面。因此，在用作多層蓋層的第一層時，HDP氮化物是優(yōu)選的膜。隨后的各層可為在HDP第一層上的N-BloK、或在HDP第一層上的UVN之上再疊加HDP、或在HDP層上的N-BloK之上再疊加HDP，以解決通道氧化物RIE期間的選擇性問題。
圖5說明了本發(fā)明的一種實施方式?；ミB結構500(對比300)引線層510和530(對比310和330)的構成一般與圖3者相同。
銅導體520(對比320)嵌在第一ILD層512(對比312)的溝槽(見114)中。銅導體下面的阻擋層518(對比318)保護著銅導體。銅導體520的表面基本上與ILD 512的表面在同一平面上，這典型地是化學機械拋光(CMP)的結果。
蓋層522(對比322)淀積在第一ILD層512上。蓋層522是在ILD 512表面以及銅導體520的表面上。
第二ILD層532(對比332)制作在第一ILD層512上，而通道536(對比336)制作在第二ILD層532中。在此實例中，ILD層512和532均可為二氧化硅(SiO2；氧化物)。然而，低κ材料也可用。任何上文列出的低κ材料都是良好的材料。
互連結構500與互連結構300類似之處在于，第一ILD層512的蓋層522(對比322)包含兩層，且第一蓋層534(對比334)都由HDP氮化物構成。
互連結構500與互連結構300不同之處在于，全部蓋層522的第二蓋層526(對比326)包括N-BloK(或BloK)而非UVN。
HDP氮化物524的示范厚度約為5-70nm，例如約為10-20nm，例如約為15nm(一般，與324相同)。
N-BloK(或BloK)的示范厚度約為10-50nm，例如約為30-40nm，例如約為35nm(一般，與326相同)。
在HDP氮化物(524)上的N-BloK(526)雙層疊層(或組合蓋層)提供了較好的電遷徙、較好的工藝窗口，并改善了產量。
使用N-BloK而非UVN不僅是基于覆蓋接縫，這是UVN或N-BloK都可作到的，而且也是基于其在氧化物RIE與蓋層材料間的良好選擇性。對于這種情形，UVN不是氧化物RIE的良好止蝕材料，而N-BloK是氧化物RIE的良好止蝕材料，因為在氧化物與N-BloK間有高選擇性。然而，RIE選擇性最好的材料是HDP。這就是可使用下面即將描述的三層疊層的原因。
關于使用N-BloK(或BloK)，這組材料在通道RIE期間具有高選擇性，使得RIE化學反應不會穿通蓋層。碳和氮是關鍵元素。所選的材料在接著進行的溝槽RIE步驟的開通道孔期間也必須能開孔(對比124)。
圖6說明了本發(fā)明的另一種實施方式?；ミB結構600(對比500)有兩個引線層610和630(對比510和530)。
銅導體620(對比520)嵌在第一ILD層612(對比612)的溝槽(見114)中。銅導體下面的阻擋層618(對比518)保護著銅導體620。銅導體620的表面基本上與ILD 612的表面在同一平面上，典型地是化學機械拋光(CMP)的結果。
蓋層622(對比522)淀積在第一ILD層612上。蓋層622是在ILD 612表面以及銅導體620的表面上。
第二ILD層632(對比532)制作在第一ILD層612上，而通道636(對比536)制作在第二ILD層632中。在此實例中，ILD層612和632均可為二氧化硅(SiO2；氧化物)。然而，低κ材料也可用。任何上文列出的低κ材料都是良好的材料。
互連結構600與互連結構500類似之處在于，第一ILD層612的蓋層622(對比522)包含多層，且第一蓋層634(對比534)都包括HDP氮化物。
互連結構600與互連結構500不同之處在于，多層蓋層622包含三層而非兩層。更確切地說，UVN層626淀積在HDP氮化物初始層624(HDP-1)上。然后，第二HDP氮化物層628(HDP-2)淀積在UVN層626上。第一HDP氮化物層624(HDP-1)是在ILD 612表面和銅導體620的表面上。
關于UVN層626，在本發(fā)明的范圍內，可使用任何等離子體氮化物。必須區(qū)分PE氮化物與高密度等離子體(HDP)氮化物，前者的UV氮化物是有特色的，而后者是不同化學組分和應力并與下面的薄層有不同相互作用的氮化物。因此，我們看到了可靠性的改善和不同的RIE選擇性。
疊層的目的是使第一HDP層624厚至足以提供電遷徙保護，UVN626厚至足以蓋住HDP 624中的接縫，而頂層628厚至足以提供止蝕保護。所有三層的厚度將取決于用戶的技術。下面即將給出三個薄層的示范厚度。
第一HDP層624(HDP-1)的示范厚度約為5-20nm，例如約為10nm。
UVN層626的示范厚度約為10-20nm，例如約為15nm。
第三層628，即第二HDP層(HDP-2)的示范厚度約為10-35nm，例如約為10nm。
在一優(yōu)選的實施方式中，第一HDP層624的厚度約為15nm，UVN層626的厚度約為20nm，而第三層628的厚度約為15nm。構成疊層的三層總厚度約為50nm。疊層的最小優(yōu)選總厚度至少為50nm，或500。
在此實施方式中，使用在HDP氮化物上疊置UVN再加HDP氮化物的三層疊層，而非在HDP氮化物上疊置N-BloK的雙層疊層(如圖5)。這是更實用的，因為UVN和HDP氮化物都可在同一加工系統(tǒng)中淀積而無須從真空中取出晶片。在HDP氮化物上疊置N-BloK的雙層疊層則遇到在一個加工設備中淀積HDP氮化物而在另一個設備中淀積N-BloK的問題。必須從真空中取出晶片以完成這兩次淀積。因此，雖然從性能的觀點來看，HDP/N-BloK/HDP三層疊層是所希望的，但從加工考慮，它可能不是優(yōu)選的。(然而，可預期建立設備來制作三層疊層而不破壞真空)。最終，選擇制作圖5的雙層疊層還是圖6的三層疊層可簡單地取決于所用的通道RIE工藝。
在本發(fā)明這種實施方式的一種變通中，第二層(626)可為Si-C-H材料，如BloK或NBLoK。換言之，為HDP氮化物/Si-C-H/HDP氮化物的三層蓋層。然而，值得懷疑的是這樣的疊層會有任何有用的收益。其一是會受到所用工藝設備的限制。其二是沒有看到在NBLoK上淀積HDP氮化物有何優(yōu)點。一般認為，在HDP/UVN(圖2)上得到的改善來自HDP/NBLoK(圖5)，或是HDP/UVN/HDP(圖6)。與UVN相比，NBLoK和HDP都是較好的氧化物RIE止蝕材料。但從整體看來，說明這樣一種實施方式(HDP/NBLoK/HDP)的圖看起來與圖6完全一樣，只是以NBLoK代替了UVN。多層蓋層的各層尺寸會在與上面討論的圖6實施方式者同樣的范圍內。
適合HDP氮化物層(524、624)的材料為HDP CVD硅氮化物，其組分約為30-50％原子比的硅、40-65％原子比的氮、以及5-13％原子比的氫，例如約40％原子比的硅、52％原子比的氮、以及8％原子比的氫。在本發(fā)明的范圍內，HDP氮化物可代之以碳化硅或碳氮化硅或硼氮化硅的HDP層，也可為HDP氮化硼。一般認為，有一些氮是優(yōu)選的，但不是絕對必須的(例如碳化硅的情形)。
雖然已用某一優(yōu)選實施方式或某些實施方式示出和描述了本發(fā)明，本領域的其他技術人員在閱讀和理解此說明書和附圖的基礎上，將作出某些等效的變更和修改。特別是關于由上述部件(組件、器件、電路等)實現(xiàn)的各種功能，用于描述這樣的部件的術語(包括提及的“手段”)，除非另外指明，只是對應于能實現(xiàn)所述部件具體功能的任何部件(亦即，功能相當)，即使其結構上不同于所公開的結構，該結構實現(xiàn)了這里說明的本發(fā)明示例實施方式的功能。此外，雖然只由幾個實施方式之一公開了本發(fā)明的特點，這樣的特點可與其他實施方式的一個或多個特點相結合，這對于任何指定的或特殊應用可能是所希望的和有利的。
權利要求
1.一種用于互連結構的蓋層，該互連結構包含層間介電(ILD)材料及嵌在ILD表面中的銅導體，此蓋層包含第一層，置于ILD和銅導體表面上，其材料選自由HDP氮化物、碳化硅、碳氮化硅、硼氮化硅、以及HDP氮化硼構成的組；以及第二層，置于第一層上，其材料在通道RIE期間具有高選擇性，使得RIE化學反應不穿通第二層，且在其后的溝槽RIE步驟中開通道孔期間也能被開孔。
2.如權利要求1的蓋層，其中第一層包括HDP CVD氮化硅，其組分為約30-50％原子比的硅、約40-65％原子比的氮、以及約5-13％原子比的氫，例如約40％原子比的硅、約52％原子比的氮、以及約8％原子比的氫。
3.如權利要求2的蓋層，其中第二層包括選自由Si-C-H和Si-C-H-N構成的組的材料。
4.如權利要求1的蓋層，其中第二層包括選自由Si-C-H和Si-C-H-N構成的組的材料。
5.如權利要求1的蓋層，其中第一層的厚度為約5-70nm。
6.如權利要求1的蓋層，其中第一層的厚度為約10-20nm。
7.如權利要求1的蓋層，其中第二層的厚度為約10-50nm。
8.如權利要求1的蓋層，其中第二層的厚度為約30-40nm。
9.如權利要求1的蓋層，其中ILD材料包括二氧化硅。
10.如權利要求1的蓋層，其中ILD材料包括低κ介電材料。
11.一種用于互連結構的蓋層，該互連結構包含層間介電(ILD)材料及嵌在ILD表面中的銅導體。此蓋層包含第一層，置于ILD和銅導體表面上，其材料選自由HDP氮化物、碳化硅、碳氮化硅、硼氮化硅、以及HDP氮化硼構成的組；及第二層包括置于第一層上的PE氮化物；以及第三層，置于第二層上，其材料選自由HDP氮化物、碳化硅、碳氮化硅、硼氮化硅、以及HDP氮化硼構成的組。
12.如權利要求11的蓋層，其中第一層的厚度為約5-20nm。
13.如權利要求12的蓋層，其中第一層的厚度為約10nm。
14.如權利要求11的蓋層，其中第二層的厚度為約10-20nm。
15.如權利要求14的蓋層，其中第二層的厚度為約15nm。
16.如權利要求11的蓋層，其中第三層的厚度為約10-35nm。
17.如權利要求16的蓋層，其中第三層的厚度為約10nm。
18.如權利要求11的蓋層，其中第一層的厚度為約15nm；第二層的厚度為約20nm；以及第三層的厚度為約15nm。
19.如權利要求11的蓋層，其中三層的總厚度為至少50nm。
20.如權利要求11的蓋層，其中ILD材料包括選自由二氧化硅和低κ介電材料構成的組的材料。
全文摘要
一種氮化物疊層蓋層，在保持Cu頂部上HDP氮化物電遷徙益處的同時，可防止腐蝕透HDP氮化物。在一種實施方式中，該疊層包含第一層HDP氮化物和在第一層上的Si－C－H化合物第二層。例如Si－C－H化合物為BloK或NBLoK(Si－C－H－N)，并選自在通道RIE期間有高選擇性的材料組，使得RIE化學反應不致穿通下一引線層。碳和氮是關鍵元素。在另一種實施方式中，疊層包含第一層HDP氮化物，接著為第二層UVN(等離子體氮化物)，以及在第二層上的包含HDP氮化物的第三層。
文檔編號H01L23/522GK1790702SQ20051012466
公開日2006年6月21日 申請日期2005年11月14日 優(yōu)先權日2004年12月1日
發(fā)明者王允愈, 理查德·A·康蒂, 伍仲平, 馬修·C·尼古拉斯 申請人:國際商業(yè)機器公司