專利名稱：具有不同結(jié)晶取向的soi器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域涉及具有在SOI襯底中形成的溝槽的集成電路，更具體地說，涉及在溝槽電容器上具有垂直晶體管的溝槽存儲設(shè)備。
背景技術(shù)：
圖1B以簡化形式示出了在襯底10中形成的并具有P阱15的一對部分完成的DRAM單元的截面。已在襯底中蝕刻出溝槽，并且已在下部中形成具有掩埋板107、介質(zhì)層106和中心電極110的電容器100。
在溝槽的上部中，已形成垂直晶體管200，該垂直晶體管200具有作為下電極的掩埋帶127、柵極140和在紙的背面的上電極。
下套環(huán)(collar)122和隔離介質(zhì)是常規(guī)的。將用陣列頂部氧化物替代襯墊氧化物20和襯墊氮化物25，隨后將加上字線和位線。
在硅襯底中蝕刻深溝槽的過程中，在(100)晶片中取向溝槽的常規(guī)配置是<100>配置，其中在平行于襯底的<100>結(jié)晶方向(示于圖1A)的晶片表面印刷橢圓形溝槽的長軸。在該配置中，如圖2A所示，形成的溝槽在底面呈現(xiàn)正方形，虛線102是初始的溝槽邊界，而實線104是瓶(bottle)蝕刻之后的邊界；如圖2C所示，在晶片表面中為橢圓形；以及如圖2B所示，在溝槽的上部中為八邊形220。在不同深度的溝槽形狀的改變是由于在不同的結(jié)晶取向蝕刻速率不同。具體地說，硅的{100}表面蝕刻速率大于{110}表面。
<100>配置具有的優(yōu)點是，通過利用瓶蝕刻步驟，可使電容最大化，而沒有額外的溝槽合并的風(fēng)險，因為即使在瓶蝕刻的步驟之后，沿著晶面的差異蝕刻產(chǎn)生緊密排列在一起的正方形截面。然而，在形成垂直電容器處的上溝槽的八邊形截面與通過限定隔離結(jié)構(gòu)限定有源區(qū)(AA)的帶210匹配很差，該隔離結(jié)構(gòu)分離在晶片表面的器件和結(jié)構(gòu)。
圖2B示出了與表示溝槽截面的八邊形220相交的AA帶210，以致八邊形的頂角在溝槽-AA的交叉點處。當溝槽-AA的交叉點位于稍微離開八邊形的頂角處或在頂角處時，這導(dǎo)致垂直晶體管特性，例如閾值電壓(Vt)的不希望的變化。
從而，在溝槽中得到最高電容并避免電容器之間短路的要求與在溝槽和AA層之間的嚴格對準容差的要求相沖突。
圖3B示出了與圖1B類似的單元的可選方案的截面。圖3A示出了該方案的晶向差異。溝槽的長軸平行于<110>晶軸。該不同晶向的結(jié)果示于圖4，其中圖4C示出了與圖2C相同的頂面上的印刷。圖4B示出了在垂直晶體管所在的溝槽的頂部，蝕刻方法產(chǎn)生拉長的八邊形。這具有減輕前述方案的對準問題的特性的有益效果，因為AA帶210不太可能與拉長的八邊形220’重疊。
圖4A示出了該方案的單元的缺點。在溝槽的下部中該晶向產(chǎn)生矩形截面。具有該形狀的溝槽易于與另外一個溝槽合并，以致有必要增大單元之間的間距以避免合并。虛線102’示出了在瓶蝕刻之前的溝槽邊界，而實線104’示出了在瓶蝕刻之后的邊界。
將溝槽DRAM單元器件縮小為亞100nm級面臨著多個挑戰(zhàn)。首先，溝槽電容必須保持在特定值(例如，大于30fF/單元)，以使器件能夠正常工作。但是，隨著溝槽尺寸縮小，溝槽深度也降低。這直接轉(zhuǎn)變?yōu)殡娙莸慕档汀τ趤?00nm的溝槽存儲設(shè)備，必須進行深溝槽蝕刻之后的電容提高。
第二個挑戰(zhàn)是嚴格重疊容差。未對準可導(dǎo)致器件的劣化甚至失效。為各分立的問題已發(fā)展了各種技術(shù)，但集成這些技術(shù)以同時解決所有這些問題卻極其困難。該困難是由于對于一些技術(shù)關(guān)于硅襯底的優(yōu)選的溝槽取向不合乎其它技術(shù)的需要。
例如，通過濕蝕刻硅以在電容區(qū)形成瓶的加寬溝槽是為提高溝槽電容最簡單的一種技術(shù)。對于最大的電容提高，希望在其中溝槽軸平行于硅襯底的<100>方向的<100>配置。然而，該配置導(dǎo)致對于AA(有源區(qū))與DT(深溝槽)重疊的最小容差。
另一方面，對于其中溝槽軸平行于硅襯底的<110>方向的<110>配置，AA-DT的重疊容差變成最大，但當進行瓶化(bottling)工藝時，該配置具有溝槽合并的缺點。
現(xiàn)有技術(shù)將受益于在溝槽和有源區(qū)之間保持嚴格容差的溝槽電容器-垂直晶體管方法。

發(fā)明內(nèi)容
本發(fā)明涉及在SOI半導(dǎo)體襯底中的溝槽，所述溝槽具有在所述溝槽底部的第一截面和在所述溝槽頂部的矩形截面，所述溝槽在接合SOI晶片中形成，所述接合SOI晶片在下部中具有第一晶片類型的第一取向，在上部中具有(001)晶片類型的<110>取向。
本發(fā)明的特征在于，在接合SOI晶片中形成所述溝槽，所述接合SOI晶片在下部中具有<100>取向，在上部中具有<110>取向，兩部分都是(001)晶片。
所述(001)晶片實施例的特征在于，所述SOI層和所述襯底使它們的
軸相對于另一個取向成四十五度角，以使所述上部中的截面為矩形，而所述下部中的截面為相對于所述矩形取向成45度的正方形。
本發(fā)明的特征在于，在接合SOI晶片中形成所述溝槽，所述接合SOI晶片在上部中具有(001)晶片，在下部中具有(111)晶片。
本發(fā)明的特征在于，在所述上部的截面是矩形，而在所述下部的截面是六邊形。
本發(fā)明的特征在于，通過在瓶蝕刻中擴大所述溝槽的所述下部，并將在所述SOI層中的所述上部的截面從八邊形轉(zhuǎn)變?yōu)榫匦?，在所述溝槽中的蝕刻同時提高了電容，從而改善了DT-AA對準。


圖1A-1B示出了現(xiàn)有技術(shù)結(jié)構(gòu)的實例；圖2A-2C示出了在不同深度下圖1的結(jié)構(gòu)的截面；圖3A-3B示出了可選的現(xiàn)有技術(shù)結(jié)構(gòu)；圖4A-4C示出了在不同深度下圖3的結(jié)構(gòu)的截面；圖5A-5C示出了根據(jù)本發(fā)明的晶片；圖6示出了根據(jù)本發(fā)明蝕刻溝槽的結(jié)果；圖7A-7C示出了在不同深度下圖6的結(jié)構(gòu)的截面；圖8示出了根據(jù)本發(fā)明在同時蝕刻上部和下部之后的溝槽的截面；圖9A-9B示出了圖8的溝槽的截面；圖10示出了根據(jù)本發(fā)明的溝槽存儲單元的截面；圖11A-11B示出了圖10的溝槽的截面；圖12A-12C示出了用于可選實施例中的晶片；圖13A示出了在蝕刻溝槽之后在可選實施例中的結(jié)構(gòu)的截面；圖13B-13C示出了在不同深度下圖13A的結(jié)構(gòu)的截面；圖14A示出了根據(jù)本發(fā)明在同時蝕刻上部和下部之后的溝槽的截面；圖14B-14C示出了在不同深度下圖14A的結(jié)構(gòu)的截面；圖15A示出了根據(jù)本發(fā)明的完整存儲單元的截面；圖15B-15C示出了在不同深度下圖15A的結(jié)構(gòu)的截面。
具體實施例方式
圖1B示出了對于現(xiàn)有技術(shù)的技術(shù)人員所公知的，在體襯底中形成的并具有溝槽電容器和垂直晶體管的常規(guī)設(shè)置的現(xiàn)有技術(shù)DRAM單元的截面。
在現(xiàn)有技術(shù)中也公知垂直DRAM單元的節(jié)省空間的優(yōu)點。也公知隨著光刻尺寸的縮小，在鄰近的溝槽電容器和包括晶體管的單元的上部的有源區(qū)圖形之間保持充足的容差變得越來越困難。
在圖1B的底部，硅襯底10包括溝槽電容器，該溝槽電容器具有中心電容器電極110、通過在襯底中擴散雜質(zhì)形成并通過電容器介質(zhì)106與中心電極分離的掩埋板107。也可利用其它電容器結(jié)構(gòu)，例如具有絨面(textured)半球形晶粒硅或多板的電容器(未示出)。
圖1A示出了在襯底的頂視圖上蝕刻之前剛印刷的溝槽，x和y軸分別沿著[100]和
方向，晶片軸向用x和y箭頭表示。所用的標號是，x和y軸表示晶片(并直接或間接表示晶片對準標記)，以及溝槽的軸和晶軸參考其。為方便起見，在權(quán)利要求書中y軸表示第一晶片方向。
圖2A示出了在圖1B中通過線2A-2A截取的從上向下看的電容器的截面。在該圖中，清楚地示出了電容器的正方形截面。溝槽具有標準的<100>配置，其中在晶片表面所印刷的橢圓形溝槽的長軸平行于襯底的
結(jié)晶方向(在圖1A中示出)。示出截面中的正方形相對于圖的軸向成45度角取向。該取向的原因在于硅襯底相對于光刻圖形取向，以使溝槽的軸(在圖中垂直)平行于{001}襯底的<100>方向。在蝕刻方法期間，在晶面之間的蝕刻速率的差異導(dǎo)致相同邊長側(cè)的45度取向。
圖2A示出了在常規(guī)的瓶蝕刻之后的四個相鄰的單元的設(shè)置，該瓶蝕刻使蝕刻出的溝槽的橫向尺寸(102)擴展至線104。該蝕刻允許溝槽的間距更近，從而提高單元的電容。
圖2B示出了單元的上部220的對準，該單元具有常規(guī)八邊形的現(xiàn)有技術(shù)溝槽，以及有源區(qū)布局的帶210。對于現(xiàn)有技術(shù)的技術(shù)人員很明顯，八邊形相對帶的對準將在晶體管中產(chǎn)生不同的閾值電壓Vt，依賴于八邊形頂角相對于帶210的精確對準或缺乏對準。
圖2C示出了在襯墊絕緣體或其它非硅頂面處單元表面的常規(guī)橢圓形26。
根據(jù)本發(fā)明的單元具有如圖2A所示的電容器的緊湊設(shè)置，以及如圖2C所示的橢圓形表面。由本發(fā)明提供的結(jié)構(gòu)差異在于容納電容器的單元的上部的形狀，以及產(chǎn)生該結(jié)果的經(jīng)濟方法。
如上所述，如圖3所示的晶向具有更好地對準DT和AA的優(yōu)點，但也具有易于使單元發(fā)生現(xiàn)有技術(shù)中公知的溝槽合并的問題。
圖5A示出了根據(jù)本發(fā)明的結(jié)構(gòu)方法，該方法保持了電容器的有利的緊湊設(shè)置。圖5A示出了接合晶片的截面，其下部10為以常規(guī)的<100>方式取向的硅晶片。圖5C示出了相對于常規(guī)晶片坐標x和y的晶向的取向；即襯底10的
軸與晶片坐標系統(tǒng)的y方向?qū)省?br> 在圖5A的頂部，SOI層15是相對于相同的晶片坐標系統(tǒng)取向<110>的第二晶片。圖5B示出了相應(yīng)的晶向，其
軸相對于晶片的y軸(以及相對于下晶片的
軸)成45度角。絕緣層5，通常為氧化物層，形成兩個晶片之間的接合。可選地，相對于相同的晶片坐標系統(tǒng)取向<110>的第二晶片可直接接合至以常規(guī)<100>方式取向的第一晶片。
根據(jù)本發(fā)明的接合的結(jié)果是，下部具有如圖2A所示的希望的封閉裝配的擴展溝槽，并且上部具有如圖4B所示的希望的容差對準。
根據(jù)本發(fā)明，向下蝕刻溝槽以形成電容器的基礎(chǔ)的預(yù)備步驟是常規(guī)的。圖6示出了根據(jù)本發(fā)明已蝕刻穿過接合晶片的溝槽50；穿過襯墊氮化物25、襯墊氧化物20、SOI 15、可選接合氧化物5并進入襯底10。利用具有用于定向蝕刻的參數(shù)和化學(xué)物組的反應(yīng)離子蝕刻(RIE)蝕刻進入襯底10至現(xiàn)有技術(shù)的約8微米的適當深度。圖6示出了在沉積電容器介質(zhì)106和形成掩埋板107之前的溝槽。
如圖7C所示，在晶片表面光刻限定橢圓圖形，其軸平行于晶體的<110>方向。
圖7B示出了上SOI層的典型<110>取向，其中八邊形220的長邊平行于晶片y軸和SOI層的[110]軸。該軸相對于圖7A的正方形成45度。在圖4B中用標號210表示的AA帶可以對未對準不敏感的方式與上溝槽部分的矩形截面對準。由于在靠近AA帶和上溝槽的交叉點沒有頂角，不會出現(xiàn)作為輕微未對準的結(jié)果的晶體管Vt變化的問題。
圖7A與圖2A類似，其中通過對如圖2A所示的配置的瓶蝕刻，隨后擴展溝槽的邊界102。
參考圖8，根據(jù)本發(fā)明處理溝槽的下部和上部中的溝槽。在形成具有初始截面的溝槽之后，進行蝕刻{100}面的蝕刻速率高于{110}面的濕蝕刻。溝槽的壁的下截面水平擴展至圖9A中的線104。同時，在上部中的形狀220的左邊和右邊拉長，以使八邊形轉(zhuǎn)變?yōu)榫匦?，如圖9B中的線230所示。由于氨水在不同晶面蝕刻硅的速率不同，包括氨水的濕蝕刻可用于形成下部和上部。在不同晶向具有不同蝕刻速率的其它蝕刻方法可用于形成溝槽，例如KOH蝕刻或等離子體蝕刻。如果存在的話，可回蝕刻氧化物層5，以使其側(cè)壁對準上溝槽的側(cè)壁?？蛇x地，可以在不同的方法中形成上部和下部。
圖10示出了根據(jù)本發(fā)明的完整結(jié)構(gòu)的截面。在襯底中在任何方便的時間通過擴散，例如氣相擴散或固相擴散，形成掩埋板107。優(yōu)選地，在現(xiàn)有技術(shù)中，擴散擴展以使鄰近的掩埋板形成電接觸。通過常規(guī)的熱生長和/或沉積方法，形成介質(zhì)106，例如氧氮化物或其它高k介質(zhì)材料，隨后用例如摻雜多晶硅的導(dǎo)電材料110填充，以形成中心電極。
根據(jù)本發(fā)明的溝槽結(jié)構(gòu)沒有利用常規(guī)的例如圖1B中122的溝槽套環(huán)。接合氧化物5加襯溝槽的部分，其隔離溝槽的下電容器部分與包容垂直晶體管的上部。氧化物5執(zhí)行現(xiàn)有技術(shù)中套環(huán)122的功能，并且也防止P阱15與掩埋板之間的泄漏。另外，通過氧化物5抑制了從掩埋帶的擴散，從而降低了背對泄漏。
通過在溝槽中形成垂直晶體管完成所示出的DRAM單元。常規(guī)地形成掩埋帶122和下電極外擴散(或掩埋帶外擴散)127。
在多晶中心電極110上形成被稱為溝槽頂部氧化物(TTO)的隔離絕緣體130。TTO 130的形成完成了對單元的下部的處理。在該步驟之后在下部中的溝槽不再改變其形狀。
圖11B示出了改善的對準可能，其中根據(jù)本發(fā)明制作單元。圖11B中在垂直方向上AA帶210的未對準將不影響帶與矩形230之間的重疊量。
常規(guī)地通過在溝槽壁上形成柵極介質(zhì)203、用柵極導(dǎo)體205填充上溝槽以形成晶體管柵極、以及形成上晶體管電極210，在上溝槽中形成垂直晶體管，從而完成DRAM單元。柵極介質(zhì)203可包括但不限于通過常規(guī)熱生長和/或沉積方法形成的氧化物、氮化物、Al2O3、HfO2、HfSiO、ZrO2。優(yōu)選，柵極介質(zhì)203是通過熱生長形成的具有60埃的厚度的氧化物層。此后形成柵極接觸隔離222和柵極接觸205。柵極導(dǎo)電材料205可包括但不限于摻雜多晶硅、金屬、導(dǎo)電氮化物。優(yōu)選，柵極導(dǎo)體205是通過LPCVD方法形成的摻雜砷的多晶硅。
絕緣體215(陣列頂部氧化物)替代襯墊氧化物和襯墊氮化物。
由下導(dǎo)電層303(例如摻雜多晶硅、鎢和/或硅化鎢)和絕緣覆層305(例如氮化物和/或氧化物)構(gòu)成的字線形成與柵極205的接觸。側(cè)壁307與絕緣層312(例如BPSG)一起隔離柵極接觸與字線接觸217，該字線接觸217連接至上電極210。
圖12-15示出了在利用(111)晶片作為襯底10的可選實施例中的步驟。
與圖5A相比，圖12A示出了在接合和減薄上器件(SOI)層之后的初始晶片的截面。圖12B示出了與圖5B相同的取向，圖12C示出了下晶片的取向?qū)嵗?。如以下將看到的，由?111)襯底是對稱的，在下部中的溝槽截面將是六邊形。這具有下襯底取向無關(guān)緊要的優(yōu)點。在該實例中，下襯底與上層的[110]軸平行。
由于相對于溝槽的希望長軸，上層具有相同的材料和相同的取向，因此在上層中的溝槽截面與以前的方案相同。
圖13A示出了在第一定向干蝕刻之后的溝槽。圖13B示出了具有六邊形502的下襯底中的截面。圖13C示出了具有與相應(yīng)的圖7B類似的八邊形520的上層中的截面。
圖14A示出了在瓶蝕刻之后的溝槽，在下襯底中截面明顯增大，以產(chǎn)生六邊形504。與以前一樣，沿著晶面擴大和差異蝕刻在上層中的八邊形520，以產(chǎn)生矩形截面230。在矩形230內(nèi)，點線520’表明不需要理想的矩形，可以具有一些45度面的殘留。為了權(quán)利要求書的目的，如果上截面的拉長邊比AA帶210的寬度長，以致AA帶沒有與上截面的頂角重疊，則截面將被稱為矩形。
在該實例中，對接合氧化物505施加氧化物蝕刻，以將溝槽的該部分的截面增大至與在上層中相同的大小。
圖15A是圖10的對應(yīng)部分，其中相同的標號涉及相同的部分。圖15A示出了根據(jù)本發(fā)明的完整結(jié)構(gòu)的截面。在襯底中在任何方便的時間通過擴散，例如氣相擴散或固相擴散，形成掩埋板107。優(yōu)選地，在現(xiàn)有技術(shù)中，擴散擴展以使鄰近的掩埋板形成電接觸。通過常規(guī)的熱生長和/或沉積方法，形成介質(zhì)106，例如氧氮化物或其它高k介質(zhì)材料，隨后用例如摻雜多晶硅的導(dǎo)電材料110填充，以形成中心電極。
根據(jù)本發(fā)明的溝槽結(jié)構(gòu)沒有利用常規(guī)的例如圖1B中122的溝槽套環(huán)。如果存在，接合氧化物505加襯溝槽的部分，其隔離溝槽的下電容器部分與包容垂直晶體管的上部。氧化物5執(zhí)行現(xiàn)有技術(shù)中套環(huán)122的功能，并且也防止P阱15與掩埋板之間的泄漏。另外，通過氧化物505抑制了從掩埋帶的擴散，從而降低了背對泄漏。
通過在溝槽中形成垂直晶體管完成所示出的DRAM單元。常規(guī)地形成掩埋帶122和下電極外擴散(或掩埋帶外擴散)127。
在多晶中心電極110上形成被稱為溝槽頂部氧化物(TTO)的隔離絕緣體130。TTO 130的形成完成了對單元的下部的處理。在該步驟之后在下部中的溝槽不再改變其形狀。
圖15C示出了改善的對準可能，其中根據(jù)本發(fā)明制作單元。圖15C中在垂直方向上AA帶210的未對準將不影響帶與矩形230之間的重疊量。
常規(guī)地通過在溝槽壁上形成柵極介質(zhì)203、用柵極導(dǎo)體205填充上溝槽以形成晶體管柵極以及形成上晶體管電極210，在上溝槽中形成垂直晶體管，從而完成DRAM單元。柵極介質(zhì)203可包括但不限于通過常規(guī)熱生長和/或沉積方法形成的氧化物、氮化物、Al2O3、HfO2、HfSiO、ZrO2。優(yōu)選，柵極介質(zhì)203是通過熱生長形成的具有60埃的厚度的氧化物層。此后形成柵極接觸隔離222和柵極接觸205。柵極導(dǎo)電材料205可包括但不限于摻雜多晶硅、金屬、導(dǎo)電氮化物。優(yōu)選，柵極導(dǎo)體205是通過LPCVD方法形成的摻雜砷的多晶硅。
絕緣體215(陣列頂部氧化物)替代襯墊氧化物和襯墊氮化物。
由下導(dǎo)電層303(例如摻雜多晶硅、鎢和/或硅化鎢)和絕緣覆層305(例如氮化物和/或氧化物)構(gòu)成的字線形成與柵極205的接觸。側(cè)壁307與絕緣層312(例如BPSG)一起隔離柵極接觸與字線接觸217，該字線接觸217連接至上電極210。
圖15C示出了擴大的溝槽截面230與AA帶210之間的重疊。點線520’表明對于上溝槽的邊的可接受容差。
圖15B示出了在下襯底中的六邊形504的擴大的截面。
方法總結(jié)上述方法可總結(jié)為在第一實施例中制備第一硅晶片，該第一硅晶片具有在表面上軸平行于<100>方向取向的(100)硅襯底，接合至第二(100)硅層，該第二(100)硅層由相對于第一晶片的<100>方向成45度角取向的硅襯底形成。上層可以具有50至500nm的硅厚度，適于形成所示的垂直晶體管以及在電路的其它部分中的常規(guī)平面FET。(100)襯底限定為其中晶片表面的結(jié)晶取向為(100)的襯底。應(yīng)注意，襯底也可以是與(100)晶片等同的(010)或(001)晶片。
穿過上硅層和襯底形成溝槽。
蝕刻溝槽，橫向擴展下部，同時保持溝槽的下部的邊的取向并將溝槽的上部的形狀從八邊形改變?yōu)榱呅巍?br> 在深溝槽的下部中形成電容器。
在上部中形成垂直晶體管。
可選實施例具有以下方法流程制備第一硅晶片，該第一硅晶片具有(111)硅下襯底，該(111)硅下襯底接合至由(100)硅襯底形成的第二上硅層，該(100)硅襯底取向為其一個<110>結(jié)晶方向平行于將要形成的溝槽的長軸。上層可以具有50至500nm的硅厚度，適于形成所示的垂直晶體管以及在電路的其它部分中的常規(guī)平面FET。
穿過上硅層和襯底形成溝槽。
蝕刻溝槽，橫向擴展下部，同時保持溝槽的下部的邊的方向并將溝槽的上部的形狀從八邊形改變?yōu)榱呅巍?br> 在深溝槽的下部中形成電容器。
在上部中形成垂直晶體管。
本領(lǐng)域的技術(shù)人員將理解，上部中的晶體管也可以是平面晶體管。
本領(lǐng)域的技術(shù)人員還將理解，初始材料不僅可以是硅，而且可以是半導(dǎo)體或具有合適晶體結(jié)構(gòu)的半導(dǎo)體例如鍺、硅鍺、碳化硅、應(yīng)變硅，基本上包括一種或多種III-V族化合物半導(dǎo)體的半導(dǎo)體例如砷化鎵、磷化鎵，以及基本上包括一種或多種II-VI族化合物半導(dǎo)體的半導(dǎo)體例如硫化鋅、硒化鋅等。
如果需要，下襯底10可以是硅，上SOI層可以是SiGe，以在電路的其它部分提供SiGe的更高的晶體管速度特性。
如果需要，為了最佳的器件特性，可按合具有不同取向的三層或更多層半導(dǎo)體層。
框400示意性表示DRAM的I/O電路、嵌入式DRAM陣列的其它邏輯電路、芯片系統(tǒng)的電路等。
雖然根據(jù)兩個優(yōu)選實施例說明了本發(fā)明，本領(lǐng)域的技術(shù)人員將認可，可以采用在以下的權(quán)利要求書的精神和范圍內(nèi)的各種方案實現(xiàn)本發(fā)明。
權(quán)利要求
1.一種在SOI襯底中形成溝槽存儲單元的方法，包括以下步驟提供具有下襯底和上半導(dǎo)體層的接合半導(dǎo)體晶片，所述下襯底具有第一晶體結(jié)構(gòu)，所述上半導(dǎo)體層具有第二晶體結(jié)構(gòu)，所述下襯底接合至所述上半導(dǎo)體層；蝕刻一組溝槽，包括至少一個具有下部和上部的溝槽，所述下部在所述下襯底中具有第一截面，所述上部在所述上半導(dǎo)體層中具有與第一晶片方向?qū)实牡诙孛?；橫向蝕刻所述溝槽，從而在所述下部中橫向擴展所述溝槽，并平行于所述第一晶片方向拉長所述第二截面的邊；在所述下部中形成電容器；以及在所述上部中形成晶體管。
2.根據(jù)權(quán)利要求1的方法，其中所述上層和所述下襯底具有(100)結(jié)構(gòu)，所述(100)結(jié)構(gòu)在所述上層中具有<110>配置，并且在所述下襯底中具有<100>配置。
3.根據(jù)權(quán)利要求2的方法，其中在溝槽蝕刻之后，在所述上部中的所述溝槽具有八邊形的形狀，而在所述下部中的所述溝槽具有矩形的形狀。
4.根據(jù)權(quán)利要求1的方法，其中所述上層具有(100)結(jié)構(gòu)，所述(100)結(jié)構(gòu)具有<110>配置，并且所述下襯底具有(111)結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4的方法，其中在溝槽蝕刻之后，在所述上部中的所述溝槽具有八邊形的截面，而在所述下部中的所述溝槽具有六邊形的形狀。
6.根據(jù)權(quán)利要求1的方法，其中所述下襯底和所述上半導(dǎo)體層都由硅形成。
7.根據(jù)權(quán)利要求1的方法，其中所述下襯底由硅形成，而所述上半導(dǎo)體層由硅-鍺合金形成。
8.根據(jù)權(quán)利要求1的方法，其中通過濕蝕刻同時進行所述溝槽的所述下部的擴展和所述溝槽的所述上部的拉長。
9.一種接合半導(dǎo)體晶片，包括下半導(dǎo)體襯底，取向為其
軸平行于第一晶片方向；以及上半導(dǎo)體層，其
軸相對于所述第一晶片方向成四十五度角，所述下襯底接合至所述上半導(dǎo)體層。
10.根據(jù)權(quán)利要求9的晶片，其中所述上半導(dǎo)體層具有足夠的厚度，以形成垂直場效應(yīng)晶體管。
11.一種接合半導(dǎo)體晶片，包括具有(111)結(jié)構(gòu)的下半導(dǎo)體襯底；以及具有(001)結(jié)構(gòu)的上半導(dǎo)體層，其
軸相對于第一晶片方向成四十五度角，所述下襯底接合至所述上半導(dǎo)體層。
12.根據(jù)權(quán)利要求11的晶片，其中所述上半導(dǎo)體層具有足夠的厚度，以形成垂直場效應(yīng)晶體管。
13.一種在半導(dǎo)體襯底中形成的集成電路，包括至少一個存儲單元，包括具有下襯底和上半導(dǎo)體層的接合半導(dǎo)體結(jié)構(gòu)，所述下襯底具有第一晶體結(jié)構(gòu)，所述上半導(dǎo)體層具有(001)晶體結(jié)構(gòu)，并且其
軸相對于第一晶片方向成四十五度角，所述下襯底接合至所述上半導(dǎo)體層；一組溝槽，包括至少一個溝槽，所述溝槽具有平行于所述下襯底的所述第一晶片方向的溝槽軸，所述溝槽具有下部和上部，所述下部在所述下襯底中具有第一截面，并且所述上部在所述上半導(dǎo)體層中具有矩形截面；電容器，在所述下部中形成，具有大于第一和第二橫向尺寸中的一個的至少一個橫向電容器尺寸；以及晶體管，在所述上半導(dǎo)體層中的所述單元內(nèi)形成。
14.根據(jù)權(quán)利要求13的電路，其中所述上層和所述下襯底具有(100)結(jié)構(gòu)，所述(100)結(jié)構(gòu)在所述上層中具有<110>配置，并且在所述下襯底中具有<100>配置。
15.根據(jù)權(quán)利要求14的電路，其中在所述上部中的所述溝槽具有與所述第一晶片方向?qū)实木匦蔚男螤?，并且在所述下部中的所述溝槽具有相對于所述第一晶片方向?5度角的矩形的形狀。
16.根據(jù)權(quán)利要求13的電路，其中所述上層具有(100)結(jié)構(gòu)，所述(100)結(jié)構(gòu)具有<110>配置，并且所述下襯底具有(111)結(jié)構(gòu)。
17.根據(jù)權(quán)利要求16的電路，其中在所述上部中的所述溝槽具有與所述第一晶片方向?qū)实木匦蔚男螤睿⑶以谒鱿虏恐械乃鰷喜劬哂辛呅蔚慕孛妗?br> 18.根據(jù)權(quán)利要求13的集成電路，其中所述下襯底和所述上半導(dǎo)體層都由硅形成。
19.根據(jù)權(quán)利要求13的集成電路，其中所述下襯底由硅形成，而所述上半導(dǎo)體層由硅-鍺合金形成。
20.根據(jù)權(quán)利要求13的集成電路，還包括邏輯電路部分和所述存儲單元陣列，其中在接合半導(dǎo)體結(jié)構(gòu)中形成所述存儲單元陣列，所述接合半導(dǎo)體結(jié)構(gòu)具有下襯底和上半導(dǎo)體層，所述下襯底具有第一晶體結(jié)構(gòu)，所述上半導(dǎo)體層具有(001)晶體結(jié)構(gòu)，并且其
軸相對于第一晶片方向成四十五度角，所述下襯底接合至所述上半導(dǎo)體層；在各所述存儲單元陣列中的溝槽具有平行于所述下襯底的所述第一晶片方向的溝槽軸，所述溝槽具有下部和上部，所述下部在所述下襯底中具有第一截面，并且所述上部在所述上半導(dǎo)體層中具有矩形截面；在所述下部中形成電容器，所述電容器具有大于第一和第二橫向尺寸中的一個的至少一個橫向電容器尺寸；以及在所述上半導(dǎo)體層中的所述單元內(nèi)形成晶體管。
全文摘要
一種在半導(dǎo)體襯底中形成具有溝槽電容器和垂直晶體管的存儲單元的方法，包括以下步驟提供具有下襯底和上半導(dǎo)體層的接合半導(dǎo)體晶片，下襯底具有平行于第一晶軸的
軸，上半導(dǎo)體層具有相對于所述晶軸成45度角的
軸，通過接合絕緣體層連接二者；蝕刻溝槽穿過所述上層和下襯底；擴展溝槽的下部，并且將溝槽的上部的截面由八邊形轉(zhuǎn)變至矩形，以致降低對在溝槽光刻與有源區(qū)光刻之間的對準誤差的敏感性；可選方案利用具有由(111)晶體結(jié)構(gòu)形成的下襯底和相同的上部的接合半導(dǎo)體晶片。應(yīng)用包括垂直晶體管，其對在溝槽與用于有源區(qū)的光刻圖形之間的未對準變得不敏感，具體為具有垂直晶體管的DRAM單元。
文檔編號H01L27/12GK1797746SQ200510125809
公開日2006年7月5日 申請日期2005年11月25日 優(yōu)先權(quán)日2004年12月9日
發(fā)明者程慷果, R·迪瓦卡魯尼, C·J·拉登斯 申請人:國際商業(yè)機器公司