專利名稱：一種具有高k柵介質(zhì)層和硅化物柵電極的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別涉及具有高k柵介質(zhì)層和硅化物柵電極的半導(dǎo)體器件。
背景技術(shù)：
具有由二氧化硅制成的很薄的柵介質(zhì)的互補(bǔ)金屬氧化物半導(dǎo)體(“CMOS”)器件可能會(huì)遇到令人無(wú)法接受的柵極泄漏電流的情況。由某種高k電介質(zhì)材料，而不是二氧化硅形成的柵介質(zhì)可以減少柵極漏電。然而，當(dāng)直接在這種電介質(zhì)上形成一種全硅化物柵電極的時(shí)候，柵電極和電介質(zhì)之間的相互作用可能導(dǎo)致費(fèi)米能級(jí)釘扎。結(jié)果，具有直接形成在高k柵介質(zhì)上的全硅化物柵電極的晶體管可能具有相對(duì)高的閾值電壓。

發(fā)明內(nèi)容
因此，有必要改進(jìn)形成具有高k柵介質(zhì)的半導(dǎo)體器件的工藝。需要有這樣一種形成具有全硅化物柵電極和高k柵介質(zhì)的器件的工藝，這種器件沒(méi)有表現(xiàn)出不希望的高閾值電壓。本發(fā)明提供這樣一種方法。


圖1a-1d表示當(dāng)實(shí)施本發(fā)明的方法的一個(gè)實(shí)施例時(shí)可形成的結(jié)構(gòu)的橫截面圖。
圖2a-2d表示當(dāng)實(shí)施本發(fā)明的方法的第二個(gè)實(shí)施例時(shí)可形成的結(jié)構(gòu)的橫截面圖。
這些附圖中顯示的部件未按比例繪制。
具體實(shí)施例方式
描述了一種制造半導(dǎo)體器件的方法。該方法包括在襯底上形成高k柵介質(zhì)層，在該高K柵介質(zhì)層上形成阻擋層，并在該阻擋層上形成全硅化物柵電極。在以下的說(shuō)明中，為提供對(duì)本發(fā)明的深入理解而陳述了很多細(xì)節(jié)。然而，本領(lǐng)域技術(shù)人員顯然明白，本發(fā)明可以用這里明確說(shuō)明的方式以外的很多其他方式實(shí)施。本發(fā)明不局限于下面公開的具體細(xì)節(jié)。
圖1a-1d表示當(dāng)實(shí)施本發(fā)明的方法的一個(gè)實(shí)施例時(shí)可形成的結(jié)構(gòu)的橫截面圖。如圖1a所示，在這個(gè)實(shí)施例中，高k柵介質(zhì)層101形成在襯底100上，阻擋層102形成在高k柵介質(zhì)層101上，且多晶硅層103形成在阻擋層102上。襯底100可以包含任何可以作為在其上構(gòu)建半導(dǎo)體器件的基礎(chǔ)的材料。
可以用來(lái)制造高k柵介質(zhì)層101的一些材料包括氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮化鉛鋅。特別優(yōu)選氧化鉿、氧化鋯和氧化鋁。這里說(shuō)明了用來(lái)形成高k柵介質(zhì)層101的材料的幾個(gè)例子，但該層也可以由其他材料制成。
在襯底100上可以使用常規(guī)的淀積方法來(lái)形成高k柵介質(zhì)層101，例如，使用常規(guī)的化學(xué)汽相淀積(“CVD”)、低壓CVD或物理汽相淀積(“PVD”)工藝柵介質(zhì)。優(yōu)選使用常規(guī)的原子層CVD工藝。在這種工藝中，可以在選擇的流速下將金屬氧化物的前體(例如，金屬氯化物)和蒸汽輸送到CVD反應(yīng)室，然后在一種選擇的溫度和壓力下進(jìn)行操作，以在襯底100和高k柵介質(zhì)層101之間產(chǎn)生原子平滑界面。該CVD反應(yīng)室應(yīng)該工作足夠長(zhǎng)時(shí)間以形成具有理想厚度的層。在大多數(shù)的應(yīng)用中，高k柵介質(zhì)層101應(yīng)該少于約60埃厚，并且更優(yōu)選介于約5埃到大約40埃厚之間。
如果高k柵介質(zhì)層101包含氧化物，根據(jù)用來(lái)制造它的工藝，會(huì)在任意的表面處出現(xiàn)氧空位同時(shí)出現(xiàn)令人不能接受的雜質(zhì)能級(jí)。層101淀積后，希望在層101上除去某些雜質(zhì)并氧化該層，以產(chǎn)生具有接近理想的金屬氧配比的化學(xué)計(jì)量。
阻擋層102最好是導(dǎo)電的且功函數(shù)透明的。在一個(gè)實(shí)施例中，阻擋層102可包含金屬氮化物，例如，氮化鈦或氮化鉭?？梢酝ㄟ^(guò)使用常規(guī)的CVD或PVD工藝在高k柵介質(zhì)層101上形成阻擋層102，這對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見的。阻擋層102一定要足夠厚以防止全硅化物柵電極(將形成在阻擋層102上)與高k柵介質(zhì)層101相互作用而產(chǎn)生不希望的費(fèi)米能級(jí)釘扎。應(yīng)該優(yōu)化該厚度以確保阻擋層102不會(huì)顯著影響該器件的閾值電壓，該電壓最好將由隨后形成的全硅化物柵電極的功函數(shù)設(shè)定。在許多應(yīng)用中，介于約5埃和約50埃之間厚度(和更優(yōu)選介于約10埃和約20埃之間厚度)的阻擋層可以在保持功函數(shù)透明的同時(shí)緩和費(fèi)米能級(jí)釘扎。
通過(guò)使用常規(guī)的淀積工藝，可以在阻擋層102上形成多晶硅層103，優(yōu)選介于約100和約2,000埃之間的厚度，并且更優(yōu)選介于約500和約1,600埃的厚度。在這個(gè)工藝階段，多晶硅層103可以是非摻雜的，n型摻雜的(例如，用砷、磷或其他n型材料)或p型摻雜的，例如，用硼。
在形成圖1a的結(jié)構(gòu)之后，刻蝕多晶硅層103、阻擋層102和高k柵介質(zhì)層101，以產(chǎn)生圖1b所示的結(jié)構(gòu)?？梢允褂贸Ｒ?guī)的圖案化和刻蝕工藝，這對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見的。然后，鄰近該結(jié)構(gòu)形成間隔層104和105，且鄰近這些間隔層形成介電層106。間隔層104和105優(yōu)選包含氮化硅，而介電層106可以包含二氧化硅或低K材料。因?yàn)楸绢I(lǐng)域技術(shù)人員對(duì)于形成這種結(jié)構(gòu)可以使用的常規(guī)工藝步驟很熟悉，所以在這里將不做進(jìn)一步的詳細(xì)說(shuō)明。如所示，介電層106已被回拋光，例如，通過(guò)常規(guī)的化學(xué)機(jī)械拋光(“CMP”)的操作，以暴露出多晶硅層103并且生成圖1c結(jié)構(gòu)。盡管沒(méi)有示出，但是該結(jié)構(gòu)可以包含許多其他的部件(例如，氮化硅刻蝕停止層、源和漏區(qū)和一層或多層的緩沖層)，這些部件可以使用常規(guī)的工藝形成。
在形成圖1c結(jié)構(gòu)后，基本上所有的多晶硅層103(且優(yōu)選所有的該層)轉(zhuǎn)變?yōu)楣杌?07，如圖1d所示。全硅化物柵電極107可以包含，例如，硅化鎳、硅化鈷、硅化鈦或這些材料的混合物。通過(guò)在整個(gè)該結(jié)構(gòu)上淀積適合的金屬，然后在足夠的溫度下加熱足夠長(zhǎng)的時(shí)間由多晶硅層103生成金屬硅化物(例如，NiSi)，多晶硅層103可以轉(zhuǎn)變?yōu)槿杌飽烹姌O107。
在一個(gè)優(yōu)選的實(shí)施例中，通過(guò)在該整個(gè)結(jié)構(gòu)上，包括層103的暴露的表面，濺射適合的金屬(例如，鎳)形成硅化物107。為了使硅化物107完全在整個(gè)多晶硅層103上延伸，可能有必要在該濺射操作后進(jìn)行高溫退火，例如在至少約450℃的溫度下的快速熱退火。當(dāng)形成硅化鎳時(shí)，退火優(yōu)選在介于約500℃和約550℃之間的溫度下進(jìn)行。當(dāng)形成硅化鈷時(shí)，退火優(yōu)選在至少約600℃的溫度下進(jìn)行。
可以運(yùn)用常規(guī)的CMP步驟在形成硅化物107后，從該結(jié)構(gòu)上去除多余的金屬，介電層106作為拋光停止層。硅化物107可以作為全硅化物柵電極，該柵電極適合作為全硅化物PMOS柵電極或全硅化物NMOS柵電極。硅化物107是作為全硅化物PMOS柵電極還是全硅化物NMOS柵電極，取決于多晶硅層103獲得的摻雜處理、用來(lái)產(chǎn)生硅化物的金屬和制造它的工藝。在一些實(shí)施例中，本發(fā)明的工藝可以用來(lái)產(chǎn)生既包括全硅化物PMOS柵電極又包括全硅化物NMOS柵電極的CMOS器件。
在高k柵介質(zhì)層101和全硅化物柵電極107之間的阻擋層102的存在，可以阻止會(huì)導(dǎo)致費(fèi)米能級(jí)釘扎的、柵電極和電介質(zhì)之間的不希望的相互作用。結(jié)果，本發(fā)明的工藝可以使具有全硅化物柵電極和高k柵介質(zhì)層的器件不表現(xiàn)出不希望的高閾值電壓成為可能。
圖2a-2d示出當(dāng)實(shí)施本發(fā)明的方法中的第二個(gè)實(shí)施例時(shí)可以形成的結(jié)構(gòu)的橫截面圖。在這個(gè)實(shí)施例中，形成包括金屬NMOS柵電極和全硅化物PMOS柵電極的CMOS器件。圖2a示出在制造CMOS器件時(shí)可能形成的中間結(jié)構(gòu)。該結(jié)構(gòu)包括襯底200的第一部分201和第二部分202。隔離區(qū)203將第一部分201與第二部分202分開。高k柵介質(zhì)層205形成在襯底200上，阻擋層207形成在高k柵介質(zhì)層205上。多晶硅層形成在阻擋層207上。多晶硅層的第一部分204被一對(duì)側(cè)壁間隔層208和209夾在中間，并且多晶硅層的第二部分206被一對(duì)側(cè)壁間隔層210和211夾在中間。電介質(zhì)212與該側(cè)壁間隔層相鄰。
襯底200可以包含任何可以作為在其上構(gòu)建半導(dǎo)體器件的基礎(chǔ)的材料。隔離區(qū)203可以包含二氧化硅或其他可以隔離晶體管有源區(qū)的材料。高k柵介質(zhì)層205和阻擋層207可以包含上面確定的任何材料，并且可以使用正如上面說(shuō)明的常規(guī)工藝來(lái)形成。多晶硅層的第一和第二部分204和206各自優(yōu)選介于約100和約2,000埃之間的厚度，更優(yōu)選介于約500和約1,600埃之間的厚度。
第一部分204可以非摻雜或摻雜砷、磷或其他n型材料。在一優(yōu)選實(shí)施例中，第一部分204是n型摻雜而第二部分206是p型摻雜，例如，用硼摻雜第二部分206。當(dāng)摻雜硼的時(shí)候，p型多晶硅層206應(yīng)該包含足夠濃度的該元素，以確保在為了去除第一部分204而進(jìn)行的后續(xù)的濕法刻蝕時(shí)不會(huì)去除大量的p型多晶硅層206。間隔層208、209、210和211優(yōu)選包含氮化硅，而電介質(zhì)212可以包含二氧化硅或低k材料。
常規(guī)的工藝步驟、材料和設(shè)備可以用來(lái)產(chǎn)生圖2a的結(jié)構(gòu)，這對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見的。如所示，電介質(zhì)212已經(jīng)被回拋光，例如，通過(guò)常規(guī)的CMP的操作，以暴露出多晶硅層的第一和第二部分204和206。盡管沒(méi)有示出，但是圖2a結(jié)構(gòu)可以包含許多其他的部件(例如，氮化硅刻蝕停止層、源和漏區(qū)和一層或多層的緩沖層)，這些部件可以使用常規(guī)的工藝形成。
在形成圖2a的結(jié)構(gòu)后，可去除第一部分204。在一個(gè)優(yōu)選實(shí)施例中，通過(guò)運(yùn)用濕法刻蝕工藝對(duì)于p型多晶硅層206上的第一部分204有選擇地去除第一部分204而不去除p型多晶硅層206的大部分來(lái)去除第一部分204。這種濕法刻蝕工藝可包括在足夠的溫度下把第一部分204暴露于包含氫氧化物源的水溶液足夠的時(shí)間，以基本上去除所有的部分204。該氫氧化物源可以包含在去離子水中體積百分比介于約2％和約30％之間的氫氧化銨或氫氧化四烷基銨，例如，氫氧化四甲銨(“TMAH”)。
例如，第一部分204可以通過(guò)將其暴露于溶液而選擇性地去除，該溶液的溫度維持在介于約15℃和約90℃之間(且優(yōu)選低于約40℃)，該溶液包含在去離子水中體積百分比約2和約30之間的氫氧化銨。在該優(yōu)選持續(xù)至少一分鐘的暴露步驟中，理想的方式是在介于約1和約10瓦特/cm2之間損耗的同時(shí)施加頻率介于約10KHz和約2,000KHz之間的聲波能量。
在一特別優(yōu)選的實(shí)施例中，具有約1,350埃的厚度的第一部分204可以通過(guò)在約25℃下暴露于溶液約30分鐘而被選擇性地去除，該溶液包含去離子水中體積百分比約15％的氫氧化銨，同時(shí)施加頻率約1,000KHz的聲波能量，以約5瓦特/cm2損耗。這種刻蝕工藝將基本上去除所有的n型多晶硅層而不去除合乎要求的(meaningful)的一定量的p型多晶硅層206。
作為一個(gè)選擇方案，第一部分204可以通過(guò)將其暴露于溶液至少一分鐘而被選擇性的去除，該溶液的溫度維持在介于約60℃和約90℃之間，該溶液包含去離子水中體積百分比介于約20％和約30％之間的TAMH，同時(shí)施加聲波能量。通過(guò)將其在80℃下暴露于溶液去約2分鐘，去除具有約1,350埃厚度的第一部分204，該溶液包含去離子水中的體積百分比約25％的TAMH，同時(shí)在約1,000KHz下施加聲波能量，以約5瓦特/cm2損耗。這種刻蝕工藝將基本上去除所有的第一部分204而不去除大量的p型多晶硅層206。
去除第一部分204后，可以去除阻擋層207下面部分，例如，應(yīng)用選擇性地刻蝕高k柵介質(zhì)層205上的阻擋層207的工藝。去除第一部分204和阻擋層207生成溝槽213，它們位于側(cè)壁間隔層208和209之間，如圖2b所示。盡管在這個(gè)實(shí)施例中，在去除上面的多晶硅層的第一部分204之后(或同時(shí))去除阻擋層207，在可選擇的實(shí)施例中，可以保留阻擋層207，這取決于第一部分204的成分和用來(lái)去除它的工藝。
在這個(gè)實(shí)施例中，在去除第一部分204和下面的阻擋層207部分之后，在溝槽213內(nèi)和高k柵介質(zhì)層205上形成n型金屬層215，產(chǎn)生了圖2c的結(jié)構(gòu)。N型金屬215可以包含任何n型導(dǎo)電材料，金屬NMOS柵電極可由該導(dǎo)電材料獲得?？梢杂脕?lái)形成n型金屬層215的材料包括鉿、鋯、鈦、鉭、鋁和它們的合金，例如包含這些元素的金屬碳化物，即，碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。另外，N型金屬層215也可包含鋁化物，例如，一種包含鉿、鋯、鈦、鉭或鎢的鋁化物。
使用公知的PVD或CVD工藝，例如，常規(guī)的濺射或原子層CVD工藝可以在高k柵介質(zhì)層205上形成N型金屬層215。如所示，除了填充溝槽213的位置上的部分，n型金屬層215被去除。通過(guò)適當(dāng)?shù)腃MP操作從該器件的其他部分去除層215。當(dāng)從它的表面去除層215時(shí)，電介質(zhì)212可以作為拋光停止層。N型金屬層215優(yōu)選作為具有介于約3.9eV和約4.2eV之間的功函數(shù)的金屬NMOS柵極，并且柵極厚度介于約100埃和約2,000埃之間，且更優(yōu)選厚度介于約500埃和約1,600埃之間。
盡管圖2c表示一種n型金屬層215填充整個(gè)溝槽213的結(jié)構(gòu)，但是在另一可選實(shí)施例中，n型金屬層215可以僅填充部分的溝槽213，溝槽的剩余部分填充容易拋光的材料，例如，鎢、鋁、鈦或氮化鈦。在這種可選實(shí)施例中，作為功函數(shù)金屬的n型金屬層215的厚度可以介于約50和約1,000埃之間，并且更優(yōu)選厚度至少約100埃。
在該圖示的實(shí)施例中，在溝槽213內(nèi)形成n型金屬層215后，基本上整個(gè)p型多晶硅層206(且最好是該層的全部)轉(zhuǎn)變?yōu)楣杌?16，如圖2d所示。全硅化物柵電極216可以包含硅化鎳、硅化鈷、硅化鈦、這些材料的混合物或其他可以產(chǎn)生高性能的全硅化物PMOS柵極的硅化物。通過(guò)在該整個(gè)結(jié)構(gòu)上淀積適合的金屬，然后在足夠時(shí)間內(nèi)加熱足夠溫度以由p型多晶硅層206產(chǎn)生金屬硅化物(例如，NiSi)，P型多晶硅層206可以轉(zhuǎn)變?yōu)槿杌飽烹姌O216。
在一個(gè)優(yōu)選實(shí)施例中，通過(guò)在整個(gè)結(jié)構(gòu)上，包括層206的暴露表面，濺射適合的金屬(例如，鎳)而形成硅化物216。為了使硅化物216完全在整個(gè)p型多晶硅層206上延伸，有必要在進(jìn)行了該濺射后進(jìn)行高溫退火，例如，在至少約450℃的溫度下進(jìn)行的快速熱退火。當(dāng)形成硅化鎳時(shí)，退火溫度優(yōu)選在介于約500℃和約550℃之間。當(dāng)形成硅化鈷時(shí)，退火溫度優(yōu)選在至少約600℃。
可以運(yùn)用常規(guī)的CMP步驟在形成硅化物216后，從該結(jié)構(gòu)上去除多余的金屬，電介質(zhì)212作為拋光停止層。在一優(yōu)選實(shí)施例中，硅化物216作為具有介于約4.3eV和約4.8eV之間的禁帶中間(mid-gap)功函數(shù)的全硅化物PMOS柵極，并且柵極厚度介于約100埃和約2,000埃之間，且更優(yōu)選厚度介于約500埃和約1,600埃之間。
這里對(duì)用來(lái)形成n型金屬層215和硅化物216的材料說(shuō)明了幾個(gè)例子，但是金屬層和硅化物還可以由許多其他的材料制造，這對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見的。在形成硅化物216后，完成該器件的工藝步驟可以按照以下步驟例如，在圖2d所示的結(jié)構(gòu)上形成覆蓋介電層，然后形成器件接觸、金屬互連和鈍化層。這種工藝步驟對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)是公知的，這里將不做更詳細(xì)的說(shuō)明。
本發(fā)明方法的第二實(shí)施例的使包含金屬NMOS柵電極和全硅化物PMOS柵電極的CMOS器件不具有不希望的高閾值電壓成為可能。上面說(shuō)明的實(shí)施例對(duì)于形成這種器件的工藝提供了例子，但是本發(fā)明并不局限于這些特定實(shí)施例。
圖2d的半導(dǎo)體器件包含分別形成在高k柵介質(zhì)層205和阻擋層207上的金屬NMOS柵電極215和全硅化物PMOS柵電極216。高k柵介質(zhì)層205和阻擋層207可以包含以上羅列的任何材料。金屬NMOS柵電極215可以完全由以上確定的一種或多種n型金屬構(gòu)成，或者作為另一種選擇方案，可以包含由溝槽填充金屬覆蓋的n型功函數(shù)金屬。金屬NMOS柵電極215優(yōu)選介于約100和約2,000埃之間的厚度，且具有介于約3.9eV和約4.2eV之間的功函數(shù)。全硅化物PMOS柵電極216優(yōu)選介于約100和約2,000埃之間的厚度，具有介于4.3eV和約4.8eV之間的中間功函數(shù)，且包含以上確定的硅化物之一。
本發(fā)明的半導(dǎo)體器件可以用上面詳細(xì)提到的工藝制造，但也可以使用其他類型的工藝。因此，半導(dǎo)體器件并不局限于用上述工藝制造的器件。
本發(fā)明的方法可以使具有全硅化物柵電極和高k柵介質(zhì)層的器件不表現(xiàn)出不希望的高閾值電壓成為可能。上面的描述說(shuō)明了本發(fā)明中可以使用的具體的某些步驟和材料，但本領(lǐng)域技術(shù)人員明白可以作出許多修改和替代。因此，所有這些修改、改變、替換和增加應(yīng)被視為不脫離附加的權(quán)利要求所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括在襯底上形成高k柵介質(zhì)層；在該高k柵介質(zhì)層上形成阻擋層；且在該阻擋層上形成全硅化物柵電極。
2.如權(quán)利要求1所述的方法，其中該高k柵介質(zhì)層包含從氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮化鉛鋅構(gòu)成的組中選擇的一種材料。
3.如權(quán)利要求1所述的方法，其中，所述阻擋層是導(dǎo)電的和功函數(shù)透明的。
4.如權(quán)利要求3所述的方法，其中，所述阻擋層包含金屬氮化物。
5.如權(quán)利要求1所述的方法，其中，所述全硅化物柵電極包含從硅化鎳、硅化鈷和硅化鈦構(gòu)成的組中選擇的一種材料。
6.如權(quán)利要求1所述的方法，其中，基本上所有的p型多晶硅層轉(zhuǎn)變?yōu)楣杌镆陨稍撊杌飽烹姌O。
7.如權(quán)利要求1所述的方法，其中，所有的p型多晶硅層轉(zhuǎn)變?yōu)楣杌镆陨稍撊杌飽烹姌O。
8.一種制造半導(dǎo)體器件的方法，包括在襯底上形成高k柵介質(zhì)層；在該高K柵介質(zhì)層上形成阻擋層；在該阻擋層上形成多晶硅層；去除該多晶硅層的第一部分以生成位于一對(duì)側(cè)壁間隔層之間的溝槽；在該溝槽內(nèi)形成n型金屬層；在該多晶硅層的第二部分淀積第二金屬層；在足夠的溫度下加熱足夠長(zhǎng)的時(shí)間使多晶硅層的第二部分基本上全部轉(zhuǎn)變?yōu)榻饘俟杌铩?br> 9.如權(quán)利要求8所述的方法，其中，所述n型金屬層包含從鉿、鋯、鈦、鉭、鋁、金屬碳化物和鋁化物構(gòu)成的組中選擇的一種材料。
10.如權(quán)利要求8所述的方法，其中，所述金屬硅化物從硅化鎳、硅化鈷和硅化鈦構(gòu)成的組中選擇。
11.如權(quán)利要求8所述的方法，其中，所述n型金屬層具有介于約3.9eV和約4.2eV之間的功函數(shù)，并且所述金屬硅化物具有介于約4.3eV和約4.8eV之間的功函數(shù)。
12.如權(quán)利要求8所述的方法，其中，所述多晶硅層的第二部分是p型多晶硅層，使用對(duì)多晶硅層的第二部分上的多晶硅層的第一部分具有選擇性的濕法刻蝕工藝去除該多晶硅層的第一部分。
13.如權(quán)利要求8所述的方法，其中，所有的多晶硅層的第二部分轉(zhuǎn)變?yōu)榻饘俟杌铩?br> 14.如權(quán)利要求8所述的方法，其中，高K柵介質(zhì)層包含從氧化鉿、氧化鋯、氧化鋁構(gòu)成的組中選擇的一種材料，且該阻擋層包含金屬氮化物。
15.如權(quán)利要求14所述的方法，其中，所述阻擋層包含從氮化鈦和氮化鉭構(gòu)成的組中選擇的一種材料。
16.一種半導(dǎo)體器件，包括形成在襯底上的高k柵介質(zhì)層；形成在該高k柵介質(zhì)層上的阻擋層；和形成在該阻擋層上的全硅化物柵電極。
17.如權(quán)利要求16的半導(dǎo)體器件，其中，所述阻擋層包含金屬氮化物，并且所述柵電極包含從硅化鎳、硅化鈷和硅化鈦構(gòu)成的組中選擇的一種金屬硅化物。
18.如權(quán)利要求17的半導(dǎo)體器件，其中，所述高k柵介質(zhì)層包含從氧化鉿、氧化鋯、氧化鋁構(gòu)成的組中選擇的一種材料，且所述阻擋層包含從氮化鈦和氮化鉭構(gòu)成的組中選擇的一種材料。
19.如權(quán)利要求16的半導(dǎo)體器件，其中，所述全硅化物柵電極包含PMOS柵電極，還包含金屬NMOS柵電極。
20.如權(quán)利要求19的半導(dǎo)體器件，其中，所述金屬NMOS柵電極的厚度介于約100和約2,000埃之間，具有介于約3.9eV和約4.2eV之間的功函數(shù)，且包含從鉿、鋯、鈦、鉭、鋁、金屬碳化物和鋁化物構(gòu)成的組中選擇的一種材料；且所述PMOS柵電極的厚度介于約100和約2,000埃之間，具有介于約4.3eV和約4.8eV之間的功函數(shù)。
全文摘要
描述了一種制造半導(dǎo)體器件的方法。該方法包括在襯底上形成高k柵介質(zhì)層，在該高k柵介質(zhì)層上形成阻擋層，和在該阻擋層上形成全硅化物柵電極。
文檔編號(hào)H01L21/336GK1873922SQ200510129150
公開日2006年12月6日 申請(qǐng)日期2005年11月2日 優(yōu)先權(quán)日2004年11月2日
發(fā)明者M·多茨, J·布拉斯克, J·卡瓦利羅斯, M·梅茨, S·達(dá)塔, R·仇 申請(qǐng)人:英特爾公司