專利名稱：芯片封裝結(jié)構改良的制作方法
技術領域：
本實用新型是有關一種芯片封裝結(jié)構改良，特別指一種具有接地及屏蔽結(jié)構且可作為電源面，而能降低電氣噪聲干擾，并增進穩(wěn)定性及速率的芯片封裝結(jié)構改良。
背景技術：
任何電子產(chǎn)品在運作使用時，均會產(chǎn)電磁波干擾(Electromagnetic Interference，EMI)、噪聲(Noise，包括如散彈噪聲、閃爍噪聲、突波噪聲、熱噪聲、分配噪聲等)及高溫等情形，其中大部分噪聲的產(chǎn)生，是源于電磁波干擾的情況，因而影響電子系統(tǒng)的穩(wěn)定性；惟電磁波干擾并不能完全克服，是必需透過該電子組件適當?shù)碾娐芬?guī)化或屏蔽、接地等結(jié)構設計，使電磁波干擾降低至標準數(shù)值之下，以達成電磁兼容設計目的。
現(xiàn)有的封裝芯片結(jié)構，通常為一晶墊上置設有一芯片，于該芯片兩側(cè)設有可對外導通電性的導線架，其中該導線架是為復數(shù)引腳排列構成，選定于芯片其接點及導線架的復數(shù)引腳間設有金線連接，并于該芯片外部設有一絕緣性的封膠體，藉該封膠體保護芯片、金線等內(nèi)部組件，同時達成固定作用。上揭現(xiàn)有的芯片封裝結(jié)構，并無防止電磁波干擾的結(jié)構設計，因此在降低電磁波干擾目的下，即難以符合現(xiàn)今電子產(chǎn)品其電磁兼容的高標準要求。
實用新型內(nèi)容本實用新型主要目的，是在提供一種芯片封裝結(jié)構改良，特別是藉以芯片整體封裝結(jié)構改良，以達成電氣噪聲隔絕、降低電磁波干擾、增進穩(wěn)定性及傳輸速率等效果。
為實現(xiàn)上述目的，本實用新型采用的技術方案如下所述芯片封裝結(jié)構改良，包括各排引腳底面設有黏著層固定一導體層，使導體層由引腳底面內(nèi)接電端整片延伸覆蓋至外接電端，并于導體層設有一導電體與芯片構成電性連接。
所述芯片封裝結(jié)構改良，包括各排引腳頂面及底面分別設有黏著層分別固定一導體層，使各導體層由引腳頂面及底面內(nèi)接電端整片延伸覆蓋至外接電端，并于導體層設有一導電體與芯片構成電性連接。
所述芯片封裝結(jié)構改良，該引腳包括為二排平行或四排矩陣數(shù)組形態(tài)。
所述芯片封裝結(jié)構改良，該導體層可為一片體或復數(shù)片體構成。
本實用新型的有益效果在本實用新型的實施內(nèi)容包括芯片、導線架、導線、黏著層及導體層等所組成，令一外部具有封膠體包覆的芯片，于該芯片二側(cè)或四周設有復數(shù)引腳排列構成的導線架，令各引腳內(nèi)接電端以導線與芯片作電性連接，而其外接電端是彎折延伸至封膠體外部下方，并選定各排引腳頂面或底面或二面設有一黏著層，藉該黏著層固定一導體層，令該導體層由引腳內(nèi)接電端延伸覆蓋至外接電端，并另設有一導電體與芯片或任意一引腳作電性連接，使該導體層成為降低電氣干擾的屏蔽結(jié)構及接地面或電源面，以達成電氣噪聲隔絕、降低電磁波干擾、電磁兼容，以及能增進穩(wěn)定性及速率的效果。


圖1為本實用新型導體層覆蓋引腳頂面的立體示意圖；圖2為本實用新型導體層覆蓋引腳頂面的斷面示意圖；圖3為本實用新型導線架二排引腳的封裝的示意圖；圖4為本實用新型導線架四排引腳的封裝的示意圖；圖5為本實用新型導體層覆蓋引腳底面的斷面示意圖；圖6為本實用新型導體層覆蓋引腳二面的斷面示意圖；圖7為本實用新型導體層另一實施例的立體示意圖；主要圖號說明芯片1； 電訊接點11；封膠體12； 導線架2；內(nèi)接電端211；引腳21；導線3； 外接電端212；導體層5；黏著層4；
導電體51；具體實施方式
茲依附圖實施例將本實用新型的結(jié)構特征及其它的作用、目的詳細說明如下如附圖所示，本實用新型所為之「芯片封裝結(jié)構改良」，是包括芯片1、導線架2、導線3、黏著層4及導體層5等所組成，其中芯片1，如圖1及圖2所示，是為現(xiàn)有半導體材料所制成的電子組件，于選定面設有復數(shù)電訊接點11，藉電訊接點11經(jīng)由下述導線架2可與外界作電性連接，其外圍并設有一絕緣性封膠體12包覆密封；導線架2，如圖1、圖3及圖4所示，是為金屬材料沖壓呈二排平行或四排矩陣數(shù)組的復數(shù)條狀引腳21所構成，各引腳21分別具有一內(nèi)接電端211，以及一彎折狀的外接電端212，藉該內(nèi)接電端211可與芯片1的電訊接點11電性連接，而外接電端212可與外界電路板等設備作電性連接；導線3，如圖1所示，是使該芯片1的電訊接點11可與導線架2各引腳21內(nèi)接電端211形成電性連接的金屬導體，例如金線等；黏著層4，參閱圖2所示，是可為一種液態(tài)干燥后可形成黏固的物質(zhì)(膠水等)或膠帶等，并具有絕緣特性；導體層5，如圖1所示，是可為一片狀金屬板或金屬膜，并令其構成可覆蓋導線架2各排引腳21頂面或底面的彎折片結(jié)構；藉此，參閱圖1及圖2所示，令該外部具有封膠體12包覆的芯片1二側(cè)或四周設有復數(shù)引腳21排列構成的導線架2，令各引腳21內(nèi)接電端211分別以導線3與芯片1的電訊接點11作電性連接，而其外接電端212是彎折延伸至封膠體12外部下方，并選定該導線架2各排引腳21頂面設有一黏著層4，藉該黏著層4固定一導體層5，使該導體層5由引腳21頂面內(nèi)接電端211整片延伸覆蓋至外接電端212，并于導體層5另設有一導電體51(例如使用金線或令該導體層5設一凸部作連接)與芯片1的電訊接點11或任意一引腳21作電性連接，使該導體層5成為降低電氣干擾的屏蔽結(jié)構及接地面(Groundplane)或電源面(Power plane)，以達成本實用新型封裝芯片的電氣噪聲隔絕、降低電磁波干擾、電磁兼容，以及能增進穩(wěn)定性及速率的效果。
請參閱圖5所示，本實用新型也可僅選定各排引腳21底面設有一黏著層4，藉該黏著層4固定一導體層5，使該導體層5由引腳21底面內(nèi)接電端211整片延伸覆蓋至外接電端212，并于導體層5另設有一導電體51與芯片1的電訊接點11或任意一引腳21作電性連接，使該導體層5成為降低電氣干擾的屏蔽結(jié)構及接地面(Groundplane)或電源面(Power plane)。或如圖6所示也可同時選定各排引腳21頂面及底面設有一黏著層4，藉該黏著層4分別固定一導體層5，使該導體層5由引腳21頂面及底面內(nèi)接電端211整片延伸覆蓋至外接電端212，并于各個導體層5另設有一導電體51與芯片1的電訊接點11或任意一引腳21作電性連接，使該導體層5成為降低電氣干擾的屏蔽結(jié)構及接地面(Ground plane)或電源面(Power plane)，以達成上述的功效。
另者，請參閱圖7所示，本實用新型該導體層5不以整片延伸覆蓋于各排引腳21為限，也可使導體層5構成為復數(shù)條片狀，藉此分別覆蓋于各個引21的頂面、底面或頂面及底面均加以覆蓋，且各片導體層5均與芯片1的電訊接點11或任意一引腳21作電性連接，使各導體層5成為降低電氣干擾的屏蔽結(jié)構及接地面(Ground plane)或電源面(Power plane)，也能獲致相同效果。
綜上所述，本實用新型「芯片封裝結(jié)構改良」，已確具實用性與創(chuàng)作性，其手段的運用也出于新穎無疑，且功效與設計目的誠然符合，已稱合理進步至明。為此，依法提出新型專利申請，惟懇請貴局惠予詳審，并賜準專利為禱，至感德便。
權利要求1.一種芯片封裝結(jié)構改良，包括芯片、導線架、導線、黏著層及導體層所組成，其特征在于該導體層，是構成可全面覆蓋導線架各排引腳的彎折片結(jié)構，令外部具有封膠體包覆的芯片側(cè)邊設有復數(shù)引腳排列構成的導線架，令各引腳內(nèi)接電端分別以導線與芯片作電性連接，而引腳外接電端是彎折延伸至封膠體外部下方，并選定各排引腳頂面設有黏著層固定一可作為降低電氣干擾的屏蔽結(jié)構及接地面或電源面的芯片封裝結(jié)構導體層，使導體層由引腳頂面內(nèi)接電端整片延伸覆蓋至外接電端，并于導體層設有一導電體，該導電體與芯片構成電性連接。
2.根據(jù)權利要求1所述芯片封裝結(jié)構改良，其特征在于包括各排引腳底面設有黏著層固定一導體層，導體層由引腳底面內(nèi)接電端整片延伸覆蓋至外接電端，并于導體層設有一導電體與芯片構成電性連接。
3.根據(jù)權利要求1所述芯片封裝結(jié)構改良，其特征在于包括各排引腳頂面及底面分別設有黏著層分別固定一導體層，使各導體層由引腳頂面及底面內(nèi)接電端整片延伸覆蓋至外接電端，并于導體層設有一導電體與芯片構成電性連接。
4.根據(jù)權利要求1或2或3所述芯片封裝結(jié)構改良，其特征在于該引腳包括為二排平行或四排矩陣數(shù)組形態(tài)。
5.根據(jù)權利要求1或2或3所述芯片封裝結(jié)構改良，其特征在于該導體層可為一片體或復數(shù)片體構成。
專利摘要一種芯片封裝結(jié)構改良，包括一外部具有封膠體的芯片，于芯片二側(cè)或四周設有復數(shù)引腳排列構成的導線架，令各引腳內(nèi)接電端以導線與芯片作電性連接，而其外接電端是彎折延伸至封膠體外部下方，并選定各排引腳頂面或底面或二面設有一黏著層，通過該黏著層固定一導體層，令該導體層由引腳內(nèi)接電端延伸覆蓋至外接電端，并另設有一導電體與芯片或任意一引腳作電性連接，使該導體層成為降低電氣干擾的屏蔽結(jié)構及接地面或電源面，以達成電磁兼容、能增進穩(wěn)定性及速率的效果。
文檔編號H01L21/60GK2779608SQ20052000046
公開日2006年5月10日 申請日期2005年2月6日 優(yōu)先權日2005年2月6日
發(fā)明者資重興 申請人:資重興