專利名稱：多基片厚膜電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子或通信領(lǐng)域中電路板的制造技術(shù)，更具體地說，涉及單元電路載體的厚膜電路。
背景技術(shù)：
厚膜電路作為單元電路載體，在通信、家電等電子產(chǎn)品領(lǐng)域應(yīng)用廣泛?，F(xiàn)有的厚膜電路是利用絲印成形的方式，在基板(如陶瓷板)上印制電路圖形(如電路導(dǎo)體、厚膜電阻等)，必要時(shí)還可外加電容、二極管等元器件，并組裝預(yù)先成形的引腳成、焊接后完成。所述的絲印成形的方式相比于傳統(tǒng)薄膜工藝制成的獨(dú)立電阻、電容，具有制造簡(jiǎn)單、可靠性好，且有利于電路散熱的優(yōu)點(diǎn)。
如圖1所示，是現(xiàn)有的單片式厚膜電路的示意圖，包括基片21、引線23以及金屬帽24。在所述基片21的兩面可印制電路圖形或增加器件(如電容、二極管等)，且在基片21的一端制作有焊盤22，以便與所述引線23焊接在一起，進(jìn)而將整個(gè)厚膜電路通過引線23焊接到電路板(PCB)上。為了配合貼片機(jī)的真空吸嘴，所述金屬帽24固定在所述基片21上與焊盤22相對(duì)的另一端，且將金屬帽24的上表面做成光滑平面。另外，所述引線23的焊腳是與電路板相互水平的，其通過貼片的方式固定在電路板上；所述引線23的焊腳也可以與電路板相垂直設(shè)置，并通過插件的方式固定在電路板上。
然而，隨著電子產(chǎn)品發(fā)展趨勢(shì)越來越微型化，厚膜電路上承載元器件所產(chǎn)生的功耗越來越大，厚膜電路運(yùn)行時(shí)的溫度也越來越高。尤其是在只采用一片在高度、長(zhǎng)度受限的基片時(shí)，厚膜電路會(huì)因功耗較高而很快達(dá)到極限溫度，進(jìn)而可能造成運(yùn)行的不穩(wěn)定或出現(xiàn)故障。
為此，現(xiàn)有技術(shù)中試圖通過采取增加單基片式厚膜電路數(shù)量的方式來解決溫度升高的問題，但使用多個(gè)單基片厚膜電路需要占用大量PCB的布局/布線空間，影響單板密度的提高和產(chǎn)品的微型化。如果增加的是采用插件的固定方式的厚膜電路，還需要在PCB增加相應(yīng)的插件孔，對(duì)PCB的走線將產(chǎn)生較大影響，甚至可能需要增加PCB層數(shù)完成走線，從而導(dǎo)致PCB成本的增加，降低產(chǎn)品的競(jìng)爭(zhēng)力。
實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問題在于，提供一種多基片厚膜電路，以解決現(xiàn)有技術(shù)中多基片厚膜電路尺寸大、占用空間多的缺點(diǎn)。
本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是一種多基片厚膜電路，包括具有至少兩個(gè)印制有電路圖形的基片的基片組、其還包括承載所述基片的引線結(jié)構(gòu)，所述引線結(jié)構(gòu)有主體，在所述主體上有通過向上延伸而形成的多個(gè)引線，引線間形成有容納所述基片的凹槽，以及在所述主體兩側(cè)設(shè)置的引腳。
所述基片組的一端邊緣制作有焊盤。
所述基片組上與焊盤相對(duì)的另一端固定有金屬帽。
所述基片組制作有焊盤的一端插入所述引線形成的凹槽，并與所述引線對(duì)應(yīng)結(jié)合。
所述引腳為所述主體向外水平延伸設(shè)置的貼片式引腳。
所述引腳為所述主體向外向下延伸設(shè)置的插件式引腳。
所述引腳為單側(cè)引腳，并且交錯(cuò)分布設(shè)置在所述基片組的兩側(cè)。
印制在每一基片上的所述電路圖形包括功耗基本相等的多個(gè)串聯(lián)電阻。
或者，在本實(shí)用新型所述的多基片厚膜電路中，所述引腳為所述主體向外向下延伸設(shè)置的插件式引腳。所述引腳為單側(cè)導(dǎo)通引腳，并且交錯(cuò)分布設(shè)置在所述基片組的兩側(cè)。
在本實(shí)用新型所述的多基片厚膜電路中，印制在每一基片上的所述電路圖形包括功耗基本相等的多個(gè)串聯(lián)電阻。
實(shí)施本實(shí)用新型的多基片厚膜電路，具有以下有益效果多個(gè)基片承載于同一引線結(jié)構(gòu)上，有效地減少了厚膜電路占用的PCB布局空間，提高了PCB的密度；通過增加基片的數(shù)量，有效的降低了基片的功耗密度、降低了厚膜運(yùn)行時(shí)的溫度，而且，多基片集成的方式，減少了厚膜電路的尺寸、降低了其高度，有利于提高插框中的PCB的數(shù)量，提高了集成度。


下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中圖1是現(xiàn)有的單片貼片式厚膜電路的結(jié)構(gòu)示意圖；圖2是本實(shí)用新型多基片厚膜電路的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；圖3是圖2中的多基片厚膜電路的單個(gè)引線結(jié)構(gòu)的示意圖。
具體實(shí)施方式
如圖2所示，本實(shí)用新型的多基片厚膜電路包括基片組30以及承載所述基片組30的引線結(jié)構(gòu)40。所述基片組30包括多個(gè)基片，在本實(shí)施例中為兩個(gè)基片A、B，在所述基片A、B兩面印制有電路圖形(如電路導(dǎo)體、厚膜電阻等)，當(dāng)然，基片的數(shù)量可以根據(jù)厚膜的集成程度以及功耗情況來決定。
如圖3所示，所述引線結(jié)構(gòu)40包括主體41、在所述主體41上向上延伸的多個(gè)引線42、以及在所述主體41兩側(cè)設(shè)置的引腳43。在本實(shí)施例中，與所述基片的數(shù)量相對(duì)應(yīng)的，所述引線42為四根，并且在所述引線42之間形成相分離的兩個(gè)凹槽44。所述兩個(gè)基片A、B分別安裝在所述凹槽44內(nèi)。在所述基片A、B與所述引線42配合的一端邊緣制作有相應(yīng)的焊盤(圖未示)，從而與所述引線42相結(jié)合。
如圖3所示，所述引腳43為所述主體41向外水平延伸設(shè)置的貼片式引腳，通過貼片的方式將整個(gè)厚膜電路固定在電路板上。為了配合貼片機(jī)的真空吸嘴，在所述兩個(gè)基片上與焊盤相對(duì)的另一端固定有金屬帽50，并且所述金屬帽50的上表面做成光滑平面。
當(dāng)然，所述引腳也可以為插件式引腳，即所述引腳在所述主體向外向下延伸設(shè)置，而插入到電路板中(圖未示)。當(dāng)采用插件式引腳時(shí)，所述引腳為單側(cè)引腳(即僅有一側(cè)的引腳插入到電路板上的插孔中)，從而可以減少電路板上的插孔，便于電路板的走線。而且，所述引腳設(shè)計(jì)成交錯(cuò)分布設(shè)置在所述基片組的兩側(cè)，即引腳1、3、5……設(shè)置在基片A的一側(cè)，引腳2、4、6……則設(shè)置在基片B的一側(cè)(其編號(hào)可以參考圖2)，可避免在組裝到電路板時(shí)，整個(gè)厚膜電路的傾斜，并可增加相鄰引腳之間的PCB布線空間。
另外，在所述電路圖形中，由于兩個(gè)基片A、B是分別與引線42電連接并通過共同的主體41相電連通的，從而可以將個(gè)別功耗較高的電路分開成多個(gè)串聯(lián)電阻，并分別印制在不同的基片上，從而平衡各基片的功耗。
本實(shí)用新型的多基片厚膜電路的兩個(gè)基片A、B承載于同一引線結(jié)構(gòu)40上，有效地減少了厚膜電路占用的PCB布局空間，提高了PCB的密度；并且通過增加基片的數(shù)量，有效的降低了基片的功耗密度、降低了厚膜運(yùn)行時(shí)的溫度，而且，多基片集成的方式，減少了厚膜電路的尺寸、降低了其高度，有利于提高插框中的PCB的數(shù)量，提高了集成度。
權(quán)利要求1.一種多基片厚膜電路，包括具有至少兩個(gè)印制有電路圖形的基片的基片組、其特征在于還包括承載所述基片的引線結(jié)構(gòu)，所述引線結(jié)構(gòu)有主體，在所述主體上有通過向上延伸而形成的多個(gè)引線，引線間形成有容納所述基片的凹槽，以及在所述主體兩側(cè)設(shè)置的引腳。
2.根據(jù)權(quán)利要求1所述的多基片厚膜電路，其特征在于，所述基片組的一端邊緣制作有焊盤。
3.根據(jù)權(quán)利要求2所述的多基片厚膜電路，其特征在于，所述基片組上與焊盤相對(duì)的另一端固定有金屬帽。
4.根據(jù)權(quán)利要求2所述的多基片厚膜電路，其特征在于，所述基片組制作有焊盤的一端插入所述引線形成的凹槽，并與所述引線對(duì)應(yīng)結(jié)合。
5.根據(jù)權(quán)利要求1所述的多基片厚膜電路，其特征在于，所述引腳為所述主體向外水平延伸設(shè)置的貼片式引腳。
6.根據(jù)權(quán)利要求1所述的多基片厚膜電路，其特征在于，所述引腳為所述主體向外向下延伸設(shè)置的插件式引腳。
7.根據(jù)權(quán)利要求6所述的多基片厚膜電路，其特征在于，所述引腳為單側(cè)引腳，并且交錯(cuò)分布設(shè)置在所述基片組的兩側(cè)。
8.根據(jù)權(quán)利要求1所述的多基片厚膜電路，其特征在于，印制在每一基片上的所述電路圖形包括功耗基本相等的多個(gè)串聯(lián)電阻。
專利摘要本實(shí)用新型要解決的技術(shù)問題在于，提供一種多基片厚膜電路，以解決現(xiàn)有技術(shù)中多基片厚膜電路尺寸大、占用空間多的缺點(diǎn)。本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是一種多基片厚膜電路，包括具有至少兩個(gè)印制有電路圖形的基片的基片組、其還包括承載所述基片的引線結(jié)構(gòu)，所述引線結(jié)構(gòu)有主體，在所述主體上有通過向上延伸而形成的多個(gè)引線，引線間形成有容納所述基片的凹槽，以及在所述主體兩側(cè)設(shè)置的引腳。
文檔編號(hào)H01L23/48GK2817074SQ20052006363
公開日2006年9月13日 申請(qǐng)日期2005年8月24日 優(yōu)先權(quán)日2005年8月24日
發(fā)明者皇甫魁, 孫福江, 冼靜姍, 孫建剛, 王明聰, 訾斌 申請(qǐng)人:華為技術(shù)有限公司