專利名稱：芯片層疊型半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種芯片層疊型半導(dǎo)體裝置。
背景技術(shù)：
在芯片層疊型的半導(dǎo)體裝置中追求小型化、薄型化，一個(gè)重要要素就是將多個(gè)芯片安裝在一個(gè)封裝中。為了該目的，開(kāi)發(fā)了如下結(jié)構(gòu)的封裝通常在芯片的電路面上正面朝上再搭載一個(gè)芯片，并通過(guò)絲焊連接引線框及內(nèi)插基板。
在現(xiàn)有的芯片層疊型半導(dǎo)體裝置中，用于增大存儲(chǔ)容量的方法包括引線層疊型方法，正面朝上層疊芯片，并通過(guò)絲焊將各個(gè)芯片連接到內(nèi)插基板上；和需要高速進(jìn)行芯片間的信號(hào)傳送的正面朝下搭載某個(gè)芯片的疊層芯片型方法。
引線層疊型的半導(dǎo)體裝置的組裝是用引線連接內(nèi)插基板和各芯片，因此其組裝成本比較便宜。因此，在以較低的成本提高安裝密度的目的下適于使用。由于層疊的各芯片分別與內(nèi)插基板連接，因此具有以下優(yōu)點(diǎn)即使在層疊不同電源電壓的芯片時(shí)，只要用不同的引線提供各個(gè)電壓即可。
圖9是現(xiàn)有的引線層疊型的半導(dǎo)體裝置的剖視圖。位于下方的半導(dǎo)體芯片2經(jīng)由接合線2b與內(nèi)插基板1電連接，從內(nèi)插基板1經(jīng)由接合線2b提供電源及接地，此外輸入到半導(dǎo)體芯片2的電信號(hào)及從半導(dǎo)體芯片2輸出的電信號(hào)，也經(jīng)由接合線2b在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送。位于上方的半導(dǎo)體芯片4經(jīng)由接合線4b與內(nèi)插基板1電連接，從內(nèi)插基板1經(jīng)由接合線4b提供電源及接地，此外輸入到半導(dǎo)體芯片4的電信號(hào)及從半導(dǎo)體芯片4輸出的電信號(hào)，也經(jīng)由接合線4b在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
但是，在引線層疊型的封裝中，需要從層疊的各個(gè)芯片暫時(shí)連接到內(nèi)插基板或引線框。連接到內(nèi)插基板時(shí)在內(nèi)插基板內(nèi)需要布線的環(huán)繞，連接到引線框時(shí)在母板內(nèi)需要布線的環(huán)繞。因此，布線變得復(fù)雜，所以具有內(nèi)插基板及母板的成本變高的問(wèn)題。
此外，在電源及接地的連接中，通常使用直徑為20～30μm的接合線，因此為低電阻，很穩(wěn)定，但關(guān)于信號(hào)線，因其的連接而增加了寄生電容，具有傳送速度下降的問(wèn)題。進(jìn)而，因內(nèi)插基板的布線密度的問(wèn)題而導(dǎo)致具有高密度安裝困難的問(wèn)題。
另一方面，在疊層芯片型的半導(dǎo)體裝置中，經(jīng)由凸塊進(jìn)行芯片間的連接，因此具有傳送距離變短、可高速傳送的優(yōu)點(diǎn)；以及不受引線環(huán)高度的制約而可將封裝厚度抑制得較薄的優(yōu)點(diǎn)(例如參照專利文獻(xiàn)1～4)。
圖10是現(xiàn)有的疊層芯片型的半導(dǎo)體裝置的剖視圖。位于下方的半導(dǎo)體芯片2和位于上方的半導(dǎo)體芯片4之間設(shè)有凸塊3，電連接兩個(gè)芯片。經(jīng)由接合線2b向半導(dǎo)體芯片2及4提供電源及接地以及電信號(hào)。
專利文獻(xiàn)1特開(kāi)2002-261232號(hào)公報(bào)專利文獻(xiàn)2特開(kāi)2002-305282號(hào)公報(bào)專利文獻(xiàn)3特開(kāi)2003-110084號(hào)公報(bào)專利文獻(xiàn)4特開(kāi)2003-249622號(hào)公報(bào)發(fā)明內(nèi)容發(fā)明要解決的問(wèn)題
但是，在疊層芯片型的封裝中，位于上方的半導(dǎo)體芯片正面朝下與位于下方的半導(dǎo)體芯片連接，電源及接地乃至信號(hào)線均與位于下方的半導(dǎo)體芯片連接，因此考慮到因布線電阻引起的電壓下降等，位于下方的半導(dǎo)體芯片因與位于上方的半導(dǎo)體芯片連接而需要進(jìn)行再布線。在通常的再布線中，存在布線電阻變高等問(wèn)題，無(wú)法向半導(dǎo)體裝置進(jìn)行穩(wěn)定的電源提供。進(jìn)而在搭載不同電源電壓的芯片并與下芯片連接時(shí)，需要改變?cè)O(shè)計(jì)而在下芯片上追加轉(zhuǎn)換器，存在增加成本且通用性降低的問(wèn)題。
本發(fā)明的目的在于提供一種芯片層疊型半導(dǎo)體裝置，其在疊層芯片型的半導(dǎo)體裝置中，即使電連接多層層疊的半導(dǎo)體芯片之間，也不需要改變半導(dǎo)體芯片的電路構(gòu)成，且不需要搭載轉(zhuǎn)換器電路，即可使用，動(dòng)作穩(wěn)定性優(yōu)異。
用于解決問(wèn)題的手段本發(fā)明的第一觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板、和在上述內(nèi)插基板上層疊搭載有2層以上的多個(gè)半導(dǎo)體芯片。上述半導(dǎo)體芯片中的至少一個(gè)具有多個(gè)貫通布線，向上述2層以上的半導(dǎo)體芯片中的至少一個(gè)以上的半導(dǎo)體芯片，從上述內(nèi)插基板經(jīng)由上述貫通布線提供至少一個(gè)電源及接地。
本發(fā)明的第二觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線并在其上表面設(shè)有電路面；多個(gè)凸塊，在上述多個(gè)貫通布線及上述厚膜布線之間電連接；和接合線，電連接上述內(nèi)插基板和上述厚膜布線。從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)凸塊及上述多個(gè)貫通布線，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
本發(fā)明的第三觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線并在其下表面設(shè)有電路面；多個(gè)凸塊，在上述第二半導(dǎo)體芯片及上述厚膜布線之間電連接；和接合線，電連接上述內(nèi)插基板和上述厚膜布線。從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線及上述多個(gè)凸塊，向上述第二半導(dǎo)體芯片的電路面提供電源及接地，并經(jīng)由上述多個(gè)貫通布線及上述接合線，進(jìn)行上述第二半導(dǎo)體芯片的電路面和上述內(nèi)插基板之間的電信號(hào)的傳送。
優(yōu)選上述厚膜布線的厚度和上述多個(gè)凸塊的高度相同?？赏ㄟ^(guò)鍍覆形成上述厚膜布線和上述多個(gè)凸塊。
本發(fā)明的第四觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，設(shè)有多個(gè)貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述內(nèi)插基板；和多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片。從上述內(nèi)插基板，經(jīng)由上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述第二凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
本發(fā)明的第五觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；隔板，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述隔板的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述厚膜布線；多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片；和接合線，電連接上述內(nèi)插基板和上述厚膜布線。從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述多個(gè)第二凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
本發(fā)明的第六觀點(diǎn)涉及的芯片層疊型半導(dǎo)體裝置，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，設(shè)有多個(gè)第一貫通布線；隔板，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)第二貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述隔板的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述內(nèi)插基板及上述多個(gè)第一貫通布線；多個(gè)第二凸塊，電連接上述多個(gè)第一貫通布線及上述多個(gè)第二貫通布線；和多個(gè)第三凸塊，電連接上述多個(gè)第二貫通布線及上述第二半導(dǎo)體芯片。從上述內(nèi)插基板，經(jīng)由上述多個(gè)第一凸塊、上述多個(gè)第一貫通布線、上述多個(gè)第二凸塊、上述多個(gè)第二貫通布線、及上述多個(gè)第三凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
本發(fā)明的第七觀點(diǎn)的芯片層疊型半導(dǎo)體芯片，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線；第三半導(dǎo)體芯片，被設(shè)于上述第二半導(dǎo)體芯片的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述厚膜布線；多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片；和接合線，電連接上述內(nèi)插基板和上述厚膜布線。從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述多個(gè)第二凸塊，向上述第三半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
優(yōu)選的是，提供上述電源及接地的、各個(gè)上述半導(dǎo)體芯片的多個(gè)布線，被并排設(shè)于各個(gè)上述半導(dǎo)體芯片上，并分別與上述內(nèi)插基板內(nèi)、上述半導(dǎo)體芯片內(nèi)、或上述隔板內(nèi)的單獨(dú)的布線并排連接。
發(fā)明的效果在本發(fā)明中，利用貫通布線向多層層疊的半導(dǎo)體芯片提供至少一個(gè)電源及接地，因此能分別以較短的路徑向半導(dǎo)體芯片上的各電路提供電源電壓。因此，即使電連接多層層疊的半導(dǎo)體芯片之間，也不需要考慮因布線電阻引起的電壓下降，所以不需要改變半導(dǎo)體芯片的電路構(gòu)成、也不需要搭載轉(zhuǎn)換器電路，即可進(jìn)行使用，可提供動(dòng)作穩(wěn)定性優(yōu)異的半導(dǎo)體裝置。這在經(jīng)由貫通布線傳送信號(hào)時(shí)也同樣。
圖1是本發(fā)明第一實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖2是本發(fā)明第二實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖3是本發(fā)明第三實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖4是本發(fā)明第四實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖5是本發(fā)明第五實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖6是本發(fā)明第六實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖7是本發(fā)明第七實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。
圖8是表示凸塊3和厚膜布線2c的實(shí)施方式的圖。
圖9是現(xiàn)有的電線層疊型半導(dǎo)體裝置的剖視圖。
圖10是現(xiàn)有的疊層芯片(chip-on-chip)型半導(dǎo)體裝置的剖視圖。
標(biāo)號(hào)說(shuō)明1內(nèi)插基板2、4半導(dǎo)體芯片2a、4a電路面2b、4b接合線3凸塊5貫通布線6焊球7隔板
具體實(shí)施例方式
以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。圖1是本發(fā)明的第一實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。在內(nèi)插基板1上搭載有半導(dǎo)體芯片2。在半導(dǎo)體芯片2的上表面形成有電路面2a及厚膜布線2c(參照?qǐng)D8)。在半導(dǎo)體芯片2上搭載有具備多個(gè)貫通布線5的半導(dǎo)體芯片4。多個(gè)貫通布線5的各自的下部經(jīng)由凸塊3與半導(dǎo)體芯片2的厚膜布線2c連接，貫通布線5的上部與形成于半導(dǎo)體芯片4的上表面上的電路面4a連接。經(jīng)由凸塊3連接半導(dǎo)體芯片2和半導(dǎo)體芯片4。形成于半導(dǎo)體芯片2的上表面上的厚膜布線2c經(jīng)由接合線2b與內(nèi)插基板1連接。形成于半導(dǎo)體芯片4的上表面上的電路面4a經(jīng)由接合線4b與內(nèi)插基板1連接。這些的整體由樹(shù)脂密封而被封裝。焊球6將內(nèi)插基板1粘接到其他基板上，并且將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
接下來(lái)，對(duì)本發(fā)明的第一實(shí)施方式的芯片層疊型半導(dǎo)體裝置的動(dòng)作進(jìn)行說(shuō)明。電源及接地(ground)經(jīng)由接合線2b被提供到形成于半導(dǎo)體芯片2的上表面上的厚膜布線2c。提供到厚膜布線2c的電源及接地，被提供到半導(dǎo)體芯片2上的電路面2b中的電路。此外，提供到厚膜布線2c的電源及接地，經(jīng)由厚膜布線2c、凸塊3及貫通布線5，被提供到形成于半導(dǎo)體芯片4的上表面上的電路面4a。輸入到半導(dǎo)體芯片2上的電路面2a的電信號(hào)、及從半導(dǎo)體芯片2上的電路面2a輸出的電信號(hào)，經(jīng)由接合線2b在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送，輸入到半導(dǎo)體芯片4上的電路面4a的電信號(hào)、及從半導(dǎo)體芯片4上的電路面4a輸出的電信號(hào)，經(jīng)由接合線4b在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
接下來(lái)，對(duì)本發(fā)明的第一實(shí)施方式的芯片層疊型半導(dǎo)體裝置的效果進(jìn)行說(shuō)明。在本實(shí)施方式中，在半導(dǎo)體芯片2及4與內(nèi)插基板1之間分別經(jīng)由接合線2b及4b傳送電信號(hào)，另一方面位于上方的半導(dǎo)體芯片4上設(shè)置的貫通布線5經(jīng)由凸塊3從厚膜布線2c接受電源及接地的提供，因此可在位于上方的半導(dǎo)體芯片4的所需位置上以較短的路徑提供電源及接地，并且不需要進(jìn)行再布線，所以不會(huì)產(chǎn)生布線電阻變高的問(wèn)題。因此提高了半導(dǎo)體裝置的動(dòng)作穩(wěn)定性。以往，通過(guò)接合線或凸塊從半導(dǎo)體芯片2向半導(dǎo)體芯片4提供電源及接地，因此考慮到因芯片內(nèi)的布線電阻而引起的電壓下降，需要進(jìn)行再布線。
接下來(lái)，對(duì)本發(fā)明的第二實(shí)施方式進(jìn)行說(shuō)明。而在第二實(shí)施方式中，對(duì)于與第一實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖2是本發(fā)明的第二實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第二實(shí)施方式的芯片層疊型半導(dǎo)體裝置，在正面朝下地層疊位于上方的半導(dǎo)體芯片4這一點(diǎn)上與第一實(shí)施方式的構(gòu)成不同。位于上方的半導(dǎo)體芯片4的電路面4a經(jīng)由凸塊3與位于下方的半導(dǎo)體芯片2的電路面2a連接。此外，電路面4a經(jīng)由貫通布線5及接合線4c與內(nèi)插基板1連接。整體由樹(shù)脂密封而被封裝。焊球6，將內(nèi)插基板1粘接到其他基板上，并將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
對(duì)本發(fā)明的第二實(shí)施方式的動(dòng)作進(jìn)行說(shuō)明。提供到半導(dǎo)體芯片4的電路面4a的電源及接地，從內(nèi)插基板1經(jīng)由接合線2b、厚膜布線2c、凸塊3進(jìn)行提供。輸入到半導(dǎo)體芯片4的電路面4a的電信號(hào)、及從半導(dǎo)體芯片4的電路面4a輸出的電信號(hào)，經(jīng)由貫通布線5及接合線4b，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
本發(fā)明的第二實(shí)施方式的效果與第一實(shí)施方式相同。
接下來(lái)，對(duì)本發(fā)明的第三實(shí)施方式進(jìn)行說(shuō)明。而在第三實(shí)施方式中，對(duì)于與第一及第二實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖3是本發(fā)明的第三實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第三實(shí)施方式的芯片層疊型半導(dǎo)體裝置，在以下兩個(gè)方面上與第一及第二實(shí)施方式不同在位于下方的半導(dǎo)體芯片2上設(shè)置貫通布線5；以及沒(méi)有設(shè)置連接內(nèi)插基板1和半導(dǎo)體芯片4的接合線。設(shè)于半導(dǎo)體芯片2上的貫通布線5的下部通過(guò)凸塊3與內(nèi)插基板1連接，上部通過(guò)凸塊3與位于上方的半導(dǎo)體芯片4連接。整體由樹(shù)脂密封而被封裝。焊球6將內(nèi)插基板1粘接到其他基板上，并且將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
接下來(lái)，對(duì)本發(fā)明的第三實(shí)施方式的芯片層疊型半導(dǎo)體裝置的動(dòng)作進(jìn)行說(shuō)明。半導(dǎo)體芯片2的電源及接地經(jīng)由接合線2b被提供到厚膜布線2c。提供到厚膜布線2c的電源及接地，被提供到半導(dǎo)體芯片2上的電路面2a中的電路。半導(dǎo)體芯片4的電源及接地，從內(nèi)插基板1經(jīng)由貫通布線5及配置于其上下的凸塊3進(jìn)行提供。輸入到半導(dǎo)體芯片2的電信號(hào)、及從半導(dǎo)體芯片2輸出的電信號(hào)，經(jīng)由接合線2c在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送。輸入到半導(dǎo)體芯片4的電信號(hào)、及從半導(dǎo)體芯片4輸出的電信號(hào)，經(jīng)由接合線2c、厚膜布線2a及凸塊3，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。此外，也可經(jīng)由半導(dǎo)體芯片2的貫通布線5及設(shè)于其上下的凸塊3，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
接下來(lái)，對(duì)本發(fā)明的第三實(shí)施方式的芯片層疊型半導(dǎo)體裝置的效果進(jìn)行說(shuō)明。在本實(shí)施方式中，半導(dǎo)體芯片4的電源及接地，從內(nèi)插基板1經(jīng)由貫通布線5及配置于其上下的凸塊3進(jìn)行提供，與提供到半導(dǎo)體芯片2的電源及接地不同而以較短的路徑進(jìn)行提供，因此提高了作為半導(dǎo)體裝置的動(dòng)作穩(wěn)定性。此外，從內(nèi)插基板1經(jīng)由貫通布線5及配置于其上下的凸塊3向配置于上方的半導(dǎo)體芯片4的所需位置直接提供電源及接地，因此即使在半導(dǎo)體芯片2的上方層疊半導(dǎo)體芯片4也不需要進(jìn)行電路的再構(gòu)成。進(jìn)而，在組合不同的功能構(gòu)成系統(tǒng)級(jí)封裝時(shí)，半導(dǎo)體芯片4和半導(dǎo)體芯片2的動(dòng)作電壓不同的情況較多，但即使兩者的動(dòng)作電壓不同，由于是以與半導(dǎo)體芯片2的動(dòng)作電源不同的路徑、即以從內(nèi)插基板1經(jīng)由貫通布線5及配置于其上下的凸塊3直接提供的路徑，將電源及接地提供到位于上方的半導(dǎo)體芯片4的表面上形成的電路，因此不需要在下芯片上追加轉(zhuǎn)換器。進(jìn)而，由于經(jīng)由凸塊3進(jìn)行半導(dǎo)體芯片2及4間的電信號(hào)的交換，因此還具有可高速進(jìn)行作為半導(dǎo)體裝置的輸出的效果。
接下來(lái)，對(duì)本發(fā)明的第四實(shí)施方式進(jìn)行說(shuō)明。而在第四實(shí)施方式中，對(duì)于與第三實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖4是表示本發(fā)明的第四實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第四實(shí)施方式的芯片層疊型半導(dǎo)體裝置，在以下方面與第三實(shí)施方式的構(gòu)成不同沒(méi)有設(shè)置連接半導(dǎo)體基板1和半導(dǎo)體芯片2的接合線，不存在接合線，而是另外在貫通布線5的下部以外、在半導(dǎo)體芯片2和內(nèi)插基板1之間設(shè)置凸塊3。整體由樹(shù)脂密封而被封裝。焊球6，將內(nèi)插基板1粘接到其他基板上，并且將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
接下來(lái)，對(duì)本發(fā)明的第四實(shí)施方式的芯片層疊型半導(dǎo)體裝置的動(dòng)作進(jìn)行說(shuō)明。半導(dǎo)體芯片2的電源及接地，經(jīng)由設(shè)于貫通布線5的下部以外的、半導(dǎo)體芯片2和內(nèi)插基板1之間的凸塊3進(jìn)行提供。半導(dǎo)體芯片4的電源及接地，與第三實(shí)施方式同樣地，從內(nèi)插基板1經(jīng)由貫通布線5及配置于其上下的凸塊3進(jìn)行提供。輸入到半導(dǎo)體芯片2的電信號(hào)、及從半導(dǎo)體芯片2輸出的電信號(hào)，經(jīng)由設(shè)于貫通布線5的下部以外的、半導(dǎo)體芯片2和內(nèi)插基板1之間的凸塊3，在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送。輸入到半導(dǎo)體芯片4的電信號(hào)、及從半導(dǎo)體芯片4輸出的電信號(hào)，經(jīng)由貫通布線及配置于其上下的凸塊3，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
接下來(lái)，對(duì)本發(fā)明的第四實(shí)施方式的芯片層疊型半導(dǎo)體裝置的效果進(jìn)行說(shuō)明。在本實(shí)施方式中，半導(dǎo)體芯片4的電源及接地，從內(nèi)插基板1經(jīng)由半導(dǎo)體芯片2的貫通布線5及配置于其上下的凸塊3進(jìn)行提供，與提供到半導(dǎo)體芯片2的路徑不同。因此，即使在半導(dǎo)體芯片2上層疊半導(dǎo)體芯片4，也不需要改變半導(dǎo)體芯片2的電路構(gòu)成。此外，即使半導(dǎo)體芯片2和半導(dǎo)體芯片4的動(dòng)作電壓不同，也不需要在半導(dǎo)體芯片2上設(shè)置轉(zhuǎn)換器。因此，可以穩(wěn)定地提供半導(dǎo)體芯片2及4的動(dòng)作電源。此外，凸塊3用于向半導(dǎo)體芯片2輸入電信號(hào)時(shí)的傳送、及從半導(dǎo)體芯片2輸出電信號(hào)時(shí)的傳送，貫通布線5及其上下的凸塊3用于向半導(dǎo)體芯片4輸入電信號(hào)時(shí)的傳送、及從半導(dǎo)體芯片4輸出電信號(hào)時(shí)的傳送。因此，上下芯片間的傳送距離變短，可實(shí)現(xiàn)信號(hào)傳送的高速化。進(jìn)而，經(jīng)由凸塊3進(jìn)行半導(dǎo)體芯片2及半導(dǎo)體芯片4之間的電信號(hào)的交換，因此還具有可高速進(jìn)行作為半導(dǎo)體裝置的輸出的效果。進(jìn)而，由于沒(méi)有使用接合線，因此可以使半導(dǎo)體裝置整體小型化。
接下來(lái)，對(duì)本發(fā)明的第五實(shí)施方式進(jìn)行說(shuō)明。而在第五實(shí)施方式中，對(duì)于與第一～第四實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖5是本發(fā)明的第五實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第五實(shí)施方式的芯片層疊型半導(dǎo)體裝置在以下方面與第一～第四實(shí)施方式不同在半導(dǎo)體芯片2及4之間插入具有貫通布線5的隔板7。整體由樹(shù)脂密封而被封裝。隔板7是電絕緣性的某種材料即可。焊球6，將內(nèi)插基板1粘接到其他基板上，并且將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
接下來(lái)，對(duì)本發(fā)明的第五實(shí)施方式的芯片層疊型半導(dǎo)體裝置的動(dòng)作進(jìn)行說(shuō)明。電源及接地，經(jīng)由接合線2c被提供到形成于半導(dǎo)體芯片2的上表面上的厚膜布線2a。提供到厚膜布線2a的電源及接地被提供到半導(dǎo)體芯片2上的電路面2b中的電路。此外，經(jīng)由厚膜布線2a、設(shè)于貫通布線5的上下的凸塊3、及貫通布線5，向形成于半導(dǎo)體芯片4的下表面上的電路面4a提供電源及接地。輸入到半導(dǎo)體芯片2上的電路面2a的電信號(hào)、及從半導(dǎo)體芯片2上的電路面2a輸出的電信號(hào)，經(jīng)由接合線2b在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送，輸入到半導(dǎo)體芯片4上的電路面4a的電信號(hào)、及從半導(dǎo)體芯片4上的電路面4a輸出的電信號(hào)，經(jīng)由設(shè)于貫通布線的上下的凸塊3、貫通布線5、厚膜布線2a、及接合線2c，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
接下來(lái)，對(duì)本發(fā)明的第五實(shí)施方式的芯片層疊型半導(dǎo)體裝置的效果進(jìn)行說(shuō)明。在本實(shí)施方式中，在半導(dǎo)體芯片2及4之間插入具有貫通布線5的隔板7，因此不需要對(duì)配置于上方的半導(dǎo)體芯片4的大小進(jìn)行制約。這是因?yàn)?，由于隔?確保了半導(dǎo)體芯片2及半導(dǎo)體芯片4之間的間隙，因此即使半導(dǎo)體芯片4比半導(dǎo)體芯片2大，也可配置連接半導(dǎo)體芯片2和內(nèi)插基板之間的接合線2b。此外，提供到半導(dǎo)體芯片4的電源及接地，經(jīng)由接合線2b、厚膜布線2c、設(shè)于貫通布線5的上下的凸塊3、及貫通布線5進(jìn)行提供，因此可在位于上方的半導(dǎo)體芯片4的所需位置以較短的路徑提供電源及接地，并且不需要進(jìn)行再布線，因此不會(huì)產(chǎn)生因再布線引起的布線電阻變高的問(wèn)題。因此，提高了半導(dǎo)體裝置的動(dòng)作穩(wěn)定性。進(jìn)而，經(jīng)由貫通布線5及設(shè)于貫通布線5的上下的凸塊3進(jìn)行半導(dǎo)體芯片2及4之間的電信號(hào)的交換，因此還具有可高速進(jìn)行作為半導(dǎo)體裝置的輸出的效果。
接下來(lái)，對(duì)本發(fā)明的第六實(shí)施方式進(jìn)行說(shuō)明。而在第六實(shí)施方式中，對(duì)于與第五實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖6是本發(fā)明的第六實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第六實(shí)施方式的芯片層疊型半導(dǎo)體裝置在以下方面與第五實(shí)施方式不同在半導(dǎo)體芯片2上設(shè)置貫通布線5并在其下設(shè)置凸塊3，并且去除了接合線2c。整體由樹(shù)脂密封而被封裝。焊球6，將內(nèi)插基板1粘接到其他基板上，并將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
接下來(lái)，對(duì)本發(fā)明的第六實(shí)施方式的芯片層疊型半導(dǎo)體裝置的動(dòng)作進(jìn)行說(shuō)明。半導(dǎo)體芯片2的電源及接地，經(jīng)由設(shè)于貫通布線5的下部以外的、半導(dǎo)體芯片2和內(nèi)插基板1之間的凸塊3進(jìn)行提供。半導(dǎo)體芯片4的電源及接地，從內(nèi)插基板1經(jīng)由半導(dǎo)體芯片2的貫通布線5、隔板7的貫通布線5、及配置于各貫通布線5的上下的凸塊3進(jìn)行提供。輸入到半導(dǎo)體芯片2的電信號(hào)、及從半導(dǎo)體芯片2輸出的電信號(hào)，經(jīng)由設(shè)于貫通布線5的下部以外的、半導(dǎo)體芯片2和內(nèi)插基板1之間的凸塊3，在該半導(dǎo)體芯片2與內(nèi)插基板1之間進(jìn)行傳送。輸入到半導(dǎo)體芯片4的電信號(hào)、及從半導(dǎo)體芯片4輸出的電信號(hào)，經(jīng)由半導(dǎo)體芯片2的貫通布線5、隔板7的貫通布線5、及配置于各貫通布線5的上下的凸塊3，在該半導(dǎo)體芯片4與內(nèi)插基板1之間進(jìn)行傳送。
接下來(lái)，對(duì)本發(fā)明的第六實(shí)施方式的芯片層疊型半導(dǎo)體裝置的效果進(jìn)行說(shuō)明。在本實(shí)施方式中，半導(dǎo)體芯片4的電源及接地，經(jīng)由半導(dǎo)體芯片2的貫通布線5、隔板7的貫通布線5、及配置于各貫通布線5的上下的凸塊3，從內(nèi)插基板1進(jìn)行提供，與提供到半導(dǎo)體芯片2的路徑不同。因此，即使在半導(dǎo)體芯片2上層疊半導(dǎo)體芯片4，也不需要改變半導(dǎo)體芯片2的電路構(gòu)成。此外，即使半導(dǎo)體芯片2和半導(dǎo)體芯片4的動(dòng)作電壓不同，也不需要在半導(dǎo)體芯片2上設(shè)置轉(zhuǎn)換器。因此，可以穩(wěn)定地提供半導(dǎo)體芯片2及4的動(dòng)作電源。此外，凸塊3用于向半導(dǎo)體芯片2輸入電信號(hào)時(shí)的傳送及從半導(dǎo)體芯片2輸出電信號(hào)時(shí)的傳送，半導(dǎo)體芯片2的貫通布線5、隔板7的貫通布線5、及各貫通布線5上下的凸塊3，用于向半導(dǎo)體芯片4輸入電信號(hào)時(shí)的傳送及從半導(dǎo)體芯片4輸出電信號(hào)時(shí)的傳送。因此，上下芯片間的傳送距離變短，可實(shí)現(xiàn)信號(hào)傳送的高速化。進(jìn)而，半導(dǎo)體芯片2及半導(dǎo)體芯片4間的電信號(hào)的交換，也經(jīng)由半導(dǎo)體芯片2的貫通布線5、隔板7的貫通布線5、及各貫通布線5上下的凸塊3來(lái)進(jìn)行，因此還具有可高速進(jìn)行作為半導(dǎo)體裝置的輸出的效果。進(jìn)而，由于沒(méi)有使用接合線，因此可使半導(dǎo)體裝置整體小型化。
接下來(lái)，對(duì)本發(fā)明的第七實(shí)施方式進(jìn)行說(shuō)明。而在第七實(shí)施方式中，對(duì)于與第一～第六實(shí)施方式相同的構(gòu)成要素，標(biāo)以相同標(biāo)號(hào)并省略其詳細(xì)說(shuō)明。
圖7是本發(fā)明的第七實(shí)施方式的芯片層疊型半導(dǎo)體裝置的剖視圖。第七實(shí)施方式的芯片層疊型半導(dǎo)體裝置在以下方面與第一～第六實(shí)施方式不同在半導(dǎo)體芯片2及4之間插入具有貫通布線5的半導(dǎo)體芯片8。整體由樹(shù)脂密封而被封裝。焊球6，將內(nèi)插基板1與其他基板粘接，并將內(nèi)插基板1內(nèi)的布線與其他基板的布線連接。
本實(shí)施方式層疊了三個(gè)半導(dǎo)體芯片，但動(dòng)作及效果與層疊兩個(gè)半導(dǎo)體芯片時(shí)基本相同。而由于層疊有三個(gè)半導(dǎo)體芯片，因此可高密度地層疊多個(gè)半導(dǎo)體芯片。
接下來(lái)，對(duì)用于使電源及接地進(jìn)一步穩(wěn)定的凸塊3和厚膜布線2c的實(shí)施方式進(jìn)行說(shuō)明。圖8是表示凸塊3和厚膜布線2c的實(shí)施方式的圖。在半導(dǎo)體芯片2上通過(guò)鍍覆形成連接用的凸塊，并可通過(guò)與凸塊3的形成同時(shí)地形成厚膜布線2c，進(jìn)一步使動(dòng)作穩(wěn)定。這是因?yàn)?，通過(guò)同時(shí)形成凸塊3及厚膜布線2c，使凸塊3和厚膜布線2c的厚度相等，因此不會(huì)產(chǎn)生厚膜布線2c的厚度比凸塊3的厚度大的情況，而可同時(shí)增加厚膜布線2c的厚度和凸塊3的厚度。厚膜布線2c的厚度增加時(shí)可得到低電阻的布線。此外，厚膜布線2c的厚度和凸塊3的厚度相同時(shí)，不會(huì)產(chǎn)生厚膜布線2c和凸塊3的連接故障。進(jìn)而，增加厚膜布線2c的厚度時(shí)，可流動(dòng)的電流量增多，因此即使與厚膜布線2c連接的布線的數(shù)量變多，厚膜布線2c也可向這些布線提供電源及接地。因此即使不進(jìn)行層疊搭載的半導(dǎo)體芯片的電路變更及內(nèi)插基板內(nèi)的再布線，也可在半導(dǎo)體芯片上層疊半導(dǎo)體芯片，還會(huì)產(chǎn)生成本優(yōu)勢(shì)。
如上所述，貫通布線5可提高向半導(dǎo)體芯片上搭載的半導(dǎo)體芯片提供電源及接地時(shí)的動(dòng)作穩(wěn)定性。進(jìn)而，如上述幾個(gè)實(shí)施方式的效果所述，也可將貫通布線5用于電信號(hào)的提供，此時(shí)電極間的連接距離變短，因此有利于高速化等信號(hào)傳送特性的提高。
如本發(fā)明所示，通過(guò)經(jīng)由貫通布線向半導(dǎo)體芯片提供電源及接地，可在因LSI內(nèi)的布線環(huán)繞而產(chǎn)生IR下降(電源電壓的下降)的LSI芯片的特定電路中，以最短的布線距離提供電源。特別是從芯片端部提供電壓時(shí)，在芯片中央部電壓下降變大，而為了盡可能減小該電壓下降，優(yōu)選在芯片中央部設(shè)置貫通布線，并將電源及接地與該貫通布線連接。另外，有時(shí)設(shè)有多個(gè)電源及接地，但此時(shí)由貫通布線提供的電源及接地可以不是所有的電源及接地，而只是其一部分。即，只要將至少一個(gè)電源及接地與貫通布線連接即可。也可由貫通布線提供所有的電源。關(guān)于接地，通常為了確保電源電壓，而與電源成對(duì)地被提供。
還可經(jīng)由貫通布線傳送信號(hào)。即，不限于電源及接地，也可將貫通布線用于信號(hào)傳送，也可兼用于電源及接地、及信號(hào)傳送。
此外，上述實(shí)施方式為BGA(球柵陣列)類型的封裝，但本發(fā)明也可適用于QFP(方形扁平式封裝)類型等所有的層疊型封裝。
產(chǎn)業(yè)上的可利用性本發(fā)明的芯片層疊型半導(dǎo)體裝置，可應(yīng)用于BGA及QFP等層疊型封裝。
權(quán)利要求
1.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板、和在上述內(nèi)插基板上層疊搭載有2層以上的多個(gè)半導(dǎo)體芯片，上述半導(dǎo)體芯片中的至少一個(gè)具有多個(gè)貫通布線，從上述內(nèi)插基板經(jīng)由上述貫通布線向至少一個(gè)上述半導(dǎo)體芯片提供至少一個(gè)電源及接地。
2.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線并在其上表面設(shè)有電路面；多個(gè)凸塊，在上述多個(gè)貫通布線及上述厚膜布線之間電連接；和接合線，電連接上述內(nèi)插基板和上述厚膜布線，從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)凸塊及上述多個(gè)貫通布線，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
3.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線并在其下表面設(shè)有電路面；多個(gè)凸塊，在上述第二半導(dǎo)體芯片及上述厚膜布線之間電連接；和接合線，電連接上述內(nèi)插基板和上述厚膜布線，從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線及上述多個(gè)凸塊，向上述第二半導(dǎo)體芯片的電路面提供電源及接地，并經(jīng)由上述多個(gè)貫通布線及上述接合線，進(jìn)行上述第二半導(dǎo)體芯片的電路面和上述內(nèi)插基板之間的電信號(hào)的傳送。
4.根據(jù)權(quán)利要求2或3所述的芯片層疊型半導(dǎo)體裝置，其特征在于，上述厚膜布線的厚度和上述多個(gè)凸塊的高度相同。
5.根據(jù)權(quán)利要求4所述的芯片層疊型半導(dǎo)體裝置，其特征在于，通過(guò)鍍覆形成上述厚膜布線和上述多個(gè)凸塊。
6.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，設(shè)有多個(gè)貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述內(nèi)插基板；和多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片，從上述內(nèi)插基板，經(jīng)由上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述第二凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
7.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；隔板，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述隔板的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述厚膜布線；多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片；和接合線，電連接上述內(nèi)插基板和上述厚膜布線，從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述多個(gè)第二凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
8.一種芯片層疊型半導(dǎo)體裝置，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，設(shè)有多個(gè)第一貫通布線；隔板，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)第二貫通布線；第二半導(dǎo)體芯片，被設(shè)于上述隔板的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述內(nèi)插基板及上述多個(gè)第一貫通布線；多個(gè)第二凸塊，電連接上述多個(gè)第一貫通布線及上述多個(gè)第二貫通布線；和多個(gè)第三凸塊，電連接上述多個(gè)第二貫通布線及上述第二半導(dǎo)體芯片，從上述內(nèi)插基板，經(jīng)由上述多個(gè)第一凸塊、上述多個(gè)第一貫通布線、上述多個(gè)第二凸塊、上述多個(gè)第二貫通布線、及上述多個(gè)第三凸塊，向上述第二半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
9.一種芯片層疊型半導(dǎo)體芯片，其特征在于，具有內(nèi)插基板；第一半導(dǎo)體芯片，被設(shè)于上述內(nèi)插基板的上方，在其上表面設(shè)有電路面及厚膜布線；第二半導(dǎo)體芯片，被設(shè)于上述第一半導(dǎo)體芯片的上方，設(shè)有多個(gè)貫通布線；第三半導(dǎo)體芯片，被設(shè)于上述第二半導(dǎo)體芯片的上方，在其下表面設(shè)有電路面；多個(gè)第一凸塊，電連接上述多個(gè)貫通布線及上述厚膜布線；多個(gè)第二凸塊，電連接上述多個(gè)貫通布線及上述第二半導(dǎo)體芯片；和接合線，電連接上述內(nèi)插基板和上述厚膜布線，從上述內(nèi)插基板，經(jīng)由上述接合線、上述厚膜布線、上述多個(gè)第一凸塊、上述多個(gè)貫通布線、及上述多個(gè)第二凸塊，向上述第三半導(dǎo)體芯片的電路面提供至少一個(gè)電源及接地。
10.根據(jù)權(quán)利要求1～9中任意一項(xiàng)所述的芯片層疊型半導(dǎo)體裝置，其特征在于，提供上述電源及接地的、各個(gè)上述半導(dǎo)體芯片的多個(gè)布線，被并排設(shè)于各個(gè)上述半導(dǎo)體芯片上，并分別與上述內(nèi)插基板內(nèi)、上述半導(dǎo)體芯片內(nèi)、或上述隔板內(nèi)的單獨(dú)的布線并排連接。
11.根據(jù)權(quán)利要求1、2、6～9的任意一項(xiàng)所述的芯片層疊型半導(dǎo)體裝置，其特征在于，經(jīng)由上述貫通布線，除了提供上述至少一個(gè)電源及接地外，還傳送信號(hào)。
全文摘要
提供一種芯片層疊型半導(dǎo)體裝置，其即使在多層層疊的半導(dǎo)體芯片之間進(jìn)行電連接，也不需要改變半導(dǎo)體芯片的電路構(gòu)成或搭載轉(zhuǎn)換器電路，即可使用。設(shè)于半導(dǎo)體芯片(4)上的貫通布線(5)，經(jīng)由凸塊(3)從厚膜布線接受電源及接地的提供?？稍谖挥谏戏降陌雽?dǎo)體芯片(4)的所需位置上以較短的路徑提供電源及接地，并且不需要進(jìn)行再布線，因此不會(huì)產(chǎn)生布線電阻變高的問(wèn)題。因此，可提供半導(dǎo)體裝置的動(dòng)作穩(wěn)定性。
文檔編號(hào)H01L25/18GK1934704SQ20058000951
公開(kāi)日2007年3月21日 申請(qǐng)日期2005年3月25日 優(yōu)先權(quán)日2004年3月25日
發(fā)明者田子雅基 申請(qǐng)人:日本電氣株式會(huì)社