專利名稱：使用不結(jié)合sti的半導(dǎo)體生長工藝形成的有源區(qū)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更尤其涉及使用不結(jié)合STI的半導(dǎo)體生長工藝形成有源區(qū)。
背景技術(shù)：
半導(dǎo)體集成電路包括形成在半導(dǎo)體主體，例如襯底上的很多的器件。這些器件，例如晶體管形成在半導(dǎo)體主體的有源區(qū)中。有源區(qū)通常被絕緣區(qū)彼此隔離。例如，對于由大于0.5μM尺寸形成的半導(dǎo)體器件通常使用場氧化物隔離，已知的LOCOS。例如，小于等于0.25μM的更小尺寸的集成電路通常使用淺溝槽隔離(STI)。
圖1a-c示出了用于形成淺溝槽隔離的有源區(qū)20的典型工藝。如圖1a所示，提供了半導(dǎo)體襯底10。在襯底10上形成掩模層12，通常是氮化硅和氧化硅層的組合。在要形成隔離的區(qū)域中的掩模層12中形成開口14。盡管沒有示出，但是使用的是標(biāo)準(zhǔn)的光致抗蝕劑光刻法(例如，使用小于等于90nm的硬掩模)。
現(xiàn)在參考圖1b，使用掩膜層12作為掩?？涛g溝槽16。和溝槽16相鄰的半導(dǎo)體襯底10的部分20將是有源區(qū)?？梢栽谟性磪^(qū)20上形成晶體管和其它器件。如圖1c所示，為了彼此隔離有源區(qū)中的器件用絕緣材料填充溝槽16。
用于淺溝槽隔離的一個問題是溝槽填充。高密度等離子體(HDP)廣泛用于這種工藝。為了最優(yōu)化已經(jīng)嘗試了很多工藝條件。然而當(dāng)頂部溝槽臨界尺寸(CD)變得越來越小時，由于形成的空隙所以HDP沉積變得非常困難。當(dāng)CD從90μm變得越來越小以及為了更好的隔離STI深度變得越來越深時，這些問題只會變得越來越嚴(yán)重。通常的測量是縱橫比(AR)，其定義為STI深度比CD寬度。常規(guī)的知識是當(dāng)AR高于3時氧化物填充變得更困難。
為了避免這些問題，已經(jīng)將主要焦點(diǎn)放在改變工藝條件和沉積和回刻蝕的組合。在其它工藝中，由于低K電介質(zhì)更好的回流特性所以已經(jīng)使用這種低K電介質(zhì)。觀點(diǎn)是較好的回流特性將導(dǎo)致更好的填充特性。不幸地是，低K電介質(zhì)具有它們本身的問題。
用STI的另一個問題是它包括很多工藝步驟一個掩模步驟、一個RIE、線性氧化物、填充、CMP和多次清洗。更多數(shù)量的工藝步驟導(dǎo)致了更高的成本。因此，有必要提出能夠避免淺溝槽隔離問題的更低成本工藝。

發(fā)明內(nèi)容
通過提供使用半導(dǎo)體生長工藝形成有源區(qū)的本發(fā)明的優(yōu)選實(shí)施例，通?？梢越鉀Q或者避免這些和其它的問題，并通?？梢垣@得技術(shù)上的優(yōu)點(diǎn)。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，形成不使用STI工藝的半導(dǎo)體器件。在半導(dǎo)體主體上形成絕緣層。去除掉部分絕緣層以露出半導(dǎo)體主體，例如露出裸露的硅。半導(dǎo)體材料，例如硅，在露出的半導(dǎo)體主體上外延生長。然后可以在生長的半導(dǎo)體材料中形成器件，例如晶體管。
根據(jù)本發(fā)明的另一個實(shí)施例，半導(dǎo)體器件包括半導(dǎo)體襯底和由半導(dǎo)體材料形成并且位于半導(dǎo)體襯底上的多個有源區(qū)。每個有源區(qū)在有源區(qū)的半導(dǎo)體材料和襯底的半導(dǎo)體材料接觸的襯底處具有界面。多個隔離區(qū)設(shè)置在襯底上面并且和有源區(qū)相鄰，使得每個有源區(qū)通過隔離區(qū)域和另一有源區(qū)隔離。可以在有源區(qū)中形成晶體管或者其它器件。
本發(fā)明的優(yōu)選實(shí)施例的優(yōu)點(diǎn)是，消除了STI工藝，可以避免很多的復(fù)雜問題。例如，由于形成了絕緣層作為覆蓋層，所以不再存在溝槽填充問題。而且，不需要應(yīng)用子光刻技術(shù)或者用新電介質(zhì)填充溝槽。優(yōu)選實(shí)施例的工藝被簡化了，并且比當(dāng)前使用的隔離技術(shù)需要更少的步驟。


為了更全面地理解本發(fā)明和其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖對下述的描述作出參考。
圖1a-1c是常規(guī)工藝流程的橫截面圖；圖2a-2f是優(yōu)選實(shí)施例的工藝流程的橫截面圖；圖3示出了替換的結(jié)構(gòu)；以及圖4a-4b示出了替換的實(shí)施例的工藝步驟。
具體實(shí)施例方式
下面具體討論當(dāng)前優(yōu)選實(shí)施例的構(gòu)成和使用。然而，應(yīng)當(dāng)理解的是，本發(fā)明提供了很多可適用的本發(fā)明的概念，其可以概括在特定上下文的寬泛變化中。所討論的特定實(shí)施例僅僅是對構(gòu)成和使用本發(fā)明的特定方式的說明，而不限制本發(fā)明的范圍。
將在特定的上下文中關(guān)于優(yōu)選實(shí)施例描述本發(fā)明，也就是使用不結(jié)合STI的半導(dǎo)體生長工藝形成有源區(qū)。在優(yōu)選實(shí)施例中，本發(fā)明包括硅襯底，在其上面生長硅層并充當(dāng)用于器件形成的有源區(qū)。如下面討論的，本發(fā)明還可以用于其它的材料和襯底。
圖2a-2f示出了將用于描述本發(fā)明的優(yōu)選實(shí)施例的步驟的典型工藝流程的橫截面圖。參考圖2a，提供了半導(dǎo)體主體30。在優(yōu)選實(shí)施例中，半導(dǎo)體主體包括單晶硅層。在其它實(shí)施例中，可以使用其它半導(dǎo)體，例如鍺、硅鍺、砷化鎵(或者其它的)。而且，半導(dǎo)體主體30可以是體襯底，襯底上的硅層(例如絕緣體上硅或者外延生長層)，或者在層內(nèi)的區(qū)域(例如阱或者桶)。
在半導(dǎo)體主體30上形成絕緣層32。在優(yōu)選實(shí)施例中，沉積氧化層。例如，通過高密度等離子體沉積、化學(xué)氣相沉積、四乙基硅氧烷(TEOS)沉積或者其它工藝可以沉積二氧化硅。熱生長氧化物也是可能的。作為例子，氧化物可以是沉積的材料，例如硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)或者氟硅玻璃(FSG)。還可以使用氧化物之外的材料。例如，絕緣層32可以是氮化物、氮氧化物或者高介電常數(shù)(高k)材料(例如Ta2O5、HfO2、或者HfSiON)。優(yōu)選地，高k材料具有大于大約5的介電常數(shù)(其中真空的介電常數(shù)是1)。盡管描述成了單層，但是應(yīng)當(dāng)理解的是同樣可以使用多層電介質(zhì)結(jié)構(gòu)。
參考圖2b，使用標(biāo)準(zhǔn)的光刻機(jī)進(jìn)行沉積和構(gòu)圖光致抗蝕劑層34?？梢允褂谜钥刮g劑或者負(fù)性抗蝕劑。將構(gòu)圖掩模34，以便覆蓋將變成絕緣區(qū)36的絕緣層32的一部分。圖2c示出了進(jìn)行刻蝕和去除掉光致抗蝕劑34之后的結(jié)構(gòu)。在該階段，優(yōu)選的是，可以從襯底30露出裸露的硅。優(yōu)選使用反應(yīng)離子刻蝕工藝刻蝕該絕緣層32。露出的部分38將充當(dāng)有源區(qū)生長的籽晶層，其在圖2d中示出。
現(xiàn)在參考圖2d，在半導(dǎo)體主體30的露出部分38上生長硅層40，以完全地填充絕緣區(qū)36之間的溝槽。在優(yōu)選實(shí)施例中，使用外延生長技術(shù)。
在優(yōu)選實(shí)施例中，在硅主體30上生長硅層40。在這種情況中，主體30的半導(dǎo)體材料和生長層40的半導(dǎo)體材料相同。然而，在其它實(shí)施例中，這不需要這種情況。例如，為了形成應(yīng)變的半導(dǎo)體層，可以在硅鍺主體30上生長硅層，例如，硅鍺襯底或者在襯底上的硅鍺層。在其它例子中，材料的其它組合也是可以的。
在優(yōu)選實(shí)施例中，絕緣層32被形成為厚度在大約100nm和500nm之間，優(yōu)選為大約300nm。在其它實(shí)施例中，厚度可以更厚(例如高達(dá)大約2000nm)或者更薄(例如低至大約10nm)。硅層40優(yōu)選生長到和這個大約相同的厚度。在次優(yōu)選的實(shí)施例中，硅40可以生長到高于絕緣體36的程度，可以進(jìn)行另外的絕緣體沉積(未示出)以填充絕緣體36上的區(qū)域。
現(xiàn)在參考圖2e，對硅層40的上表面進(jìn)行平面化，以基本上和絕緣層36的上表面成一平面。可以使用保留在絕緣區(qū)36之間的硅層40的一部分42作為有源區(qū)。盡管優(yōu)選的是有源區(qū)42和絕緣區(qū)36是共面的，但是這不是必需的。優(yōu)選使用化學(xué)機(jī)械拋光(CMP)進(jìn)行平面化步驟?？梢蕴娲厥褂闷渌矫婊夹g(shù)，例如回刻蝕。在替換實(shí)施例中，可以在有源區(qū)42上生成熱氧化物(未示出)，然后將其去除掉，以得到新的硅表面。
在圖3所示的替換實(shí)施例中，硅層40生長成小于絕緣體36的厚度。可以使用這種工藝避免圖2c所示的平面化步驟。通過后面的絕緣體沉積工藝的能力完全覆蓋結(jié)構(gòu)的表面形狀可以限制高度差。圖3示出了有源區(qū)42的上表面如何沒有和絕緣區(qū)36的上表面共面的一個例子。例如，步驟高度可以類似于在標(biāo)準(zhǔn)STI工藝之后獲得的高度。
比較圖2e的結(jié)構(gòu)和圖1c的結(jié)構(gòu)，可以看出的是，可以和現(xiàn)有技術(shù)的有源區(qū)20相同的方式使用本發(fā)明的有源區(qū)42。不像圖1c的結(jié)構(gòu)，圖2e的實(shí)施例將包括半導(dǎo)體主體30和有源區(qū)42之間的界面44。優(yōu)選地，生長高質(zhì)量的膜40，并因此應(yīng)當(dāng)最小化界面(例如，生長膜40和襯底30應(yīng)當(dāng)看來是單層)。同樣，優(yōu)選的是，例如使用TEM或者SEM顯微圖形，在橫截面圖中是不能檢測到襯底30和有源區(qū)42之間的界面44。然而，當(dāng)然，如果襯底30和有源區(qū)42由不同的材料構(gòu)成將可以檢測到界面44。
然而，和圖1c的STI絕緣體18和襯底20之間的界面相比，半導(dǎo)體主體30和絕緣區(qū)36之間的界面將是非常平滑的。在現(xiàn)有技術(shù)中，刻蝕溝槽16，結(jié)果，平滑的界面是不可能的。另一方面，在圖2的實(shí)施例中，沒有將溝槽刻蝕到襯底中，因此更平滑的界面是可能的。
提供圖2f以圖示說明器件46，在這種情況中，是MOS晶體管，也就是形成在有源區(qū)42中的MOS晶體管。在典型實(shí)施例中，在單一芯片上形成很多晶體管(例如幾千或者幾百萬個)。在CMOS器件的情況中，用n型雜質(zhì)摻雜有源區(qū)42的一部分，用p型雜質(zhì)摻雜有源區(qū)的其它部分。如本領(lǐng)域公知的，在p摻雜的有源區(qū)中形成n溝道晶體管和在n摻雜的有源區(qū)中形成p溝道晶體管。在替換實(shí)施例中，在有源區(qū)42中和上面形成其它類型的器件，例如雙極晶體管、電容器和電阻器作為例子。
如上所述，在圖2f中圖示說明的器件46是MOS晶體管。如本領(lǐng)域已知的，MOS晶體管46包括設(shè)置在有源區(qū)42的半導(dǎo)體材料中的源區(qū)48和漏區(qū)50以及設(shè)置在有源區(qū)42的半導(dǎo)體材料上面的柵極52?？梢允褂靡阎奶幚聿襟E形成晶體管。例如，還可以使用具有埋置柵極的其它MOS晶體管。
如上面的例子所示的，本發(fā)明的方案通過使用選擇性的硅外延形成有源區(qū)來幫助解決和形成STI有關(guān)的問題。在這個例子中，不需要溝槽填充，因?yàn)橛糜谟性磪^(qū)的硅直接從襯底向上生長。對于這個實(shí)施例，可以將工藝步驟的總數(shù)量減少50％。
圖4a和4b示出了替換實(shí)施例，其中在絕緣層32形成之前在半導(dǎo)體主體30中形成淺凹槽48。圖4a示出了具有凹槽48的半導(dǎo)體主體，以及圖4b示出了已經(jīng)刻蝕絕緣層32之后的結(jié)構(gòu)(也就是和圖2c所示的工藝中相同的點(diǎn))。該替換實(shí)施例是次優(yōu)選的，因?yàn)樾枰郊拥难谀：涂涛g步驟形成凹槽48。
盡管已經(jīng)參考示意性的實(shí)施例描述了本發(fā)明，但是該描述不意味著構(gòu)成限制。通過參考描述，示意性實(shí)施例的各種變形和組合，以及本發(fā)明的其它實(shí)施例對于本領(lǐng)域技術(shù)人將是顯而易見的。因此意味著附帶的權(quán)利要求包括了任何這些變形或者實(shí)施例。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，該方法包括提供半導(dǎo)體主體；在半導(dǎo)體主體上形成絕緣層；去除掉絕緣層的一部分以露出半導(dǎo)體主體；在露出的半導(dǎo)體主體上生長半導(dǎo)體材料；和在生長的半導(dǎo)體材料中形成器件。
2.如權(quán)利要求1的方法，其中提供半導(dǎo)體主體包括提供裸露的硅襯底。
3.如權(quán)利要求1的方法，其中形成絕緣體層包括形成氧化物層。
4.如權(quán)利要求1的方法，其中絕緣層包括高k電介質(zhì)層。
5.如權(quán)利要求1的方法，其中半導(dǎo)體主體的材料和半導(dǎo)體材料是一樣的材料。
6.如權(quán)利要求1的方法，其中去除掉絕緣層的一部分包括在絕緣層中刻蝕多個溝槽，以及其中生長半導(dǎo)體材料包括完全填充該溝槽。
7.如權(quán)利要求6的方法，還包括將填充的溝槽的上表面平面化。
8.如權(quán)利要求1的方法，還包括在絕緣層上沉積光致抗蝕劑；和用掩模對光致抗蝕劑進(jìn)行構(gòu)圖；其中去除掉絕緣層的一部分包括使用光致抗蝕劑作為掩模來刻蝕絕緣層。
9.如權(quán)利要求1的方法，其中生長半導(dǎo)體材料包括執(zhí)行可選擇的外延工藝。
10.如權(quán)利要求1的方法，其中形成器件包括形成晶體管。
11.如權(quán)利要求10的方法，其中形成器件包括形成MOS晶體管。
12.一種形成半導(dǎo)體器件而不使用淺溝槽隔離工藝的方法，該方法包括在硅主體的上表面上形成絕緣層；在絕緣層中刻蝕多個溝槽，每個溝槽延伸到半導(dǎo)體主體以露出硅主體的一部分；外延生長硅以填充溝槽；和對填充的溝槽的上表面進(jìn)行平面化。
13.如權(quán)利要求12的方法，還包括在硅填充的溝槽的其中一個中形成晶體管器件。
14.如權(quán)利要求12的方法，其中形成絕緣層包括形成氧化物層。
15.如權(quán)利要求12的方法，其中形成絕緣層包括使用高密度等離子體工藝沉積氧化物。
16.如權(quán)利要求14的方法，其中形成絕緣層包括使用TEOS前體氣體沉積氧化物。
17.如權(quán)利要求14的方法，其中形成絕緣層包括形成氮化物層。
18.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；由半導(dǎo)體材料形成并且設(shè)置在半導(dǎo)體襯底上面的多個有源區(qū)，每個有源區(qū)在有源區(qū)的半導(dǎo)體材料和襯底的半導(dǎo)體材料接觸的襯底處具有界面；多個隔離區(qū)，其設(shè)置在襯底上面并且和有源區(qū)相鄰，使得每個有源區(qū)通過隔離區(qū)域和另一有源區(qū)隔離；和多個晶體管，每個晶體管的至少兩個摻雜區(qū)設(shè)置在有源區(qū)的半導(dǎo)體材料內(nèi)以及電極設(shè)置在該有源區(qū)的半導(dǎo)體材料上面。
19.如權(quán)利要求18的器件，其中有源區(qū)具有厚度以及其中隔離區(qū)具有厚度，以及其中有源區(qū)的厚度大約等于隔離區(qū)的厚度。
20.如權(quán)利要求19的器件，其中隔離區(qū)的厚度和有源區(qū)的厚度在100nm和500nm之間。
21.如權(quán)利要求18的器件，其中晶體管包括MOS晶體管，該MOS晶體管包括設(shè)置在有源區(qū)的半導(dǎo)體材料內(nèi)的源區(qū)和漏區(qū)以及設(shè)置在有源區(qū)的半導(dǎo)體材料上的柵極。
22.如權(quán)利要求21的器件，其中用n型雜質(zhì)摻雜有源區(qū)的一部分，以及用p型雜質(zhì)摻雜有源區(qū)的其它部分，并且其中多個晶體管包括CMOS晶體管。
23.如權(quán)利要求18的器件，其中晶體管包括雙極晶體管。
24.如權(quán)利要求18的器件，其中襯底和有源區(qū)之間的界面在橫截面圖上是不可檢測的。
25.如權(quán)利要求18的器件，其中隔離區(qū)包括氧化物區(qū)。
26.如權(quán)利要求18的器件，其中隔離區(qū)包括氮化物區(qū)。
27.如權(quán)利要求18的器件，其中隔離區(qū)包括高k電介質(zhì)區(qū)。
28.如權(quán)利要求18的器件，其中有源區(qū)的半導(dǎo)體材料和半導(dǎo)體襯底的半導(dǎo)體材料是相同的材料。
全文摘要
可以形成半導(dǎo)體器件而不使用STI工藝。在半導(dǎo)體主體上形成絕緣層。去除掉絕緣層的一部分以露出半導(dǎo)體主體，例如露出裸露的硅。在露出的半導(dǎo)體主體上生長半導(dǎo)體材料，例如硅。然后可以在生長的半導(dǎo)體材料中形成器件，例如晶體管。
文檔編號H01L27/00GK1985358SQ200580023918
公開日2007年6月20日 申請日期2005年6月22日 優(yōu)先權(quán)日2004年7月15日
發(fā)明者D·P·-C·沈, J·嚴(yán) 申請人:英飛凌科技股份公司