專利名稱：低矮外形、芯片級(jí)封裝及制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及半導(dǎo)體裝置領(lǐng)域，且更具體而言，涉及低矮外形、芯片級(jí)多芯片封裝及制作方法。
背景技術(shù)：
例如移動(dòng)電話及其他便攜式、手持式及可佩帶式產(chǎn)品等消費(fèi)產(chǎn)品的強(qiáng)烈市場趨勢要求使用在安裝于電路板上時(shí)僅占用非常小的面積及高度的積木形式的半導(dǎo)體裝置。其中一種用于得到細(xì)長、小尺寸半導(dǎo)體裝置的最成功的方法是開發(fā)所謂的“芯片級(jí)封裝”。這些封裝具有使芯片面積增加不到20％的外形輪廓；然而，其高度尚未達(dá)到所需的薄的外形。
一種廣泛實(shí)施的組裝及封閉半導(dǎo)體芯片的方法是首先提供“空腔區(qū)朝下”式封裝并將芯片組裝于空腔區(qū)中。該組裝過程包括使用粘著材料來粘固芯片的步驟，隨后是進(jìn)行絲焊以使芯片接觸焊墊與封裝端子相連的步驟。然而，在金屬絲球焊工藝中，金屬絲的機(jī)械上脆弱的受熱影響區(qū)域使得金屬絲必須在球上面處于垂直位置，從而導(dǎo)致絲焊的特別高的回繞?？涨粎^(qū)朝下的封裝自身的特點(diǎn)常常是具有幾個(gè)內(nèi)置的導(dǎo)電線層，以便能夠?qū)⒑噶锨蜻B接至外部部件。金屬絲回繞所需的高度及多層式封裝的設(shè)計(jì)阻礙人們獲得薄的裝置外形；此外，其不易于降低制作成本。
便攜式產(chǎn)品進(jìn)一步要求半導(dǎo)體裝置具有改良的熱特性，且常常要求具有改良的電性能，尤其是更高的速度。在現(xiàn)有的空腔區(qū)朝下的封裝中，難以使導(dǎo)熱金屬件接觸半導(dǎo)體芯片。在絲焊及多層式封裝配置存在這些技術(shù)約束的情況下，也難以在多層式封裝中布置短的、高速線或屏蔽線。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體裝置及一種制作此種裝置的方法，所述半導(dǎo)體裝置具有裝配于裝置封裝內(nèi)的半導(dǎo)體芯片，而無需用于現(xiàn)有低矮外形、芯片級(jí)多芯片封裝裝置中的類型的空腔。本發(fā)明各實(shí)施例的優(yōu)點(diǎn)是會(huì)減小互連線長度、騰出用于直接附連散熱器的芯片表面、減小裝置外形、及減小封裝部件以及整個(gè)組裝過程的成本。其實(shí)施方案非常靈活，足以應(yīng)用于不同的半導(dǎo)體產(chǎn)品系列及各種各樣的設(shè)計(jì)和組裝變化形式，并會(huì)實(shí)現(xiàn)朝提高工藝良率及裝置可靠性的目標(biāo)進(jìn)行的改良。
本發(fā)明的一個(gè)實(shí)施例是一種半導(dǎo)體裝置，其包含電絕緣襯底，所述電絕緣襯底具有第一及第二表面、至少一個(gè)穿過所述第一及第二表面的開口、及給定的厚度。在所述第一表面上是導(dǎo)電元件，其可呈多個(gè)導(dǎo)電路由條帶及多個(gè)接觸焊墊的形式。所述接觸焊墊中的至少一者電連接所述路由條帶中的至少一者，并可附連有焊料體。半導(dǎo)體芯片定位于所述襯底開口內(nèi)，與所述襯底相隔一邊緣間隙。所述芯片具有包含至少一個(gè)結(jié)合焊墊的第一表面、及第二表面。芯片厚度小于或基本等于襯底厚度。結(jié)合元件跨越所述間隙，以對(duì)結(jié)合焊墊與路由條帶進(jìn)行電連接。囊封材料覆蓋有源芯片表面及結(jié)合元件，并填充所述間隙以提供一填料表面。所述襯底及芯片可配置有平整的表面，以使所述填料表面形成為與所述芯片第一或第二表面及所述第二襯底表面基本共面。此外，一散熱器可附連至共面的無源芯片表面及第二襯底表面。
本發(fā)明的另一實(shí)施例是一種具有襯底的多芯片模塊，所述襯底在其第一及第二表面二者上具有一開口及多個(gè)導(dǎo)電路由條帶。第一芯片處于所述襯底開口中，與所述襯底之間留有第一間隙，所述襯底的有源表面基本與所述第一襯底表面共面，且結(jié)合元件橋接所述第一間隙，以將所述第一芯片結(jié)合焊墊連接至所述第一襯底表面的路由條帶。第二芯片處于所述襯底開口中，與所述襯底之間留有第二間隙，所述襯底的有源表面基本與所述第二襯底表面共面，且結(jié)合元件橋接所述第二間隙，以將所述第二芯片結(jié)合焊墊連接至所述第二襯底表面的路由條帶。所述第一及第二芯片的無源表面通過粘著層相互粘固。囊封材料保護(hù)所述有源芯片表面及結(jié)合元件，并填充第一及第二間隙。
本發(fā)明的另一實(shí)施例是一種用于組裝半導(dǎo)體裝置的方法，其包括襯底，其具有第一及第二表面及開口；及定位于該開口中的芯片，其具有有源及無源表面。該方法采用具有粘著性上表面的可移除式支撐帶，其用于使所述第二襯底表面與所述無源芯片表面基本共面地對(duì)齊，且其在裝置組裝完成之后被丟棄。所述方法可進(jìn)一步包含如下步驟將焊料球附連至所述第一襯底表面上并將散熱器附連至所述無源芯片表面及共面的第二襯底表面上。
本發(fā)明的另一實(shí)施例是一種用于組裝半導(dǎo)體多芯片裝置的方法，所述半導(dǎo)體多芯片裝置包含襯底，其具有第一及第二表面及開口；及位于所述開口中的兩個(gè)具有有源表面及無源表面的芯片，其在其無源表面上相互附連。所述方法采用具有粘著性表面的可移除式支撐帶，其用于使所述第一襯底表面與所述第一芯片的有源表面基本共面地對(duì)齊。在將所述第二芯片附連至所述第一芯片上之后，將所述第二芯片的焊墊結(jié)合至所述第二襯底表面的路由條帶上，且囊封所述第二芯片的有源表面及填充所述芯片-襯底間隙，丟棄所述支撐帶。所述方法在如下步驟中結(jié)束將所述第一芯片的焊墊結(jié)合至所述第一襯底表面的路由條帶上，并囊封所述第一芯片的有源表面。


下文將參照附圖來說明本發(fā)明的實(shí)施例。
圖1-12示意性地圖解說明在根據(jù)本發(fā)明實(shí)施例制作低矮外形芯片級(jí)裝置的工藝流程中的所選步驟；圖1A為支撐帶及薄于襯底的芯片的示意性剖面圖；圖1B為支撐帶及與襯底一樣厚的芯片的示意性剖面圖；圖2為所要組裝的支撐帶及芯片的示意性俯視圖；圖3A為帶有所附連芯片的支撐帶及(較厚)襯底的示意性剖面圖；圖3B為帶有所附連芯片的支撐帶及(相等厚度)襯底的示意性剖面圖；圖4為帶有所附連芯片的支撐帶及所要組裝的襯底的示意性俯視圖；圖5A為所附連襯底及(較薄)芯片的示意性剖面圖，其圖解說明互連絲焊點(diǎn)；圖5B為所附連襯底及(相等厚度)芯片的示意性剖面圖，其圖解說明互連楔形焊點(diǎn)；圖6為經(jīng)組裝及互連的襯底與芯片的示意性俯視圖；圖7A為經(jīng)囊封及絲焊的芯片與襯底組合件的示意性剖面圖；圖7B為經(jīng)囊封、楔焊的芯片與襯底組合件的示意性剖面圖；圖8為經(jīng)囊封及互連的芯片與襯底組合件的示意性俯視圖；圖9A顯示附連有焊料體的經(jīng)絲焊組裝的芯片與襯底的示意性剖面圖；圖9B顯示附連有焊料體的經(jīng)楔焊組裝的芯片與襯底的示意性剖面圖；圖10顯示附連有焊料體的芯片與襯底組合件的示意性俯視圖；圖11A示意性地圖解說明從圖9A中的所封裝裝置中移除支撐帶的過程步驟；圖11B示意性地圖解說明從圖9B中的所封裝裝置中移除支撐帶的過程步驟；圖12示意性地圖解說明在移除支撐帶之后所封裝裝置的俯視圖；圖13A顯示附連有散熱片的圖11A所示裝置的示意性剖面圖；圖13B顯示附連有散熱片的圖11B所示裝置的示意性剖面圖；圖14為根據(jù)本發(fā)明另一實(shí)施例組裝于支撐帶上的多芯片裝置的示意性俯視圖；圖15為在丟棄支撐帶之后圖14所示多芯片裝置的示意性俯視圖；圖16至22示意性地圖解說明在根據(jù)本發(fā)明另一實(shí)施例制作低矮外形、芯片級(jí)、多芯片裝置的工藝流程中的所選步驟；圖16為支撐帶、第一芯片及襯底的示意性剖面圖；圖17示意性地圖解說明將第二芯片附連至第一芯片上的工藝步驟；圖18示意性地圖解說明將第二芯片互連至襯底上的工藝步驟；圖19示意性地圖解說明囊封第二芯片并填充這兩個(gè)芯片與襯底之間的間隙的工藝步驟；圖20為在丟棄支撐帶、翻轉(zhuǎn)所述組合件、并將第一芯片互連至襯底之后所述裝置的示意性剖面圖；圖21為在囊封第一芯片之后已組裝裝置的示意性剖面圖；圖22為附連有焊料體的經(jīng)囊封多芯片裝置的示意性剖面圖；
圖23為附連有焊料體的經(jīng)囊封多芯片裝置的示意性剖面圖，所述多芯片包含多于兩個(gè)芯片；圖24為在襯底的兩個(gè)表面上均附連有焊料體的經(jīng)囊封多芯片裝置的示意性剖面圖。
具體實(shí)施例方式
下文將根據(jù)本發(fā)明的實(shí)例性實(shí)施例、參照一系列工藝步驟來說明本發(fā)明的半導(dǎo)體裝置及制作方法。圖1A、1B及2圖解說明具有粘著性表面101a(較佳具有低的強(qiáng)度以易于移除)的支撐帶101。在組裝工藝流程中，該表面101a朝上。較佳地，帶101是厚度介于約25至100μm范圍內(nèi)的電絕緣聚酰亞胺箔。
半導(dǎo)體芯片(圖1A中的102及圖1B中的120)放置于帶101的粘性表面101a上。芯片102/120具有帶有至少一個(gè)焊墊103/130的有源表面102a/120a、及無源表面102b/120a。無源表面102b/120b粘附至帶表面101a上。半導(dǎo)體芯片可為硅集成電路芯片、離散硅裝置芯片、或由硅、鍺化硅、砷化鎵或任何其他用于裝置制造的半導(dǎo)體材料制成的任何其他半導(dǎo)體芯片。芯片厚度較佳等于或小于襯底厚度(參見圖3A及3B)。圖1A中的厚度104小于圖3A中的襯底厚度302(例如，厚度104可約為100μm或以下)，而圖1B中的厚度105約等于圖3B中的襯底厚度302(例如，厚度105可介于225與275μm之間)。
圖2示意性地圖解說明將芯片102/120放置于支撐帶102的粘著性表面102a上的工藝步驟。通過預(yù)先印刷的參考標(biāo)記或記號(hào)(“基準(zhǔn)”)201來支持所述放置，所述參考標(biāo)記或記號(hào)(“基準(zhǔn)”)用作對(duì)芯片102/120及隨后對(duì)襯底進(jìn)行定位的對(duì)齊標(biāo)記。芯片102/120具有多個(gè)結(jié)合焊墊103/130。
圖3A及3B示意性地圖解說明將襯底301放置于支撐帶101的粘著性表面101a上的工藝步驟。襯底301是較佳為薄片狀的電絕緣材料，其選自由FR-4、FR-5、玻璃纖維、聚酰亞胺及相關(guān)聚合物所組成的群組。襯底301的厚度302可處于約50至300μm范圍內(nèi)。襯底301具有第一表面301a及第二表面301b；第二表面301b粘固至帶表面101a。在第一表面301a上布置有多個(gè)導(dǎo)電路由條帶340(顯示于圖4中)及多個(gè)接觸焊墊330。接觸焊墊330電連接至各個(gè)路由條帶340(顯示于圖4中)。
在圖3A及3B中，襯底301具有寬度為310的開口(在圖14及15中，顯示不止一個(gè)開口)?？墒顾鲩_口的形狀為矩形、正方形、圓形或任意其他幾何形狀。開口寬度310的尺寸使其適合接納放置于所述開口內(nèi)的芯片102(圖3A)或者芯片120(圖3B)，同時(shí)在襯底上在芯片與襯底開口的面對(duì)的側(cè)邊緣之間留下邊緣間隙311。
圖4示意性地繪示將襯底301放置于支撐帶102的粘著性表面102a上的工藝步驟。通過預(yù)先印刷的基準(zhǔn)201來支持所述放置，基準(zhǔn)201用作圍繞芯片102/120對(duì)襯底301進(jìn)行定位的對(duì)齊標(biāo)記。圖4顯示所述多個(gè)接觸焊墊330及導(dǎo)電路由條帶340。
圖5A及5B圖解說明通過由結(jié)合元件將各芯片結(jié)合焊墊分別電連接至襯底路由條帶來分別橋接芯片102或120與襯底301之間間隙311的工藝步驟。在圖5A中，使用金屬絲球焊點(diǎn)501將芯片結(jié)合焊墊103連接至襯底路由條帶340(參見圖6)的尖端340a。在圖5B中，使用楔形焊點(diǎn)502來實(shí)現(xiàn)類似的連接。對(duì)于這兩種類型的焊接技術(shù)而言，為支持制作低矮外形裝置的目標(biāo)，較佳使金屬絲或條帶的回繞保持較低。通過窄的間隙311來促進(jìn)形成低的回繞。一種適用于進(jìn)行低回繞絲焊的技術(shù)揭示于2004年9月30日頒予且名稱為“Wire Bonding for Thin Semiconductor Package”的第6,815,836號(hào)美國專利中。
圖6顯示多個(gè)結(jié)合元件601，其用于將芯片102的各芯片結(jié)合焊墊103連接至其各自的襯底路由條帶340的尖端340a上。對(duì)芯片120的各芯片結(jié)合焊墊130也進(jìn)行類似的連接。
圖7A及7B繪示填充間隙311及使用囊封材料701分別囊封有源芯片表面102a或120a和結(jié)合元件501或502的工藝步驟。對(duì)該囊封材料加以選擇，以使其粘固至襯底側(cè)面702上或者面對(duì)開口311的芯片側(cè)面703上。因此，該工藝步驟會(huì)實(shí)現(xiàn)對(duì)裝置部件的保護(hù)以及粘合性。由于使用囊封材料將間隙311向下填充至支撐帶表面101a，因而101a處的囊封材料表面基本上分別與無源芯片表面102b或120b及第二襯底表面301b共面。
圖8顯示囊封材料701使襯底接觸焊墊330仍保持外露，以便隨后附連焊料體。圖9A及9B圖解說明使用絲焊(圖9A)及楔焊(圖9B)在所囊封的裝置上進(jìn)行焊料體901的此種附連。圖10顯示附連至每一襯底接觸焊墊的焊料體901。
組裝及封裝工藝流程的最終步驟是從完工的裝置中移除支撐帶101。在圖11A中針對(duì)絲焊裝置及在圖11B中針對(duì)楔焊裝置示意性地圖解說明所述帶移除步驟。對(duì)于這兩種裝置類型而言，該步驟均會(huì)暴露出第二襯底表面301b、無源芯片表面102b/120b、及共面的裝置囊封表面(在圖11A及11B中標(biāo)記為701a)。這三個(gè)表面的共面性是在制作工藝流程中使用支撐帶101所特有的。
圖12繪示在無支撐帶時(shí)的已完工裝置。在使裝置翻轉(zhuǎn)之后，該產(chǎn)品的共面的背面提供一平面，以用于附連散熱器來改善裝置的熱性能。這些散熱器可制作成各種各樣的形狀及尺寸，特定散熱器設(shè)計(jì)1301的實(shí)例示意性地顯示于圖13A(絲焊裝置)及13B(楔焊裝置)中。通常使用導(dǎo)熱性粘著劑1302(其可例如為填充銀的環(huán)氧樹脂)來實(shí)施所述附連。
在本發(fā)明的另一實(shí)施例中，將圖1至12中所述的組裝概念方法擴(kuò)展至多芯片裝置。所述襯底提供芯片互連線的一部分。雙芯片裝置的一實(shí)例示意性地圖解說明于圖14(仍附連有支撐帶101)及圖15(在移除支撐帶之后)中。第一芯片1401及第二芯片1402可屬于不同的裝置系列(不同的面積大小)，或者其可來自同一系列(相同的面積大小)。在圖14及15中顯示聯(lián)合襯底1403的第一表面、以及導(dǎo)電路由條帶1440。聯(lián)合襯底1403具有多個(gè)開口(在圖14及15中為兩個(gè)開口，其標(biāo)記為1410及1411)，其中在每一開口中將一個(gè)半導(dǎo)體芯片定位成在每一芯片與各自襯底開口之間留有間隙。通過絲焊元件橋接這些間隙，并隨后使用粘固至芯片及襯底開口側(cè)面上的囊封劑來填充這些間隙。帶101的上表面的共面性確保使所有芯片的無源表面均與襯底的第二表面共面。因此，可在共面的裝置表面上附連散熱器來改善熱特性。
圖16-22示意性地圖解說明根據(jù)本發(fā)明另一實(shí)施例的低矮外形、芯片級(jí)多芯片裝置的制作流程中的所選工藝步驟。在該裝置中，通過在襯底的環(huán)繞多芯片堆疊的開口內(nèi)疊置兩個(gè)芯片來組裝這兩個(gè)芯片。在圖23中顯示具有三個(gè)芯片的實(shí)例性裝置。所述組裝及封裝順序同樣是基于具有粘著性上表面的可移除式支撐帶。
在圖16中，將可移除式支撐帶1601定向成使其粘著性表面1601a朝上。電絕緣襯底1602(較佳為薄片形狀)具有第一表面1602a，第一表面1602a包含導(dǎo)電路由條帶(在圖16中未顯示)及接觸焊墊1603。各接觸焊墊1603分別與各路由條帶電連接。襯底1602進(jìn)一步具有第二表面1602b，第二表面1602b具有與表面1602b成一體的導(dǎo)電路由條帶。在圖24所示的另一實(shí)施例中，第二表面1602b還具有接觸焊墊，所述接觸焊墊分別與表面1602b上的各路由條帶電連接。如圖16所示，將襯底1602定向成使其第一表面1602a面朝帶1601，其中襯底表面1602粘附至所述帶的粘性表面1601a上。
在圖16中顯示襯底1602具有一個(gè)寬度為1610的開口。在其他實(shí)施例中，也可使用具有不止一個(gè)開口的襯底。寬度1610經(jīng)尺寸確定以將所述堆疊中具有最大尺寸的芯片定位于開口內(nèi)，同時(shí)與所述開口的襯底側(cè)面之間留有間隙。襯底1602進(jìn)一步具有約等于所述堆疊中多層芯片的厚度之和的厚度1604。
在襯底1602已放置于支撐帶1601上、使其第一表面1602面朝帶1601的粘性側(cè)之后，添加第一半導(dǎo)體芯片1620。芯片1620具有包含結(jié)合焊墊1630的有源表面1620a、無源表面1620b、及約為襯底厚度1604的一半的厚度。第一芯片1620的有源表面1620a在襯底開口1610中放置于粘著帶表面1601a上，同時(shí)與襯底之間留有第一間隙1611。
接下來，提供第二半導(dǎo)體芯片1701(參見圖17)，其具有包含結(jié)合焊墊1703的有源表面1701a、無源表面1701b、及約為襯底厚度1604的一半的厚度。通過粘著材料1710將第二芯片1701的無源表面1701b附連至第一芯片1620的無源表面1620b上，同時(shí)與襯底1602之間留有第二間隙1711。
如圖18所示，通過絲焊元件1801橋接第二間隙1711，以將第二芯片1701的結(jié)合焊墊1703電連接至襯底路由條帶1802。
接下來，如在圖19中所示，使用囊封材料1901(例如環(huán)氧樹脂)來填充第二間隙1711及第一間隙1611。間隙填充物界面1902與襯底的第一表面1602a及第一芯片1620的有源表面1620s共面。在同一工藝步驟中，材料1901囊封第二芯片1701的有源表面1701a及結(jié)合元件1801。在該階段中，翻轉(zhuǎn)所述組合件并移除支撐帶1601。
在下一步驟中，通過結(jié)合元件2001來橋接第一間隙1611，以便將第一芯片1620的結(jié)合焊墊1630電連接至襯底路由條帶2002，如在圖20中所示。如圖21所示，然后使用第二囊封步驟來囊封第一芯片1620的有源表面1620a及結(jié)合元件2001。該囊封步驟使襯底的接觸焊墊1603仍保持外露。
作為最后的工藝步驟，圖22圖解說明在接觸焊墊1603上附連焊料體2201。當(dāng)各實(shí)施例(參見圖24)使用在第二表面1602b上也具有接觸焊墊2401的襯底1602時(shí)，也可將焊料體2402附連至這些接觸焊墊2401上。焊料體方法可具有替代方法，例如當(dāng)采用壓力接點(diǎn)來實(shí)現(xiàn)與焊墊1603及2401中一者或二者的電接觸時(shí)。
如前面所述，圖23顯示一其中由兩個(gè)單獨(dú)芯片2301及2302來取代圖16中的第一芯片1602的實(shí)施例。類似于圖16中所示的工藝步驟，將這兩個(gè)芯片通過其有源表面附連至支撐帶上，且類似于圖20中所示的工藝步驟，在已移除支撐帶之后，將這些芯片結(jié)合至襯底條帶上。
盡管參照例示性實(shí)施例來說明本發(fā)明，然而本說明并非旨在視為具有限定意義。所屬領(lǐng)域中的技術(shù)人員在閱讀本說明后，將易知各例示性實(shí)施例的各種修改及組合形式、以及本發(fā)明的其他實(shí)施例。例如，可在將第一芯片放置于帶上的步驟之后，對(duì)堆疊式多芯片實(shí)施例采用第一囊封步驟；該囊封步驟使用囊封材料填充第一間隙。打算使所請(qǐng)求的本發(fā)明囊括任何此種修改形式或?qū)嵤├?br> 權(quán)利要求
1.一種半導(dǎo)體裝置，其包含電絕緣襯底，其具有第一及第二表面以及至少一個(gè)穿過所述第一及第二表面的開口；至少一個(gè)位于所述第一表面上的導(dǎo)電元件；半導(dǎo)體芯片，其定位于所述至少一個(gè)開口內(nèi)并通過邊緣間隙與所述襯底隔開，所述芯片具有包含至少一個(gè)結(jié)合焊墊的第一表面及第二表面；一個(gè)或多個(gè)結(jié)合元件，其跨越所述間隙將所述至少一個(gè)結(jié)合焊墊電連接至所述至少一個(gè)導(dǎo)電元件；及囊封材料，其覆蓋所述第一芯片表面及所述結(jié)合元件，并填充所述間隙。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述襯底與芯片相對(duì)地配置及放置，以便與所述襯底和芯片中每一者的第一及第二表面中的至少一者基本共面地形成所述囊封材料的間隙填充物表面。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其進(jìn)一步包含位于所述基本共面的表面上的散熱器。
4.如權(quán)利要求1-3中任一權(quán)利要求所述的半導(dǎo)體裝置，其中所述至少一個(gè)導(dǎo)電元件包含多個(gè)導(dǎo)電路由條帶及多個(gè)分別電連接至所述路由條帶的接觸焊墊；所述芯片具有多個(gè)結(jié)合焊墊；且所述結(jié)合元件分別將所述芯片結(jié)合焊墊電連接至所述路由條帶。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中所述囊封材料覆蓋所述結(jié)合元件至所述路由條帶的連接、但使所述接觸焊墊暴露。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其進(jìn)一步包含設(shè)置于所述接觸焊墊中至少一者上的焊料體。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述襯底具有厚度且所述芯片具有基本等于所述襯底厚度的厚度。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述至少一個(gè)開口包含多個(gè)開口，且所述裝置包含多個(gè)分別定位于所述多個(gè)開口內(nèi)并通過邊緣間隙與所述襯底隔開的所述半導(dǎo)體芯片，結(jié)合元件將所述芯片的結(jié)合焊墊電連接至所述襯底上各自的導(dǎo)電元件，且所述囊封材料覆蓋所述各自多個(gè)半導(dǎo)體芯片的第一芯片表面及所述結(jié)合元件并填充所述間隙。
9.如權(quán)利要求8所述的半導(dǎo)體裝置，其中所述至少一個(gè)導(dǎo)電元件包含多個(gè)導(dǎo)電路由條帶及多個(gè)分別電連接至所述路由條帶的接觸焊墊；且所述路由條帶中的至少一者由所述結(jié)合元件共同地電連接至不同芯片的結(jié)合焊墊。
10.一種用于組裝半導(dǎo)體裝置的方法，其包含如下步驟提供具有一表面的支撐帶；提供電絕緣襯底，其具有第一及第二表面、至少一個(gè)穿過所述第一及第二表面的開口、及至少一個(gè)位于所述第一表面上的導(dǎo)電元件；將所述襯底定位成所述第二襯底表面位于所述帶表面上；提供半導(dǎo)體芯片，所述半導(dǎo)體芯片具有包含至少一個(gè)結(jié)合焊墊的第一表面、及第二表面；將所述半導(dǎo)體芯片定位于所述至少一個(gè)開口內(nèi)、通過邊緣間隙與所述襯底隔開，且使所述第二芯片表面位于所述帶表面上；使用一個(gè)或多個(gè)結(jié)合元件跨越所述間隙將所述至少一個(gè)結(jié)合焊墊電連接至所述至少一個(gè)導(dǎo)電元件；及施加囊封材料，以覆蓋所述第一芯片表面及所述結(jié)合元件并填充所述間隙。
11.如權(quán)利要求10所述的方法，其中所述襯底與芯片相對(duì)配置及定位，且所述囊封材料經(jīng)施加以便與所述襯底和芯片的所述第二表面基本共面地形成所述囊封材料的間隙填充物表面。
12.如權(quán)利要求10或11所述的方法，其進(jìn)一步包括在所述囊封材料施加步驟之后移除所述支撐帶的步驟。
13.如權(quán)利要求10-12中任一權(quán)利要求所述的方法，其中選擇性地實(shí)施所述施加步驟，以使所述多個(gè)接觸焊墊保持暴露。
14.如權(quán)利要求10所述的方法，其中所述襯底設(shè)置有多個(gè)開口；所述半導(dǎo)體芯片提供及定位步驟包括提供多個(gè)分別定位于所述多個(gè)開口內(nèi)、通過邊緣間隙與所述襯底隔開的所述半導(dǎo)體芯片且使所述第二芯片表面位于所述帶表面上；所述電連接步驟包括將所述芯片的結(jié)合焊墊電連接至所述襯底上各自的導(dǎo)電元件上；且所述施加步驟包括施加囊封材料來覆蓋所述各自多個(gè)半導(dǎo)體芯片的所述第一芯片表面及所述結(jié)合元件并填充所述間隙。
全文摘要
本發(fā)明揭示一種具有電絕緣襯底(301)的半導(dǎo)體裝置，電絕緣襯底(301)具有第一及第二表面、至少一個(gè)開口及給定的厚度。導(dǎo)電路由條帶連接第一襯底表面上的接觸焊墊(330)。厚度等于或小于所述襯底的半導(dǎo)體芯片(102)定位于襯底開口內(nèi)，其中邊緣間隙(311)將朝外的芯片側(cè)面(703)與朝內(nèi)的襯底側(cè)面(702)隔開。結(jié)合元件(501)跨越所述間隙將襯底路由條帶與位于芯片有源表面(102a)上的芯片結(jié)合焊墊相連。芯片(102)具有與第二襯底表面(301b)基本共面的無源表面(102b)。囊封材料(701)填充邊緣間隙(311)并覆蓋有源芯片表面(102a)及結(jié)合元件(501)。支撐帶(101)－其在組裝之后被移除－用于提供與第二襯底表面(301b)及無源芯片表面(102b)基本共面的囊封材料(701)的間隙填充表面(701a)。
文檔編號(hào)H01L21/44GK101032021SQ200580033263
公開日2007年9月5日 申請(qǐng)日期2005年8月2日 優(yōu)先權(quán)日2004年8月10日
發(fā)明者納溫錢德拉·卡利達(dá)斯, 耶雷米亞斯·P·利布雷斯, 邁克爾·P·皮爾斯 申請(qǐng)人:德州儀器公司