專(zhuān)利名稱(chēng)：帶有隱埋耗盡層的有源光敏結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，并且具體地涉及一種有源像素光敏結(jié)構(gòu)。
背景技術(shù)：
CMOS成像器包括像素單元的焦平面陣列，每個(gè)單元包括覆蓋在襯底上、用于在襯底的摻雜區(qū)產(chǎn)生光生電荷的光傳感器，例如光電柵、光電導(dǎo)體或者光敏二極管。典型的CMOS成像器像素單元有三晶體管(3T)或者四晶體管(4T)的設(shè)計(jì)。4T設(shè)計(jì)優(yōu)于3T設(shè)計(jì)，因?yàn)樗鼫p少了陣列中“熱”像素(產(chǎn)生增加的暗電流的那些像素)的數(shù)量，并且它減少了3T設(shè)計(jì)中讀出信號(hào)可能帶有的kTC噪聲。
在CMOS成像器中，像素單元的有源元件，例如四晶體管像素，執(zhí)行必要的功能(1)光子轉(zhuǎn)換為電荷；(2)電荷轉(zhuǎn)移到浮置擴(kuò)散區(qū)；(3)在電荷轉(zhuǎn)移到浮置擴(kuò)散區(qū)之前，將浮置擴(kuò)散區(qū)復(fù)位到已知狀態(tài)；(4)選擇要讀出的像素單元；以及(5)輸出并放大表示復(fù)位電壓和像素信號(hào)電壓的信號(hào)，后者基于光轉(zhuǎn)換的電荷。浮置擴(kuò)散區(qū)的電荷通過(guò)源極跟隨器輸出晶體管轉(zhuǎn)換為像素輸出電壓。
示范CMOS成像電路及其加工步驟以及成像電路的各種CMOS元件的功能的詳細(xì)說(shuō)明例如在美國(guó)專(zhuān)利6140630、美國(guó)專(zhuān)利6376868、美國(guó)專(zhuān)利6310366、美國(guó)專(zhuān)利6326652、美國(guó)專(zhuān)利6204524以及美國(guó)專(zhuān)利6333205中有描述，所有這些專(zhuān)利轉(zhuǎn)讓于微米技術(shù)有限公司(Micron Technology Inc.)。上述每個(gè)專(zhuān)利的公開(kāi)內(nèi)容由此全部通過(guò)引用結(jié)合在本文中。
常規(guī)CMOS APS(有源像素傳感器)四晶體管(4T)像素單元10示于

圖1A和圖1B中。圖1A是單元10的自頂向下的視圖；圖1B是沿線A-A′所得的圖1A中的單元10的截面視圖。所示單元10包括作為光傳感器的釘扎型光敏二極管13?；蛘?，CMOS單元10可以包括代替釘扎型光敏二極管13的光電柵、光電導(dǎo)體或者其它光子-電荷轉(zhuǎn)換器件，作為光生電荷的初始累積區(qū)。光敏二極管13包括p+表面累積區(qū)5和在p型半導(dǎo)體襯底層2中形成的底層n型累積區(qū)14。
圖1A和圖1B的像素單元10具有轉(zhuǎn)移柵7，該轉(zhuǎn)移柵將n型累積區(qū)14中所產(chǎn)生的光電荷轉(zhuǎn)移到浮置擴(kuò)散區(qū)3(即，存儲(chǔ)區(qū))。還將浮置擴(kuò)散區(qū)3連接到源極跟隨器晶體管的柵極27上。源極跟隨器晶體管將輸出信號(hào)提供給行選通晶體管，該晶體管具有選擇性地選通輸出信號(hào)到輸出端子(未示出)的柵極37。帶有柵極17的復(fù)位晶體管在每個(gè)電荷從光敏二極管13的n型累積區(qū)14轉(zhuǎn)移之前，將浮置擴(kuò)散區(qū)3復(fù)位到規(guī)定的電荷電平。
示出的釘扎型光敏二極管13在p型襯底2中形成。還可能的是，例如，在n型外延層中的p阱下有p型襯底基。光敏二極管13的n型累積區(qū)14和p+表面累積區(qū)5在隔離區(qū)9和轉(zhuǎn)移柵7之間隔開(kāi)。示出的常規(guī)釘扎型光敏二極管13具有p+/n-/p-結(jié)構(gòu)。
光敏二極管13具有兩個(gè)具有相同電勢(shì)的P型區(qū)5、2，以使n-累積區(qū)14在釘扎電壓(Vpin)下完全耗盡。將光敏二極管13稱(chēng)為“釘扎型(pinned)”是因?yàn)楣饷舳O管13完全耗盡時(shí)，光敏二極管13中的電勢(shì)固定為常值Vpin。當(dāng)轉(zhuǎn)移柵7導(dǎo)通時(shí)，光生電荷從n-累積區(qū)14轉(zhuǎn)移到浮置擴(kuò)散區(qū)3。
此外，在晶體管柵極17、27、37的任一側(cè)提供有n型導(dǎo)電性的雜質(zhì)摻雜的源極/漏極區(qū)32，以分別產(chǎn)生復(fù)位、源極跟隨器和行選擇晶體管。使用常規(guī)加工方法在絕緣層中形成接觸件33來(lái)提供到源極/漏極區(qū)32、浮置擴(kuò)散區(qū)3以及其它布線的電連接33，以連接到晶體管柵極17、27和37并形成單元10中的其它連接。
常規(guī)4T像素單元，如圖1A和圖1B所示的，和3T像素單元相比，其優(yōu)點(diǎn)是具有較低的固定圖形噪聲。然而，4T像素單元有幾個(gè)缺點(diǎn)，現(xiàn)在概括論述一下。首先，在電荷從光敏二極管13轉(zhuǎn)移到浮置擴(kuò)散區(qū)3期間，在光敏二極管13上留下一些電荷。這種不完全的轉(zhuǎn)移形成了滯后，并且還可以導(dǎo)致光敏二極管13由于過(guò)量電荷存在而飽和。常規(guī)4T設(shè)計(jì)還降低了單元10的填充因子，因?yàn)檫@四個(gè)晶體管利用了本來(lái)可以用于制作更大的光敏區(qū)域的空間。如圖1A所示，常規(guī)像素單元10大約有百分之五十的填充因子，因?yàn)閱卧?0(即，光敏二極管13)大約只有一半構(gòu)成光敏區(qū)域。
因此，需要一種具有低的固定圖形噪聲但具有高的填充因子并且降低了與光電荷轉(zhuǎn)移相關(guān)聯(lián)的滯后的像素單元。還需要有簡(jiǎn)單的方法制造所需單元。
發(fā)明概述本發(fā)明的示范實(shí)施例提供了一種具有光敏JFET結(jié)構(gòu)的成像器像素單元，該結(jié)構(gòu)具有位于隱埋電荷累積區(qū)上方的溝道區(qū)。該溝道區(qū)具有依賴(lài)于累積區(qū)中所累積的電荷電平而變化的電荷流特性。在積分期期間，入射光使電子累積在隱埋累積區(qū)內(nèi)部。溝道區(qū)的電荷流特性響應(yīng)累積區(qū)中累積的電荷形成的場(chǎng)而變化。
依照本發(fā)明的一個(gè)方面，考慮到自動(dòng)光控操作，該像素單元可以同時(shí)執(zhí)行電荷累積模式和像素的讀出。
附圖簡(jiǎn)述將結(jié)合附圖，根據(jù)對(duì)本發(fā)明的以下詳細(xì)描述，更好地理解本發(fā)明的前述方面以及其它方面，其中圖1A是常規(guī)四晶體管(4T)像素單元的自頂向下的視圖；圖1B是沿線A-A′所得的圖1A的常規(guī)四晶體管像素單元的截面視圖；圖2A是根據(jù)本發(fā)明的第一示范實(shí)施例構(gòu)造的示范像素單元的電路圖的示意圖；圖2B是根據(jù)本發(fā)明的第一示范實(shí)施例構(gòu)造的圖2A的示范像素單元的截面視圖；圖3是示出根據(jù)本發(fā)明的示范實(shí)施例的像素單元的操作的流程圖；圖4是根據(jù)本發(fā)明構(gòu)造的成像裝置的框圖；以及圖5示出結(jié)合了至少一個(gè)根據(jù)本發(fā)明的實(shí)施例構(gòu)造的成像器裝置的處理器系統(tǒng)。
發(fā)明詳細(xì)說(shuō)明在以下的詳細(xì)說(shuō)明中參照附圖，這些附圖構(gòu)成詳細(xì)說(shuō)明的一部分，并且在附圖中通過(guò)舉例的方式示出可以實(shí)施本發(fā)明的特定實(shí)施例。對(duì)這些實(shí)施例進(jìn)行充分詳細(xì)的描述以使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明，并且將理解，可以使用其它實(shí)施例，并且在不脫離本發(fā)明的精神和范圍的情況下，可以對(duì)其進(jìn)行結(jié)構(gòu)、邏輯以及電的改動(dòng)。
術(shù)語(yǔ)“襯底”應(yīng)理解為基于半導(dǎo)體的材料，包括硅、絕緣硅片(SOI)或者藍(lán)寶石硅片(SOS)技術(shù)、摻雜半導(dǎo)體和非摻雜半導(dǎo)體、基半導(dǎo)體基礎(chǔ)支撐的硅外延層以及其它半導(dǎo)體結(jié)構(gòu)。此外，當(dāng)在以下說(shuō)明中涉及“襯底”時(shí)，可能已經(jīng)使用前面的工藝步驟形成基半導(dǎo)體結(jié)構(gòu)或基礎(chǔ)中的區(qū)或者結(jié)。此外，半導(dǎo)體不必為硅基，而可能基于硅-鍺、鍺或者砷化鎵。
術(shù)語(yǔ)“像素”指含有將光照射轉(zhuǎn)換為電信號(hào)的光傳感器以及晶體管的圖像元素單位單元。為便于說(shuō)明，在本文的附圖和說(shuō)明中示出了代表性的像素，并且，通常，成像器中所有像素的制造將以相似的方式同時(shí)進(jìn)行。
雖然本文根據(jù)一個(gè)像素單元的構(gòu)造和制造對(duì)本發(fā)明進(jìn)行描述，但是，應(yīng)理解，這代表了成像裝置的陣列中的多個(gè)像素單元，如成像器裝置308(圖4)的陣列240。此外，本發(fā)明對(duì)許多具有像素單元的固態(tài)成像裝置具有適用性，并且不限于本文所述的結(jié)構(gòu)。因此，不應(yīng)將以下的詳細(xì)說(shuō)明視為限制，并且本發(fā)明的范圍只由所附權(quán)利要求書(shū)來(lái)限定。
現(xiàn)在參照附圖，圖中相似的元件通過(guò)相似的附圖標(biāo)記來(lái)表示，圖2A以電示意圖的形式示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的像素單元100。如圖所示，像素單元100包括通過(guò)行選擇晶體管110以源極跟隨器的方式連接的光敏JFET 107。JFET的柵結(jié)構(gòu)是光敏的，并且作為像素100的電荷收集區(qū)。可以由接收復(fù)位控制信號(hào)(復(fù)位)的復(fù)位晶體管112對(duì)柵結(jié)構(gòu)進(jìn)行復(fù)位。行選擇晶體管110對(duì)其柵輸入端的行選擇信號(hào)(RS)響應(yīng)，因而將像素100耦合到列線路60以從像素100讀出信號(hào)。
圖2B示出了根據(jù)本發(fā)明的第一示范實(shí)施例構(gòu)造的像素單元100的截面視圖。像素單元100在p型半導(dǎo)體襯底101上形成。光敏JFET結(jié)構(gòu)107由在襯底101中形成的區(qū)102、104以及端接觸件105、106構(gòu)成。第一區(qū)是摻雜n型電荷累積區(qū)102。耗盡區(qū)103的厚度隨著電荷累積在電荷累積區(qū)102中而下降，這一點(diǎn)將在下面更詳細(xì)地說(shuō)明。摻雜p型溝道區(qū)104在襯底101的位于累積區(qū)102上方并位于襯底101的頂面下方的區(qū)域中形成。
兩個(gè)端接觸件105、106在襯底101的表面上形成并位于溝道區(qū)104的對(duì)側(cè)。端接觸件105、106可由多晶硅層或者合適的金屬接觸層形成。第一端接觸件105在溝道區(qū)104上方形成并位于溝道區(qū)104的一側(cè)。第二端接觸件106位于溝道區(qū)104的另一側(cè)(例如，在最外邊)。第一端接觸件連接到電壓源，示為Vgnd。襯底體通常接地，對(duì)于大多數(shù)實(shí)現(xiàn)可用作端子105。第二端接觸件106電連接到行選擇晶體管110。行選擇晶體管110用于在從像素單元100讀出信號(hào)期間選擇性地將像素100連接到讀出電路。
所示像素單元100具有復(fù)位晶體管112以及相關(guān)聯(lián)的復(fù)位漏極111。復(fù)位晶體管112包括可以使用常規(guī)技術(shù)形成的疊柵(gatestack)。例如，所示疊柵在導(dǎo)電層122上方具有絕緣層121，而該導(dǎo)電層122在位于襯底101的表面上的柵極氧化層123上方形成。所示疊柵還具有可由氧化物、氮化物或者本領(lǐng)域中已知的其它適當(dāng)?shù)慕殡姴牧闲纬傻慕^緣側(cè)壁124。復(fù)位柵112作用時(shí)，將作為JFET 107的柵極的電荷累積區(qū)102耦合到電源Vaa-pix，以將區(qū)102的電荷泄漏。示范像素單元100還具有STI區(qū)119，當(dāng)將像素單元100合并到像素陣列240(圖5)中時(shí)，STI區(qū)119提供與鄰近像素單元的隔離。應(yīng)理解，像素單元100可以具有附加隔離區(qū)并且其它隔離方法也在本發(fā)明的范圍內(nèi)。提供所述復(fù)位技術(shù)作為示范，并且本發(fā)明的其它實(shí)施例可以使用不同的復(fù)位方法。
可以使用將硼離子注入到襯底101中，對(duì)襯底101進(jìn)行摻雜。雖然本發(fā)明決不限于某一摻雜濃度，但是襯底101中摻雜離子的濃度可在每立方厘米約1e15個(gè)原子至每立方厘米約1e20個(gè)原子的范圍內(nèi)。通過(guò)將合適的摻雜離子注入到襯底101的預(yù)定區(qū)域中對(duì)累積區(qū)102進(jìn)行n型摻雜。合適的離子包括銻、砷以及磷。電荷累積區(qū)102中摻雜離子的濃度可在每立方厘米約1e15個(gè)原子至每立方厘米約1e20個(gè)原子的范圍內(nèi)。溝道區(qū)104應(yīng)為輕摻雜p型。使用硼離子對(duì)該溝道區(qū)104輕摻雜，濃度可在每立方厘米約1e12個(gè)原子至每立方厘米約1e15個(gè)原子的范圍內(nèi)。漏極區(qū)111也應(yīng)為輕摻雜n型。
示范像素單元100在積分期(integration period)期間工作在電荷累積模式。在電荷累積期間，入射光被吸收到襯底101中。在襯底101中，特別是在相反摻雜區(qū)的結(jié)處(即，在p-n結(jié)附近)產(chǎn)生電子-空穴對(duì)。電子存儲(chǔ)在電荷累積區(qū)102中，而空穴被排斥進(jìn)入如溝道區(qū)104的p型區(qū)。這些電子降低了耗盡區(qū)中(由于內(nèi)建體電荷)存在的場(chǎng)，而使得耗盡區(qū)103的厚度減少并且溝道區(qū)104的厚度增加。結(jié)果，溝道區(qū)104的電荷流電導(dǎo)表征了累積在隱埋累積區(qū)102中的電荷量。
需要讀出累積在累積區(qū)102中的電荷，因?yàn)殡姾蓪?duì)應(yīng)于施加到像素單元100的入射光量。像素單元100的示范讀出操作通過(guò)將預(yù)定的電壓(例如，Vgnd)施加在第一端接觸件105來(lái)開(kāi)始。從位于溝道區(qū)104的另一側(cè)的端接觸件106來(lái)讀出電流，它表示在累積區(qū)102中收集的電荷的測(cè)量。因此，JFET結(jié)構(gòu)的操作類(lèi)似于常規(guī)像素單元10的源極跟隨器晶體管27(圖1A)。通過(guò)激活的行選擇晶體管110選擇性地讀出流過(guò)第二端接觸件106的電流，并且由讀出電路(圖4)將其轉(zhuǎn)換為Vsig。如剛才所述，像素單元100的讀出有利地為非破壞性的讀出，因?yàn)殡姾刹⒉皇侨缭诔Ｒ?guī)4T像素單元10中一樣通過(guò)傳輸晶體管7(圖1A和圖1B)轉(zhuǎn)移出累積區(qū)102。如果需要，這允許多個(gè)讀出。此外，這種非破壞性的讀出允許將像素單元100用在連續(xù)讀取入射光的自動(dòng)光控(ALC)電路中。同樣地，行選擇晶體管110保持導(dǎo)通以允許將連續(xù)的像素輸出信號(hào)Vsig施加到列線路60(圖2A)。還需注意，雖然圖2B示出了施加到第一接觸件105以及連接到第二接觸件106的行選擇晶體管110的電壓，但是這些可以反過(guò)來(lái)。
除了端接觸件105、106以及復(fù)位柵112，像素單元100在襯底的光敏區(qū)域上方?jīng)]有其它可阻擋入射光的結(jié)構(gòu)，例如轉(zhuǎn)移疊柵。因此，不同于填充因子約為百分之五十的常規(guī)像素單元10(圖1A)，像素單元100具有增加的填充因子。
為了對(duì)像素100復(fù)位，激活復(fù)位晶體管112的柵極使復(fù)位晶體管112導(dǎo)通，從而將電荷累積區(qū)102耦合到和漏極區(qū)111相連的電壓源Vaa-pix。因此，區(qū)102復(fù)位后，像素復(fù)位輸出信號(hào)Vrst可通過(guò)激活的行選擇晶體管110來(lái)讀取。當(dāng)電荷在區(qū)102中累積時(shí)，在積分期結(jié)束時(shí)，行選擇晶體管110可能為導(dǎo)通以提供連續(xù)的像素輸出信號(hào)Vsig采樣。或者，在積分期結(jié)束時(shí)，可以將行選擇晶體管110導(dǎo)通以產(chǎn)生用于采樣的Vsig輸出信號(hào)。
參照?qǐng)D3和圖4，現(xiàn)在描述并入到成像器裝置308(圖4)中時(shí)的示范像素單元100的操作。操作時(shí)，復(fù)位晶體管112通過(guò)將電荷傾卸到與電壓源連接的復(fù)位漏極區(qū)111中，將累積區(qū)102中的電荷復(fù)位。在復(fù)位操作期間，由控制電路250(圖4)將復(fù)位晶體管112導(dǎo)通，以允許累積區(qū)102中的電荷漏入漏極區(qū)111(步驟201)。與上面所論述的電荷讀出相似，讀出復(fù)位狀態(tài)(Vrst)，接著采樣和保持電路261。具體地，將行選擇晶體管110導(dǎo)通，并且通過(guò)第二端接觸件106將流過(guò)溝道區(qū)104的電荷電流讀出。當(dāng)在此復(fù)位狀態(tài)期間累積區(qū)102中近似沒(méi)有電荷時(shí)，在步驟202，讀出應(yīng)反映初始的(或者未受影響的)電壓。相關(guān)聯(lián)的采樣和保持步驟203由采樣和保持電路261(圖4)完成。需注意，累積區(qū)102在上述的復(fù)位操作期間可能被完全耗盡，因而將像素單元100中的任何kTC噪聲最小化。
在電荷收集區(qū)102復(fù)位后，積分期開(kāi)始，在此期間，累積區(qū)102中累積的電荷影響溝道區(qū)104中電荷電流的流動(dòng)。因?yàn)橹灰羞x擇晶體管110為導(dǎo)通，如上所述通過(guò)這些端接觸件105、106可進(jìn)行恒定電荷監(jiān)控，所以，當(dāng)像素輸出信號(hào)Vsig在列線路60上連續(xù)輸出時(shí)，可進(jìn)行自動(dòng)光控(ALC)操作。可將ALC信號(hào)讀出以確定讀出整個(gè)像素陣列的最佳時(shí)間。如圖3的步驟204中所示，如果實(shí)施的話，在ALC操作模式期間，讀出像素單元100的輸出Vsig作為信號(hào)VALC。信號(hào)VALC可與預(yù)定的參考信號(hào)Vtrigger比較，從而當(dāng)VALC信號(hào)達(dá)到觸發(fā)值時(shí)，通過(guò)比較器251產(chǎn)生ALC控制信號(hào)。需理解，信號(hào)VALC的讀出表示了某一給定時(shí)間點(diǎn)累積在累積區(qū)102的電荷量。
VALC信號(hào)的一個(gè)作用可以是當(dāng)陣列的像素接近飽和時(shí)，停止圖像的積分。因此，當(dāng)在步驟204VALC達(dá)到電壓Vtrigger時(shí)，圖像處理器280(圖4)可獲知并可終止圖像積分期。
無(wú)論是否使用ALC操作，在積分期結(jié)束時(shí)，行選擇晶體管110導(dǎo)通并且像素輸出信號(hào)Vsig被施加到列線路60(步驟205)，并且由采樣和保持電路261采樣和保持。
像素單元100的其它實(shí)施例可根據(jù)本發(fā)明構(gòu)造。例如，雖然示范像素100、200已描述為具有p型襯底101、n型累積區(qū)102以及p型溝道區(qū)104，但是本發(fā)明不限于所述配置。需理解，包括具有相反的摻雜分布的像素單元的其它配置是本發(fā)明范圍內(nèi)的其它實(shí)施例。
圖4示出了示范CMOS成像集成電路308，該集成電路308包括具有行像素單元和列像素單元的像素陣列240。如圖4所示，陣列240的每個(gè)像素可以像示范單元100一樣實(shí)施。陣列240中每行的像素由行選擇線路來(lái)導(dǎo)通，如RS(圖2A)。對(duì)于這些操作，可同時(shí)將行中所有的像素導(dǎo)通。每列的信號(hào)在相應(yīng)的列線路上提供并由列選擇器260響應(yīng)相應(yīng)的列選擇信號(hào)而選擇性地輸出。由行驅(qū)動(dòng)器245響應(yīng)行地址解碼器220而選擇性地激活行選擇線路。由列地址解碼器270選擇性地激活列選擇線路。因此，為陣列240中的每個(gè)像素100都提供行和列地址。
像素陣列240由定時(shí)和控制電路250來(lái)操作，該電路控制用于選擇適當(dāng)?shù)男芯€路和列線路進(jìn)行像素讀出和采樣的地址解碼器220、270?？刂齐娐?50還控制行驅(qū)動(dòng)器電路245和列驅(qū)動(dòng)器電路260，以使這些電路將驅(qū)動(dòng)電壓施加到所選的行選擇線路和列選擇線路的驅(qū)動(dòng)晶體管?？刂齐娐?50還控制采樣和保持(S/H)電路261以從列選擇器260讀取像素輸出信號(hào)并將其存儲(chǔ)。S/H電路261接收像素復(fù)位信號(hào)Vrst以及像素圖像信號(hào)Vsig并將它們提供給差分放大器263。差分放大器263為每個(gè)像素產(chǎn)生差分信號(hào)(Vsig-Vrst)，并且然后由模數(shù)轉(zhuǎn)換器275(ADC)將差分信號(hào)數(shù)字化。模數(shù)轉(zhuǎn)換器275將數(shù)字化的像素信號(hào)提供給圖像處理器280，該處理器280形成并輸出數(shù)字圖像。
在這個(gè)實(shí)施例中，附加ALC電路還可以包括用于從像素的光轉(zhuǎn)換裝置讀取采樣電壓VALC的ALC電路251。將周期性地或者連續(xù)性地對(duì)VALC采樣，直到其接近預(yù)定的參考觸發(fā)電壓Vtrigger，在此時(shí)，ALC監(jiān)控電路251產(chǎn)生由圖像處理器280使用的信號(hào)。然后，圖像處理器對(duì)定時(shí)和控制電路250發(fā)出信號(hào)通知以開(kāi)始讀出過(guò)程，包括從陣列240的所有像素單元讀出Vrst和Vsig。
Vtrigger的值可按需要選擇。例如，可選擇Vtrigger以使將僅在陣列240的像素單元已累積了足夠的電荷來(lái)產(chǎn)生圖像時(shí)進(jìn)行讀出，圖像中成像的目標(biāo)物的特征可見(jiàn)。或者說(shuō)，可選擇Vtrigger以使結(jié)果的圖像將不會(huì)太暗。
上述ALC電路251可以是圖像傳感器集成電路308的一部分，或者替代地，它可與圖像傳感器集成電路308分離。例如，不受限制地，ALC電路可以以硬件的形式或者等效的軟件形式包括在如CPU的處理器中，該處理器與圖像傳感器集成電路308通信。
圖5示出了基于處理器的系統(tǒng)1100，包括具有根據(jù)本文所述方法構(gòu)造的像素的成像裝置308。例如，像素可以是任一根據(jù)上述發(fā)明的示范實(shí)施例所構(gòu)造的示范像素單元100。基于處理器的系統(tǒng)1100是可能包括圖像傳感器裝置的具有數(shù)字電路的系統(tǒng)的示范。不受限制地，這種系統(tǒng)可能包括計(jì)算機(jī)系統(tǒng)、照相機(jī)系統(tǒng)、掃描儀、機(jī)器視覺(jué)、車(chē)載導(dǎo)航、視頻電話、監(jiān)視系統(tǒng)、自動(dòng)聚焦系統(tǒng)、星跟蹤器系統(tǒng)、運(yùn)動(dòng)檢測(cè)系統(tǒng)、圖像穩(wěn)定系統(tǒng)以及數(shù)據(jù)壓縮系統(tǒng)。
基于處理器的系統(tǒng)1100，例如照相機(jī)系統(tǒng)，通常包括通過(guò)總線1104與輸入/輸出(I/O)裝置1106通信的中央處理單元(CPU)1102，如微處理器。成像裝置308也通過(guò)總線1104與CPU 1102通信，并且可能包括如上所述具有示范像素100的CMOS像素陣列。基于處理器的系統(tǒng)1100還包括隨機(jī)存取存儲(chǔ)器(RAM)1110，并且可包括也通過(guò)總線1104與CPU 1102通信的可移動(dòng)存儲(chǔ)器1115，如閃存。成像裝置308可與如CPU、數(shù)字信號(hào)處理器或者微處理器的處理器結(jié)合，在單個(gè)集成電路上或者在不同于處理器的芯片上帶有或者不帶有存儲(chǔ)器?；谔幚砥飨到y(tǒng)1100中的任何存儲(chǔ)器裝置可存儲(chǔ)采用了上述方法的軟件。
以上說(shuō)明和附圖應(yīng)僅視為說(shuō)明實(shí)現(xiàn)本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)的示范實(shí)施例。在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)特定的工藝條件和結(jié)構(gòu)進(jìn)行修改和替換。因此，本發(fā)明不應(yīng)視為受以上說(shuō)明和附圖的限制，而是僅由所附權(quán)利要求書(shū)的范圍來(lái)限制。
權(quán)利要求
1.一種JFET光傳感器，包括在襯底中形成的累積區(qū)，所述累積區(qū)用于累積響應(yīng)射到所述區(qū)的光而產(chǎn)生的電荷；以及位于所述襯底中并與所述累積區(qū)相關(guān)聯(lián)的溝道區(qū)，所述溝道區(qū)具有響應(yīng)累積在所述累積區(qū)中的電荷而變化的電阻。
2.如權(quán)利要求1所述的光傳感器，其中所述累積區(qū)摻雜為第一導(dǎo)電型，而所述溝道區(qū)摻雜為第二導(dǎo)電型。
3.如權(quán)利要求1所述的光傳感器，其中所述累積區(qū)摻雜為n型，而所述溝道區(qū)摻雜為p型。
4.一種像素傳感器單元，包括在襯底中形成的光敏元件，所述光敏元件用于響應(yīng)施加的光而產(chǎn)生電荷，所述光敏元件包括隱埋在所述襯底的頂面下方的電荷累積區(qū)；以及位于所述襯底的所述頂面下方但在所述電荷累積區(qū)上方的溝道區(qū)，所述溝道區(qū)具有依賴(lài)于所述累積區(qū)中的電荷的可變電阻；以及用于產(chǎn)生基于所述溝道區(qū)的電阻的信號(hào)的電路。
5.如權(quán)利要求4所述的像素傳感器單元，其中所述光敏元件包括JFET晶體管的隱埋柵極區(qū)。
6.如權(quán)利要求4所述的像素傳感器單元，還包括在所述光敏元件的第一側(cè)上方并鄰近所述光敏元件的第一側(cè)的、用于將電壓施加到所述溝道區(qū)的第一接觸件和用于從所述溝道區(qū)取讀出信號(hào)的第二接觸件。
7.如權(quán)利要求6所述的像素傳感器單元，其中所述第二接觸件電連接到行選擇晶體管。
8.如權(quán)利要求4所述的像素傳感器單元，還包括用于將所述累積區(qū)中的電荷復(fù)位的電路。
9.如權(quán)利要求4所述的像素傳感器單元，其中所述電路包括用于至少接收表示在復(fù)位狀態(tài)時(shí)所述溝道的電阻的第一信號(hào)和表示在積分期結(jié)束時(shí)所述溝道的電阻的第二信號(hào)的采樣和保持電路。
10.如權(quán)利要求5所述的像素傳感器單元，其中所述像素傳感器單元的填充因子大于百分之五十。
11.如權(quán)利要求5所述的像素傳感器單元，其中所述單元能夠提供表示所述溝道區(qū)的電阻的信號(hào)的連續(xù)讀出。
12.一種像素傳感器單元，包括至少部分在襯底中形成的光敏JFET元件，所述光敏元件用于響應(yīng)施加的光而產(chǎn)生電荷，所述光敏元件包括隱埋在所述襯底的頂面下方的電荷累積區(qū)；以及位于所述襯底的所述頂面下方但在所述電荷累積區(qū)上方的溝道區(qū)，所述溝道區(qū)具有響應(yīng)累積在所述電荷累積區(qū)中的電荷量而變化的電阻特性；電連接到所述溝道區(qū)以從所述溝道讀出信號(hào)的第一接觸件，所述信號(hào)表示流過(guò)所述變電阻溝道的電流；以及用于將所累積的電荷從所述電荷累積區(qū)漏到漏極區(qū)的晶體管。
13.如權(quán)利要求12所述的像素傳感器單元，其中所述第一接觸件連接到行選擇晶體管。
14.如權(quán)利要求13所述的像素傳感器單元，還包括電連接到所述溝道區(qū)并且適用于向所述溝道區(qū)提供電壓的第二接觸件。
15.如權(quán)利要求12所述的像素傳感器單元，其中所述像素傳感器的填充因子大于百分之五十。
16.如權(quán)利要求12所述的像素傳感器單元，其中所述電荷累積區(qū)能夠有效地形成圍繞所述電荷累積區(qū)的場(chǎng)。
17.一種像素傳感器單元陣列，包括在襯底中形成的多個(gè)像素傳感器單元，其中所述陣列的至少一個(gè)像素傳感器單元包括光傳感器，包括用于累積響應(yīng)光而產(chǎn)生的電荷的累積區(qū)，所述累積區(qū)隱埋在所述襯底的頂面下方并摻雜為第一導(dǎo)電型；以及位于所述累積區(qū)上方并摻雜為第二導(dǎo)電型的溝道區(qū)，其中所述溝道區(qū)具有基于累積在所述累積區(qū)中的電荷量而變化的電阻。
18.如權(quán)利要求17所述的像素傳感器單元陣列，其中所述至少一個(gè)像素單元還包括用于將電壓施加到所述溝道區(qū)的第一端接觸件和用于執(zhí)行讀出的第二端接觸件。
19.如權(quán)利要求18所述的像素傳感器單元陣列，其中所述至少一個(gè)像素單元還包括用于選擇性地從所述第二端接觸件讀出信號(hào)的第一行選擇晶體管。
20.一種像素傳感器單元陣列，包括在襯底中形成的多個(gè)像素傳感器單元，其中至少一個(gè)像素傳感器單元包括光傳感器，包括用于累積響應(yīng)施加的光而產(chǎn)生的電荷的累積區(qū)，所述累積區(qū)隱埋在所述襯底的頂面下方并摻雜為第一導(dǎo)電型；以及位于所述累積區(qū)上方并摻雜為第二導(dǎo)電型的溝道區(qū)，其中所述溝道區(qū)具有基于累積在所述累積區(qū)中的電荷量而變化的電阻；用于從所述像素產(chǎn)生信號(hào)的第一和第二端接觸件，所述信號(hào)表示所述溝道區(qū)的所述變化的電阻；以及用于將累積在所述累積區(qū)中的電荷復(fù)位的復(fù)位晶體管。
21.如權(quán)利要求20所述的像素傳感器單元陣列，其中所述光傳感器包括隱埋在所述襯底的頂面下方的JFET柵極區(qū)。
22.如權(quán)利要求20所述的像素傳感器單元陣列，其中在所述累積區(qū)上方并鄰近所述累積區(qū)形成所述復(fù)位晶體管。
23.如權(quán)利要求22所述的像素傳感器單元陣列，所述至少一個(gè)像素傳感器單元還包括位于所述襯底中、鄰近所述復(fù)位晶體管的漏極區(qū)，所述漏極區(qū)在所述晶體管的一側(cè)、與所述累積區(qū)相對(duì)。
24.如權(quán)利要求23所述的像素傳感器單元陣列，其中所述漏極區(qū)適用于通過(guò)激活所述復(fù)位晶體管來(lái)接收來(lái)自所述累積區(qū)的電荷。
25.如權(quán)利要求20所述的像素傳感器單元陣列，其中所述至少一個(gè)像素傳感器單元還包括連接到所述第二端接觸件以讀出所述信號(hào)的行選擇晶體管。
26.如權(quán)利要求20所述的像素傳感器單元陣列，其中所述至少一個(gè)像素單元能夠進(jìn)行連續(xù)信號(hào)讀出。
27.一種成像系統(tǒng)，包括處理器；以及電耦合到所述處理器的成像裝置，所述成像裝置包括像素陣列，所述陣列的至少一個(gè)像素單元包括用于在積分期期間產(chǎn)生電荷的JFET光傳感器，所述光傳感器包括用于累積所產(chǎn)生的電荷的累積區(qū)，所述累積區(qū)隱埋在所述襯底的頂面下方；以及位于所述累積區(qū)上方并在所述襯底的所述頂面下方的溝道區(qū)，其中所述溝道區(qū)具有基于累積在所述累積區(qū)中的電荷量而變化的電阻；用于從所述像素單元產(chǎn)生信號(hào)的第一端接觸件和第二端接觸件，所述信號(hào)表示存儲(chǔ)在所述累積區(qū)中的電荷量；以及連接到所述第一端接觸件和第二端接觸件中的至少一個(gè)以讀出所述信號(hào)的讀出電路。
28.如權(quán)利要求27所述的成像系統(tǒng)，其中所述讀出電路包括用于選擇性地選通來(lái)自所述第一端接觸件和第二端接觸件的信號(hào)至讀出端子的行選擇晶體管。
29.如權(quán)利要求27所述的成像體統(tǒng)，其中所述至少一個(gè)像素單元還包括用于將所述累積區(qū)中所累積的電荷復(fù)位到復(fù)位狀態(tài)的復(fù)位晶體管。
30.如權(quán)利要求29所述的成像系統(tǒng)，其中所述復(fù)位晶體管適用于將電荷從所述累積區(qū)轉(zhuǎn)移到鄰近的漏極區(qū)。
31.如權(quán)利要求28所述的成像系統(tǒng)，其中所述第一端接觸件和第二端接觸件能夠從所述像素單元產(chǎn)生復(fù)位信號(hào)，所述復(fù)位信號(hào)表示復(fù)位狀態(tài)。
32.一種形成像素傳感器的方法，包括形成光敏JFET晶體管，其中所述JFET晶體管的柵極區(qū)至少部分隱埋在襯底的頂面下方；以及形成位于所述柵極區(qū)上方的溝道區(qū)；形成電耦合到所述溝道區(qū)以讀出表示所述光敏JFET的柵極區(qū)中產(chǎn)生的電荷量的信號(hào)的電路。
33.如權(quán)利要求32所述的方法，其中形成電路的步驟包括在所述襯底的表面、鄰近所述溝道的第一側(cè)形成第一端子。
34.如權(quán)利要求33所述的方法，其中形成電路的步驟還包括在所述襯底的表面并且鄰近所述溝道的第二側(cè)形成第二端子的步驟。
35.如權(quán)利要求34所述的方法，其中所述形成第一端子的步驟包括形成多晶硅層。
36.如權(quán)利要求32所述的方法，其中所述JFET的光敏部分包括位于所述襯底中在n型電荷累積區(qū)上方的p型溝道區(qū)。
37.一種操作像素傳感器單元的方法，包括在積分期期間在像素傳感器單元中累積電荷，所述像素傳感器單元包括用于在所述積分期期間產(chǎn)生和存儲(chǔ)電荷的光敏JFET區(qū)，其中所述JFET區(qū)包括用于收集所述電荷的收集區(qū)和具有可變電阻的溝道區(qū)，所述可變電阻依賴(lài)于在所述收集區(qū)中收集的電荷量而變化；將預(yù)定的電壓施加到所述像素傳感器單元上的第一端子；以及確定表示在所述收集區(qū)中收集的電荷量的值。
38.如權(quán)利要求37所述的方法，其中確定值的步驟是在積分期結(jié)束時(shí)執(zhí)行。
39.如權(quán)利要求37所述的方法，其中確定值的步驟是在積分期期間執(zhí)行。
40.如權(quán)利要求37所述的方法，其中所述確定值的步驟包括在第二端子從所述溝道區(qū)獲取信號(hào)并且選擇性地將所述信號(hào)施加到行選擇晶體管。
41.如權(quán)利要求37所述的方法，還包括泄漏所述收集區(qū)的所收集的電荷的步驟，所述泄漏的收集區(qū)表示所述像素單元的復(fù)位狀態(tài)。
42.如權(quán)利要求41所述的方法，其中所述泄漏的步驟包括操作復(fù)位晶體管將所述電荷從所述收集區(qū)漏入漏極區(qū)。
43.如權(quán)利要求41所述的方法，其中確定值的步驟包括讀出表示所述復(fù)位狀態(tài)的復(fù)位電流。
44.如權(quán)利要求43所述的方法，其中所述方法還包括在所述復(fù)位讀出之后執(zhí)行確定所述值的第二步驟。
45.如權(quán)利要求37所述的方法，還包括連續(xù)執(zhí)行所述值的讀出的步驟。
46.如權(quán)利要求37所述的方法，還包括按預(yù)定的間隔執(zhí)行所確定的值的多個(gè)讀出的步驟。
47.如權(quán)利要求37所述的方法，還包括執(zhí)行自動(dòng)光控操作以確定用于讀出所述值的時(shí)間的步驟。
全文摘要
一種成像器像素具有光敏JFET結(jié)構(gòu)，該結(jié)構(gòu)的溝道區(qū)位于隱埋的電荷累積區(qū)上方。該溝道區(qū)具有依賴(lài)于累積區(qū)中所累積的電荷電平而變化的電阻特性。在積分期期間，入射光使電子累積在隱埋的累積區(qū)內(nèi)部。溝道區(qū)的電阻特性響應(yīng)于累積在累積區(qū)中的電荷形成的場(chǎng)而變化。因而，當(dāng)電壓施加到溝道的一側(cè)時(shí)，從另一側(cè)讀出的電流表征了存儲(chǔ)的電荷量。
文檔編號(hào)H01L31/112GK101048870SQ200580036364
公開(kāi)日2007年10月3日 申請(qǐng)日期2005年8月30日 優(yōu)先權(quán)日2004年8月30日
發(fā)明者D·耶爾代夫, N·哈利烏林 申請(qǐng)人:微米技術(shù)有限公司