專利名稱：碳化硅mos場效應(yīng)晶體管以及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以碳化硅為原料的低通態(tài)電阻、高電壓的縱型MOSFET的結(jié)構(gòu)以及制造方法。
背景技術(shù)：
單晶碳化硅(SiC)與單晶硅(Si)相比，具有帶隙寬、絕緣破壞強(qiáng)度大、電子的飽和漂移速度大等優(yōu)良的物理性能。因而，通過將SiC用作原材料，可以制作超過了Si的界限的高耐壓且低電阻的電力用半導(dǎo)體元件。另外，SiC與Si同樣具有通過熱氧化可以形成絕緣層的特征。從這幾點(diǎn)來看，我們認(rèn)為可以實(shí)現(xiàn)以單晶SiC為原料的高耐壓且低通態(tài)電阻的縱型MOSFET，并進(jìn)行多次的研究開發(fā)。
在將SiC用作原料時(shí)，通過一般應(yīng)用在Si上的雙重?cái)U(kuò)散法制作縱型MOSFET是行不通的。這是因?yàn)殡s質(zhì)元素的擴(kuò)散系數(shù)在SiC結(jié)晶內(nèi)極小，故由于p以及n型雜質(zhì)的橫向擴(kuò)散長度的差而不能形成溝道區(qū)域。因此，與Si的D-MOSFET類似的縱型MOSFET通過p以及n型雜質(zhì)的離子注入來制作。但是，在該方法中，因離子注入而引起的大量的結(jié)晶缺陷殘留在溝道區(qū)域內(nèi)，并使在溝道內(nèi)感應(yīng)的導(dǎo)電電子散亂，因此電子遷移率降低。用雙重離子注入法制作的SiC縱型MOSFET，其溝道遷移率為5cm2/Vs以下，與Si的D-MOSFET的約500cm2/Vs相比非常小。其結(jié)果，帶來了通態(tài)電阻遠(yuǎn)遠(yuǎn)高于理論值的問題。
作為解決該問題的方法，提出了不是用離子注入而是用淀積膜形成溝道區(qū)域的結(jié)構(gòu)。在平成14年10月18日申請的特愿2002-304596中公開了其代表性的例子。圖7是其單位單元的剖面圖。在該結(jié)構(gòu)中，在高濃度n型襯底1上淀積了低濃度n型漂移層2，在該n型漂移層2的表面上通過離子注入形成高濃度p型柵極層31，進(jìn)而在其上淀積了低濃度p型層32。在該低濃度p型層32的表面部分上，通過離子注入分別有選擇地形成n型源極層5，隔著柵極氧化膜6形成柵極7，進(jìn)而隔著層間絕緣膜8形成源極9，并在柵極氧化膜6的正下方的低濃度p型淀積層32內(nèi)形成溝道區(qū)域11。而且，其特征在于貫通該低濃度p型淀積層32后到達(dá)n型漂移層2的n型基極層4，是通過從表面進(jìn)行的n型雜質(zhì)的離子注入而有選擇地形成的(以下，將該n型基極層4也稱為“注入返型層”)。在該結(jié)構(gòu)中，由于溝道區(qū)域11形成在沒有進(jìn)行離子注入的低濃度p型淀積層內(nèi)，因此可以得到導(dǎo)電電子的高遷移率，從而可以制作通態(tài)電阻小的縱型MOSFET。另外，在電壓阻斷狀態(tài)下，縱溝道部分24因從高濃度p型柵極層31向低濃度n型漂移層2沿著橫向擴(kuò)展的耗盡層而被較低的電壓完全地夾斷，因此具有可以防止電場向溝道區(qū)域11附近的柵極氧化膜等泄漏，從而提高源·漏耐電壓的特征。
但是，在該結(jié)構(gòu)中，也存在如下所述的妨礙進(jìn)一步的高耐壓化和低通態(tài)電阻化的問題。其一，在電壓阻斷狀態(tài)下，到縱溝道部分24因從高濃度p型柵極層31向低濃度n型漂移層2沿著橫向擴(kuò)展的耗盡層而被完全地夾斷為止，耗盡層在所述n型基極層4(注入返型層)內(nèi)也向上方擴(kuò)展。在該注入返型層的雜質(zhì)濃度低，厚度薄的情況下，在縱溝道部分完全地夾斷之前，耗盡層就到達(dá)與柵極氧化膜6的界面，在存在于柵極7和n型基極層4之間的柵極氧化膜上施加較強(qiáng)的電場，引起絕緣破壞。另外，還存在如下的問題，即，在縱溝道部分夾斷之后，隨著電壓的增加，該電場變強(qiáng)，源·漏間的耐電壓因該部分的柵極氧化膜的絕緣破壞而被限制得較低。
進(jìn)而，雖然由于溝道區(qū)域11形成在低濃度p型淀積膜32內(nèi)，因此溝道內(nèi)的電子遷移率應(yīng)該是較大的值，但實(shí)際上基于以下的理由，并沒有大到如期待的那樣。即，低濃度p型淀積膜32直接形成在被離子注入成高濃度的p型柵極層31上，作為該高濃度注入層上的淀積膜的單晶膜的物理性能容易被嚴(yán)重地?fù)p壞，尤其是當(dāng)?shù)矸e膜的厚度較薄時(shí)，由于顯著地受到基礎(chǔ)層的影響，膜中的電子遷移率不會(huì)變大。其結(jié)果，存在通態(tài)電阻不會(huì)變得像期待的那樣小的問題。
以往提出的縱型MOSFET的結(jié)構(gòu)為，像這樣將溝道區(qū)域設(shè)在低濃度p型淀積膜內(nèi)，并通過有選擇的離子注入將該淀積膜的一部分注入成n型以形成電子通路。以SiC作為原料制作的這種結(jié)構(gòu)的縱型MOSFET的難以進(jìn)一步的高耐壓化和低通態(tài)電阻化。將低濃度p型淀積膜32加厚到某個(gè)程度以上，就可以避免這個(gè)問題。這是由于如果加厚該淀積膜，利用較厚的n基極層4可以降低柵極氧化膜所承受的電場，另外，溝道區(qū)域便可以形成在離高注入層更遠(yuǎn)的高品質(zhì)的淀積膜內(nèi)。
但是，在至今為止提出的以往的縱型MOSFET結(jié)構(gòu)中，由于制作時(shí)的工藝方面的制約，不能將所述低濃度p型淀積膜形成得較厚。即，如在第4自然段中所敘述的那樣，在以往結(jié)構(gòu)的縱型MOSFET的制作方法中，以通過從表面貫通低濃度p型淀積膜32為止的n型雜質(zhì)的離子注入、使其從p型向n型翻轉(zhuǎn)(注入返型)的方式形成n型基極層4?？墒牵軌蛲ㄟ^離子注入而注入返型的膜的厚度是有限制的。雖然離子被注入的深度依存于離子的加速電壓，但用通常所使用的加速電壓(數(shù)100keV～1000keV)，再深也是1μm左右。因此，注入返型層的厚度(即，相當(dāng)于p型淀積膜的厚度)通常被限制在0.5～0.7μm左右，很難達(dá)到這以上的厚度。
SiC縱型MOSFET與Si-MOSFET相比，存在溝道遷移率小、通態(tài)電阻不會(huì)降低的問題。與此相對，用低濃度的p型淀積膜形成溝道區(qū)域的結(jié)構(gòu)的縱型MOSFET，由于溝道遷移率提高，因此可以期待在通態(tài)電阻的降低方面有效果。至今為止提出的結(jié)構(gòu)，是用離子注入將低濃度p型淀積膜的導(dǎo)電型從p型注入返型成n型的結(jié)構(gòu)。因此，能夠注入返型的淀積膜的厚度被限制得較薄，不能做成溝道區(qū)域的結(jié)晶品質(zhì)充分高、并且能在電壓阻斷狀態(tài)下緩和電場的足夠厚的淀積膜。其結(jié)果，存在不能保持較高的電壓阻斷能力的問題，和通態(tài)電阻不能如期待的那樣降低的問題。

發(fā)明內(nèi)容
鑒于這些問題，本發(fā)明的目的在于實(shí)現(xiàn)低通態(tài)電阻并且高耐壓的SiC縱型MOSFET，提供具有由低濃度p型淀積膜形成的溝道區(qū)域的SiC縱型MOSFET的新的結(jié)構(gòu)。
本發(fā)明的其他的目的在于提供具有由低濃度p型淀積層形成的溝道區(qū)域的高耐壓SiC縱型MOSFET的制造方法。
本發(fā)明的其他的目的在于提供能夠合格率較高地制作具有由低濃度p型淀積層形成的溝道區(qū)域的高耐壓SiC縱型MOSFET的結(jié)構(gòu)以及制作方法。
為了解決所述問題的本發(fā)明，作為使具有形成在低濃度p型淀積層內(nèi)的低濃度的溝道區(qū)域的SiC縱型MOSFET高耐壓化、低通態(tài)電阻化的方法，制成如下的結(jié)構(gòu)，即，在該低濃度p型淀積層和n型漂移層之間設(shè)置高濃度p型層和低濃度n型淀積層，使該低濃度n型淀積層與該高濃度p型層直接相接，并且在該高濃度p型層所具備的部分欠缺部上與所述n型漂移層直接相接。
其特征在于由所述結(jié)構(gòu)的SiC縱型MOSFET的層疊了所述低濃度p型淀積層和所述低濃度的n型淀積層的兩層淀積膜分別形成。
制作這種SiC縱型MOSFET的方法，具備如下工序在n型漂移層上部分地形成高濃度p型層的工序，在高濃度p型層上，和在所述部分欠缺部露出的n型漂移層上形成低濃度n型淀積膜，接著在其上形成低濃度p型淀積膜的工序，進(jìn)而，在該部分欠缺部在厚度方向上的投影位置附近和其周邊的區(qū)域，進(jìn)行貫通所述低濃度p型淀積膜后到達(dá)所述低濃度n型淀積膜的有選擇的稍高濃度的n型雜質(zhì)離子注入，并將所述低濃度p型淀積膜的部分翻轉(zhuǎn)(注入返型)成n型后形成n型基極區(qū)域的工序。這樣，必須通過離子注入貫通后注入返型成n型的區(qū)域可以只是所述的低濃度p型淀積膜。因而，在設(shè)置在該低濃度p型淀積膜和所述高濃度p型層以及所述部分欠缺部的n型漂移層之間的低濃度n型淀積膜的厚度，沒有工藝上的厚度限制，可以將其設(shè)為足夠的厚度。其結(jié)果，可以消除在所述縱溝道部分完全地夾斷之前，耗盡層到達(dá)柵極氧化膜6的界面，在存在于柵極7和n型基極區(qū)域4之間的柵極氧化膜上施加強(qiáng)的電場，并引起絕緣破壞的問題( 記載的問題)，和當(dāng)?shù)矸e膜的厚度較薄時(shí)，明顯地受到基礎(chǔ)層的影響，從而膜中的電阻遷移率不能大的問題(第6自然段記載的問題)。
發(fā)明的效果根據(jù)以上所述的本發(fā)明，具有如下的效果。
在權(quán)利要求第1、2所述的發(fā)明中，由于具有形成在低濃度p型淀積層內(nèi)的低濃度的溝道區(qū)域，并且在柵極氧化膜和高濃度柵極層之間設(shè)置有較厚的淀積膜，因此便可以實(shí)現(xiàn)低通態(tài)電阻且高耐壓的SiC縱型MOSFET。只要適當(dāng)?shù)剡x擇所設(shè)置的n型淀積層(33)的雜質(zhì)濃度和厚度，就可以實(shí)現(xiàn)1500V以上的高耐壓縱型MOSFET。
在權(quán)利要求3以及6所述的發(fā)明中，由于可以用較高的精度形成第2導(dǎo)電型的高濃度柵極層，因此單元的微細(xì)化變得容易，并可以使SiC縱型MOSFET高耐壓化以及低損失化。
在權(quán)利要求4以及6所述的發(fā)明中，由于都是在淀積膜之上層疊淀積膜的結(jié)構(gòu)和制造方法，因此可以提高溝道區(qū)域的結(jié)晶品質(zhì)，并可以降低該SiC縱型MOSFET的通態(tài)電阻。
在權(quán)利要求5所述的發(fā)明中，可以很容易地制作高耐壓且低通態(tài)電阻的SiC縱型MOSFET。
在權(quán)利要求8所述的發(fā)明中，由于可以改善導(dǎo)通時(shí)流動(dòng)的電流的均一性，同時(shí)通過一種自對準(zhǔn)作用的效果可以將單元尺寸微細(xì)化到約15μm左右，因此便可以大幅度地降低縱型MOSFET的通態(tài)電阻。
在權(quán)利要求9以及10所述的發(fā)明中，可以實(shí)現(xiàn)通過除去截止?fàn)顟B(tài)的電流的漏泄溝道的方式可以降低漏泄電流的高耐壓的SiC縱型MOSFET。
在權(quán)利要求11所述的發(fā)明中，可以實(shí)現(xiàn)導(dǎo)通時(shí)的電阻較小、并且耐電壓較高的SiC縱型MOSFET。


圖1是本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。
圖2a(a)～(f)是本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的制造工序的單元剖面圖。
圖2b(g)～(k)是本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的制造工序的單元剖面圖。
圖3是本發(fā)明第2實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。
圖4是本發(fā)明第3實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。
圖5(d)～(f)是本發(fā)明第3實(shí)施方式的SiC縱型MOSFET的制造工序的一部分的剖面圖。
圖6是本發(fā)明第4實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。
圖7是展示以往例的SiC縱型MOSFET的單位單元的剖面圖。
標(biāo)號說明1 高濃度n型襯底 2 低濃度n型漂移層3 p阱層 3ap型雜質(zhì)離子注入4 n型基極區(qū)域 4an型雜質(zhì)離子注入5 n型源極層 5an型雜質(zhì)離子注入6 柵極絕緣膜6ap型雜質(zhì)離子注入7 柵極 8 層間絕緣膜9 源極 10漏極11溝道區(qū)域 13離子注入掩模14離子注入掩模 16離子注入掩模24p型層的部分欠缺部 31高濃度p型層
32低濃度p型層33低濃度n型層34高濃度p型層40離子注入掩模的窗口41高濃度n型層50槽51絕緣膜具體實(shí)施方式
一面展示具體的實(shí)施方式，一面詳細(xì)地說明以下的本發(fā)明。
圖1是本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。在該結(jié)構(gòu)中，在摻雜了5×1018cm3的氮的厚度約300μm的n型SiC襯底1上，淀積有摻雜了5×1015cm-3的氮的厚度為15μm的n型漂移層2。從其表面到深度0.5μm，形成有摻雜了2×1018cm-3的鋁的p型層31，在該p型層31上設(shè)置寬度約2.0μm的部分欠缺部24。在該p型層31的表面以及該部分欠缺部24的n型漂移層2的表面上，淀積有摻雜了1×1016cm-3的氮的厚度為1.0μm的n型層33，并在其表面上淀積有摻雜了5×1015cm-3的鋁的厚度為0.5μm的p型層32。在該p型層32的表面部分上，有選擇地形成有摻雜了約1×1020cm-3的磷的n型源極層5。另外，在所述部分欠缺部24在厚度方向上的投影位置附近的p型層32的部分，通過離子注入，將摻雜了1×1016cm-3以上的氮的深度約0.7μm的n型基極區(qū)域4形成到貫通p型層32后到達(dá)n型層33的深度為止。在該n型基極區(qū)域4和所述n型源極層5的中間部分的p型層32的表面層上形成溝道區(qū)域11。在溝道區(qū)域11上、n型基極區(qū)域4以及n型源極層5的表面上的一部分上，隔著柵極絕緣膜6設(shè)置有柵極7，在柵極7上隔著層間絕緣膜8形成與n型源極層5的表面低電阻連接的源極9。另外，該源極9在與所述n型層之間構(gòu)成PN結(jié)，并且與跨越所述p型層32和所述p型層31而形成的、以1×1019cm-3左右的高濃度摻雜了鋁的p+層34的表面也進(jìn)行低電阻連接。在高濃度n型襯底1的背面上，以低電阻連接的方式形成有漏極10。再者，也有消除形成在n型基極區(qū)域4的表面上的柵極氧化膜6以及柵極7的情況。
該SiC縱型MOSFET的動(dòng)作基本上與一般的Si縱型MOSFET是同樣的。即，在導(dǎo)通狀態(tài)下，當(dāng)在柵極7上施加閾值電壓以上的柵極電壓時(shí)，在p型層32的表面上感應(yīng)電子，形成溝道區(qū)域11。由此，n型源極層5和n型漂移層2，由通過溝道區(qū)域11、n型基極區(qū)域4以及n型層33、部分欠缺部24的電子的通電路相連，電流從漏極10流向源極9。在該結(jié)構(gòu)中，溝道區(qū)域11形成在5×1015cm-3的低濃度的p型淀積膜內(nèi)，并且在和高濃度的p型層31之間，隔著淀積成1.0μm的厚度的n型層33以及淀積成0.5μm的厚度的p型層32，形成在從p型層31離開1μ以上的表面層上。因此，即便該p型層31是通過高濃度的離子注入的方式形成，從而含有較多的結(jié)晶缺陷的層，較厚地淀積在其上的部分的膜的結(jié)晶品質(zhì)也足夠高，能夠得到數(shù)10cm2/Vs的較高的溝道遷移率，并能夠降低通態(tài)電阻。
另外，在截止?fàn)顟B(tài)下，雖然源·漏電極間的施加電壓被高濃度的p型層31和n型漂移層2之間所構(gòu)成的PN結(jié)阻斷，但直到p型層31的部分欠缺部24被從兩側(cè)的該P(yáng)N結(jié)延伸的耗盡層完全地夾斷為止，用由n型基極區(qū)域4、p型層32、n型源極層5、柵極氧化膜6以及柵極7構(gòu)成的橫向的MOSFET阻斷電壓。由于p型層31的部分欠缺部24的寬度為2μm，n型漂移層2的摻雜質(zhì)濃度為5×1015cm-3，因此夾斷電壓為30～50V，橫向的MOSFET部分可以耐得住該較低的電壓。即便在部分欠缺部24上的夾斷結(jié)束之后，在施加了更高的電壓時(shí)，橫向的MOSFET的柵極氧化膜因漏泄電場而引起絕緣破壞的以往的問題，通過利用存在于部分欠缺部24和n型基極區(qū)域4之間的n型層33緩和電場的方式可以消除，在本實(shí)施方式中，可以得到1500V的阻斷電壓。再者，該n型層33的雜質(zhì)濃度和厚度，不限于本實(shí)施方式的值，根據(jù)設(shè)計(jì)的SiC縱型MOSFET的阻斷電壓可以隨便調(diào)整。
圖2a的(a)至(f)以及圖2b的(g)至(k)，是展示本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的制造工序的圖。分別展示了單位單元的剖面圖。首先，在高濃度n型襯底1上將摻雜了5×1015cm-3的氮的低濃度n型漂移層2淀積到15μm的厚度(a)。接著，為了形成高濃度p型層31，進(jìn)行使用了掩模15的p型雜質(zhì)離子注入3a(b)。掩模15，通過將利用減壓CVD法淀積在表面上的厚度1μm的SiO2膜進(jìn)行光刻的方式圖案加工而形成。p型雜質(zhì)離子注入3a是將襯底溫度設(shè)為500℃、加速能量設(shè)為40keV～250keV、注入量設(shè)為2×1018cm-3后注入鋁離子。在除去掩模之后，在表面上將摻雜了1×1016cm-3的磷的低濃度n型層33淀積到1.0μm的厚度，接著將摻雜了5×1015cm-3的鋁的低濃度p型層32淀積到0.5μm的厚度(c)。之后，為了形成n型源極區(qū)域5，進(jìn)行使用了掩模13的n型雜質(zhì)離子注入4a(d)。n型雜質(zhì)離子注入4a是將襯底溫度設(shè)為500℃、加速能量設(shè)為40keV～250keV、注入量設(shè)為2×1020cm-3后注入磷離子。在除去掩模13之后，為了形成n型基極區(qū)域4，進(jìn)行使用了掩模14的n型雜質(zhì)離子注入5a(e)。n型雜質(zhì)離子注入5a是在室溫下，將加速能量設(shè)為40keV～250keV、注入量設(shè)為1×1016cm-3后注入氮離子。在除去掩模14之后，在氬環(huán)境中用1500℃進(jìn)行30分鐘的激活退火(f)。由此，形成p型層32、n+基極層4以及n型源極層5。接著，在用干選擇蝕刻形成從n型源極層5到p型層31的槽50之后(g)，進(jìn)行使用了掩模16的p型雜質(zhì)離子注入。p型雜質(zhì)離子注入6a是將襯底溫度設(shè)為500℃、加速能量設(shè)為40keV～250keV、注入量設(shè)為2×1018cm-3后注入鋁離子。由此，將摻雜了鋁的p+層34形成為1×1019cm-3左右的高濃度(h)。接著，進(jìn)行1200℃、140分鐘的熱氧化，從而形成厚度40nm的柵極絕緣膜6，并將通過減壓CVD法淀積在其上的0.3μm的多晶硅利用光刻法進(jìn)行圖案加工而形成柵極7(i)。進(jìn)而，通過減壓CVD法在表面上淀積0.5μm的層間絕緣膜8，并在該層間絕緣膜8上開設(shè)窗口(i)，形成n型源極層5和高濃度的p+層34所共用的源極9，從而完成器件。
圖3是本發(fā)明第2實(shí)施方式的SiC縱型MOSFET的單位單元的剖面圖。在該結(jié)構(gòu)中，在摻雜了5×1018cm-3的氮的厚度約300μm的襯底1上，淀積有摻雜了5×1015cm-3的氮的厚度15μm的n型漂移層2。在其表面上淀積摻雜了2×1018cm-3的鋁的厚度0.5μm的p型層31，并在該p型層31上設(shè)置寬度約2.0μm的部分欠缺部24。在該p型層31的表面以及該部分欠缺部24的n型漂移層2的表面上，淀積摻雜了1×1016cm-3的氮的厚度1.0μm的n型層33，進(jìn)而在其表面上淀積有摻雜了5×1015cm-3的鋁的厚度0.5μm的p型層32。在p型層32的表面部分上有選擇地形成有摻雜了約1×1020cm-3的磷的n型源極層5。另外，在所述部分欠缺部24在厚度方向上的投影位置附近的p型層32的部分，通過離子注入，將摻雜了1×1016cm-3以上的氮的深度約0.7μm的n型基極區(qū)域4形成到貫通p型層32后到達(dá)n型層33的深度為止。在該n型基極區(qū)域4和所述n型源極層5的中間部分的p型層32的表面層上形成溝道區(qū)域11。在溝道區(qū)域11上、n型基極區(qū)域4以及n型源極層5的表面上的一部分上，隔著柵極絕緣膜6設(shè)置有柵極7，在柵極7上隔著層間絕緣膜8形成與n型源極層5的表面低電阻連接的源極9。另外，該源極9與所述n型層之間構(gòu)成PN結(jié)，并且與跨越所述p型層和所述p型層而形成的、以1×1019cm-3左右的高濃度摻雜了鋁的p+層34的表面也進(jìn)行低電阻連接。在高濃度n型襯底1的背面上，以低電阻連接的方式形成有漏極10。再者，也有消除形成在n型基極區(qū)域4的表面上的柵極氧化膜6以及柵極7的情況。
該SiC縱型MOSFET和圖1的實(shí)施方式1的不同點(diǎn)在于，p型層31不是通過離子注入形成在n型漂移層2之中的，而是作為淀積膜形成在n型漂移層2的表面上、并通過用蝕刻除去該p型層31的一部分的方式設(shè)置了部分欠缺部24。由于p型層31不是通過離子注入、而是通過外延生長等的淀積膜形成的，因此淀積在其上的n型層33和p型層32的結(jié)晶膜的品質(zhì)不會(huì)被嚴(yán)重地?fù)p壞，因此與實(shí)施方式2相比，具有容易得到較高的電子遷移率的優(yōu)點(diǎn)。
圖4是本發(fā)明第3實(shí)施方式的SiC縱型MOSFET的剖面圖。圖中與所述圖1相同標(biāo)號的部位指的是相同的部分，如果除去追加了n型基極區(qū)域4的兩側(cè)的高濃度的n型層41這一點(diǎn)，基本結(jié)構(gòu)與實(shí)施方式1的圖1是相同的。該高濃度的n型層41，與n型源極層5同時(shí)形成，從而雜質(zhì)濃度和離表面的深度等相同，并且是與所述部分欠缺部24大致相等的長度。通過具備這一層，可以使單位單元中的2個(gè)溝道區(qū)域11的長度相等，并且，可以使它們的相對的位置成為規(guī)定的關(guān)系，因此在單元的微細(xì)化和防止電流集中上比較有效。該作用效果通過以下說明的制作方法可以更好地理解。
圖5的(d)至(f)是展示本發(fā)明第3實(shí)施方式的SiC縱型MOSFET的制造工序的一部分的圖。是在用圖2a的(a)至(f)以及圖2b的(g)至(k)展示的本發(fā)明第1實(shí)施方式的SiC縱型MOSFET的制造工序之中，代替圖2a的(d)至(f)的工序而設(shè)置本圖的(d)至(f)的工序的圖，其他的工序是相同的。即，在工序(d)中，在用于通過n型雜質(zhì)離子注入4a形成n型源極區(qū)域5的掩模13上，在所述p型層31的部分欠缺部24的垂直投影位置附近，開設(shè)與該部分欠缺部24大致相等的寬度的窗口40，然后進(jìn)行離子注入(d)。n型雜質(zhì)離子注入4a在襯底溫度500℃、加速能量40keV～250keV、注入量2×1020cm-3的條件下注入磷離子。在除去掩模13之后，為了形成n型基極區(qū)域4，進(jìn)行使用了掩模14的n型雜質(zhì)離子注入5a(e)。n型雜質(zhì)離子注入5a是在室溫下，將加速能量設(shè)為40keV～250keV、注入量設(shè)為1×1016cm-3后注入氮離子。在除去掩模14之后，在氬環(huán)境中用1500℃進(jìn)行30分鐘的激活退火(f)。如圖(f)所示，在將低濃度p型淀積膜32的一部分翻轉(zhuǎn)(注入返型)成n型而形成的n型基極區(qū)域4的兩側(cè)，以稍微伸出的形狀形成高濃度的n型層41。由于利用相同的離子注入形成，因此雜質(zhì)濃度和離表面的深度等與n型源極層5相同。雖然省略了圖的說明，但在以后的制作工序(相當(dāng)于圖2b的(g)至(k)的工序)中，都具有該n型層41。
由于所述n型層41和n型源極層5使用相同的光掩模，并用同時(shí)進(jìn)行的離子注入形成，因此可以使形成在兩層之間的單位單元中的2個(gè)溝道區(qū)域11的長度(相當(dāng)于所謂的柵極長)相等，并且，可使它們的相對的位置關(guān)系與預(yù)先設(shè)計(jì)的一樣。因而，可以改善導(dǎo)通時(shí)流動(dòng)的電流的均一性，同時(shí)通過一種自對準(zhǔn)作用的效果，可以將單元微細(xì)化，因此可以降低縱型MOSFET的通態(tài)電阻。
圖6是本發(fā)明第4實(shí)施方式的SiC縱型MOSFET的剖面圖。圖中與所述圖1相同標(biāo)號的部分指的是同一個(gè)部分。單元的基本的結(jié)構(gòu)與圖1的實(shí)施方式1是相同的。與實(shí)施方式1的不同點(diǎn)在于，代替與圖1的n型層33之間構(gòu)成PN結(jié)、并且跨越p型層32和p型層31形成的、以1×1019cm-3左右的高濃度摻雜了鋁的p+層34，在n型層33和源極9之間設(shè)有絕緣膜51。由此，防止了n型層和源極的短路，并消除了電壓阻斷狀態(tài)下的電流的漏泄溝道。該結(jié)構(gòu)也可以應(yīng)用于所述實(shí)施方式2和實(shí)施方式3的單元結(jié)構(gòu)。
在本發(fā)明的實(shí)施方式1至實(shí)施方式4展示的縱型MOSFET的單位單元的結(jié)構(gòu)中，雖然源極9在與柵極7之間隔著層間絕緣膜8跨越單元表面的結(jié)構(gòu)，但本發(fā)明不限于此，源極只要是分別與源極層5、p型層32以及p型層31的表面露出部分低電阻接觸即可。另外，在所有的實(shí)施方式中，雖然展示了柵極氧化膜6和柵極7覆蓋通過離子注入從p型注入返型成n型而形成的n型基極區(qū)域4的整個(gè)表面的結(jié)構(gòu)，但即便是將該部分的柵極氧化膜和柵極的一部分或全部除去的結(jié)構(gòu)，或者是柵極氧化膜的厚度比溝道區(qū)域11的表面部分厚的結(jié)構(gòu)，也無損于本發(fā)明的作用效果。再進(jìn)而，本發(fā)明也可以應(yīng)用于在成為該溝道區(qū)域11的p型層32的表面上薄薄地離子注入n型雜質(zhì)來提高溝道導(dǎo)電的、所謂的嵌入式溝道結(jié)構(gòu)的MOSFET。
在所述本發(fā)明的實(shí)施方式所展示的SiC縱型MOSFET中，雖然對于SiC結(jié)晶襯底1的晶面的方位沒有進(jìn)行規(guī)定，但可以采用通常廣泛采用的{0001}面(被稱為硅面)襯底、{1120}面襯底、或者{0001}面(被稱為碳面)襯底、以及具有與在這些面上帶有些微的傾角的面平行的表面的襯底的任意一種，但是如果采用{0001}面(碳面)襯底以及與該面上帶有些微的傾角的面平行的表面襯底，具有電壓阻斷結(jié)附近的破壞電場強(qiáng)度較高，并且溝道區(qū)域內(nèi)的電子遷移率較高的性質(zhì)，在得到高電壓、低通態(tài)電阻的縱型MOSFET的方面更優(yōu)秀。
以上，根據(jù)圖示例進(jìn)行了說明，但該發(fā)明不限于所述的例子，也包括在權(quán)利要求的范圍所記載的范圍內(nèi)本領(lǐng)域技術(shù)人員可以很容易地更改的其他的構(gòu)成。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于在第1導(dǎo)電型碳化硅襯底(1)上形成有由第1導(dǎo)電型碳化硅構(gòu)成的第1淀積膜(2)；在其上形成有由第1導(dǎo)電型碳化硅構(gòu)成的第2淀積膜(33)；進(jìn)而，在其上形成有由第2導(dǎo)電型碳化硅構(gòu)成的第3淀積膜(32)，在該第3淀積膜內(nèi)有選擇地形成有第1導(dǎo)電型的基極區(qū)域(4)和第2導(dǎo)電型的柵極區(qū)域(11)；至少在該第2導(dǎo)電型的柵極區(qū)域的表面上隔著柵極絕緣膜(6)設(shè)有柵極(7)；在所述第2導(dǎo)電型的柵極區(qū)域(11)內(nèi)有選擇地形成有第1導(dǎo)電型的高濃度源極區(qū)域(5)；漏極(10)與所述第1導(dǎo)電型碳化硅襯底(1)的表面低電阻連接；在所述第1淀積膜(2)和所述第2淀積膜(33)之間設(shè)有第2導(dǎo)電型的高濃度柵極層(31)；源極(9)與所述高濃度源極區(qū)域(5)和所述高濃度柵極層(31)的表面低電阻連接；該第2導(dǎo)電型的高濃度柵極層具有部分欠缺部(24)，所述第2淀積膜(33)與所述第1淀積膜(2)在該部分欠缺部(24)直接相接，進(jìn)而在該部分欠缺部(24)的投影區(qū)域，所述第3淀積膜(32)內(nèi)的所述第1導(dǎo)電型的基極區(qū)域(4)與所述第2淀積膜(33)直接相接。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，有選擇地形成在所述第3淀積膜(32)內(nèi)的所述第2導(dǎo)電型的柵極區(qū)域(11)的與所述柵極絕緣膜(6)相接的部分的第2導(dǎo)電型雜質(zhì)濃度為2×10cm以下。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，將所述第2導(dǎo)電型層的高濃度的柵極層(31)形成在所述第1淀積膜(2)內(nèi)。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第2導(dǎo)電型層的高濃度柵極層(31)為由形成在第1淀積膜(2)上的高濃度的第2導(dǎo)電型碳化硅構(gòu)成的第4淀積膜。
5.一種半導(dǎo)體器件的制造方法，用于制造權(quán)利要求1所述的半導(dǎo)體器件，其特征在于具有在所述第1淀積膜(2)上部分地形成所述第2導(dǎo)電型的高濃度柵極層(31)的工序，在該第2導(dǎo)電型的高濃度柵極層(31)上、以及在所述部分欠缺部(24)露出的所述第1淀積膜(2)上形成第1導(dǎo)電型的所述第2淀積膜(33)的工序，進(jìn)而在其上形成所述第2導(dǎo)電型的第3淀積膜(32)的工序，以及，進(jìn)行從該第3淀積膜(32)的所述部分欠缺部的投影區(qū)域的表面到達(dá)所述第2淀積膜(33)的有選擇的第1導(dǎo)電型雜質(zhì)離子注入、以形成所述第1導(dǎo)電型的基極區(qū)域(4)的工序。
6.如權(quán)利要求5所述的制造方法，其特征在于具有通過高濃度的第2導(dǎo)電型雜質(zhì)離子注入在所述第1淀積膜(2)表面上有選擇地形成所述第2導(dǎo)電型的高濃度柵極層(31)，并在其上形成第2淀積膜(33)的工序，進(jìn)而在其上形成所述第2導(dǎo)電型的第3淀積膜(32)的工序，和為了在該第3淀積膜內(nèi)形成所述第1導(dǎo)電型的基極區(qū)域(4)而有選擇地進(jìn)行第1導(dǎo)電型雜質(zhì)離子注入的工序。
7.如權(quán)利要求5所述的制造方法，其特征在于具有在所述第1淀積膜(2)上形成所述第4淀積膜(31)的工序，形成從該第4淀積膜表面到達(dá)所述第1淀積膜(2)的溝槽的工序，在所述第4淀積膜(31)以及所述溝槽膜之上形成第2淀積膜(33)的工序，進(jìn)而在其上形成所述第2導(dǎo)電型的第3淀積膜(32)的工序，和為了在該第3淀積膜內(nèi)形成所述第1導(dǎo)電型的基極區(qū)域(4)而有選擇地進(jìn)行第1導(dǎo)電型雜質(zhì)離子注入的工序。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第3淀積膜(32)內(nèi)的所述部分欠缺部(24)的投影區(qū)域中，在所述第1導(dǎo)電型的基極區(qū)域(4)及其周邊部分上，具備與所述第1導(dǎo)電型的高濃度源極區(qū)域(5)的雜質(zhì)濃度相同、深度相同，且通過同時(shí)進(jìn)行的離子注入而有選擇地形成的第1導(dǎo)電型的高濃度層(41)。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第2淀積膜(33)和所述源極(9)之間設(shè)有通過高濃度的第2導(dǎo)電型的離子注入形成的區(qū)域(34)，并在其表面上與所述源極(9)低電阻接觸。
10.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第2淀積膜(33)和所述源極(9)之間設(shè)有絕緣膜(51)。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第1導(dǎo)電型碳化硅襯底(1)的表面的結(jié)晶學(xué)的晶面指標(biāo)是相對于{0001}(碳面)大致平行的面。
全文摘要
在低濃度p型淀積膜內(nèi)具備溝道區(qū)域和通過離子注入返型成n型的基極區(qū)域的SiC縱型MOSFET，在截止時(shí)會(huì)引起柵極氧化膜的絕緣破壞，從而妨礙了高耐壓化。本發(fā)明通過以下的方式來解決。即，在低濃度p型淀積膜和高濃度柵極層之間設(shè)置低濃度n型淀積膜，并且，在低濃度p型淀積膜內(nèi)有選擇地形成通過離子注入返型成n型的基極區(qū)域，由此增大高濃度柵極層和溝道區(qū)域以及柵極氧化膜之間的淀積膜的厚度。
文檔編號H01L29/12GK101065847SQ20058003695
公開日2007年10月31日 申請日期2005年9月30日 優(yōu)先權(quán)日2004年11月18日
發(fā)明者八尾勉, 原田信介, 崗本光央, 福田憲司 申請人:獨(dú)立行政法人產(chǎn)業(yè)技術(shù)綜合研究所