專(zhuān)利名稱(chēng)：絕緣柵極半導(dǎo)體器件及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有溝槽柵極結(jié)構(gòu)的絕緣柵極型半導(dǎo)體器件。具體而言，本發(fā)明涉及在溝槽下方具有浮置區(qū)域并且能夠通過(guò)減小施加到半導(dǎo)體層的電場(chǎng)而穩(wěn)定地獲得高擊穿電壓的絕緣柵極型半導(dǎo)體器件。
背景技術(shù)：
傳統(tǒng)地，具有溝槽柵極結(jié)構(gòu)的溝槽柵極型半導(dǎo)體器件已經(jīng)被提出作為用于功率器件的絕緣柵極型半導(dǎo)體器件。在此溝槽柵極型半導(dǎo)體器件中，通常高擊穿電壓和低接通阻抗是處于一種折中平衡的關(guān)系。
本申請(qǐng)人已經(jīng)提出了絕緣柵極型半導(dǎo)體器件900(如圖14中所示)作為解決該問(wèn)題的溝槽柵極型半導(dǎo)體器件(日本公開(kāi)未審查專(zhuān)利申請(qǐng)No.2003-349806)。絕緣柵極型半導(dǎo)體器件900設(shè)置有N+源極區(qū)域31、N+漏極區(qū)域11、P-體區(qū)域41和N-漂移區(qū)域12。另外，通過(guò)對(duì)半導(dǎo)體襯底的部分上表面開(kāi)溝槽形成穿過(guò)N+源極區(qū)域31和P-體區(qū)域41的柵極溝槽21。此外，沉積絕緣層23通過(guò)絕緣體的沉積形成于柵極溝槽21的底部。另外，柵電極22形成在沉積絕緣層23上。并且，柵電極22經(jīng)由形成在柵極溝槽21壁表面上的柵極絕緣膜24而面向N+源極區(qū)域31和P-體區(qū)域41。此外，P浮置區(qū)域51形成于N-漂移區(qū)域12中。并且，柵極溝槽21的下端位于P浮置區(qū)域51中。
絕緣柵極型半導(dǎo)體器件900在N-漂移區(qū)域12中設(shè)置有P浮置區(qū)域51，并且與沒(méi)有該浮置區(qū)域的絕緣柵極型半導(dǎo)體器件相比具有以下特性。即，當(dāng)切斷柵極電壓時(shí)，耗盡層通過(guò)漏極和源極之間(下文稱(chēng)為“D-S之間”)的電壓由N-漂移區(qū)域12中與P-體區(qū)域41的PN節(jié)點(diǎn)形成。并且在PN節(jié)點(diǎn)附近發(fā)生電場(chǎng)強(qiáng)度的峰值。當(dāng)耗盡層的尖端達(dá)到P浮置區(qū)域51時(shí)，P浮置區(qū)域處于穿通狀態(tài)，使其電勢(shì)固定。此外，當(dāng)D-S之間施加電壓較高時(shí)，耗盡層由P浮置區(qū)域51的下端部形成。并且，除了與P-體區(qū)域41的PN節(jié)點(diǎn)外，在P浮置區(qū)域51的下端部附近也產(chǎn)生電場(chǎng)強(qiáng)度的峰值。即，電場(chǎng)峰值可能形成于兩個(gè)點(diǎn)，從而降低最大峰值，以獲得高的擊穿電壓。另外，因?yàn)榇_保了高擊穿電壓，所以提高N-漂移區(qū)域12的雜質(zhì)濃度，以獲得接通阻抗的降低。
另外，絕緣柵極型半導(dǎo)體器件900在其接線區(qū)域設(shè)置有接線溝槽62和P浮置區(qū)域53，該接線溝槽62構(gòu)造成穿過(guò)P-體區(qū)域41，P浮置區(qū)域53通過(guò)注入雜質(zhì)穿過(guò)接線溝槽62的底部形成，如圖15中所示。因此，可以簡(jiǎn)化其生產(chǎn)工藝，并且可以使接線區(qū)域緊湊。
具體而言，因?yàn)樵诮^緣柵極型半導(dǎo)體器件900中，接線區(qū)域的結(jié)構(gòu)與單元區(qū)域(cell area)結(jié)構(gòu)基本相同，所以可以在兩個(gè)區(qū)域中共同使用許多工藝。即，因?yàn)榭梢酝瑫r(shí)在兩個(gè)區(qū)域中執(zhí)行處理，所以可以簡(jiǎn)化生產(chǎn)工藝。
另外，與現(xiàn)有技術(shù)中一樣，如果采用通過(guò)保護(hù)環(huán)來(lái)保持接線區(qū)域的擊穿電壓的方式，就必須在N-漂移區(qū)域12中確保與朝接線區(qū)域擴(kuò)展的耗盡層相當(dāng)或更大的區(qū)域作為保護(hù)環(huán)層的區(qū)域。因此，保護(hù)環(huán)層的區(qū)域妨礙半導(dǎo)體器件的整體緊湊性。另一方面，在絕緣柵極半導(dǎo)體器件900中，在N-漂移區(qū)域12中擴(kuò)展的耗盡層沿板表面方向(即，沿圖15中N-側(cè)向)的擴(kuò)展被接線溝槽62所中斷，并且接線區(qū)域中P-浮置區(qū)域53造成的擊穿電壓下降同單元區(qū)域中一樣被阻止。即，在不擴(kuò)展接線區(qū)域的情況下可以獲得高擊穿電壓。
除此之外，存在例如專(zhuān)利文獻(xiàn)1公開(kāi)的半導(dǎo)體器件，作為漂移區(qū)域中具有浮置區(qū)域的半導(dǎo)體器件，該半導(dǎo)體器件中接線區(qū)域的擴(kuò)展得到了抑制。
日本公開(kāi)未審查專(zhuān)利申請(qǐng)No.2001-15744。
但是，在上述的絕緣柵極型半導(dǎo)體器件900中存在下列問(wèn)題。即，雖然單元區(qū)域中的擊穿電壓結(jié)構(gòu)和接線區(qū)域的擊穿電壓結(jié)構(gòu)大致具有相同的結(jié)構(gòu)，但是，取決于柵電極是否被內(nèi)部包含在溝槽中，它們可能彼此不同。因此，在沿溝槽擴(kuò)展的耗盡層的擴(kuò)展中產(chǎn)生差別。因此，可能存在這樣的情況，即接線區(qū)域的擊穿電壓不同于單元區(qū)域中的設(shè)計(jì)擊穿電壓。結(jié)果，可能存在擊穿電壓降低的情況。例如，在沒(méi)有內(nèi)部包含柵電極的接線溝槽62的附近，與柵極溝槽21附近相比，耗盡層難以擴(kuò)展。因此，擔(dān)心由與P-體區(qū)域41的PN節(jié)點(diǎn)形成的耗盡層并未連接到由P浮置區(qū)域53形成的耗盡層。另外，相似地，擔(dān)心由P浮置區(qū)域51形成的耗盡層并未連接到由P浮置區(qū)域53形成的耗盡層。
另外，關(guān)于專(zhuān)利文獻(xiàn)1中公開(kāi)的半導(dǎo)體器件，單元區(qū)域中的擊穿電壓結(jié)構(gòu)與接線區(qū)域中的擊穿電壓結(jié)構(gòu)不同。即，耗盡層在擴(kuò)展方面彼此不相同，其中可能存在不能獲得預(yù)定擊穿電壓的情況。
提出本發(fā)明，以解決上述現(xiàn)有技術(shù)半導(dǎo)體器件中存在的問(wèn)題。即，本發(fā)明的一個(gè)目的在于提供一種具有高擊穿電壓并且可以確保緊湊性的絕緣柵極型半導(dǎo)體器件以及生產(chǎn)該絕緣柵極型半導(dǎo)體器件的方法。

發(fā)明內(nèi)容
為了達(dá)到本發(fā)明的目的，提供了一種絕緣柵極型半導(dǎo)體器件，包括體區(qū)域，位于半導(dǎo)體襯底內(nèi)的上表面上并且是第一導(dǎo)電型半導(dǎo)體；以及漂移區(qū)域，與所述體區(qū)域的下方接觸并且是第二導(dǎo)電型半導(dǎo)體；所述絕緣柵極型半導(dǎo)體器件包括第一溝槽部分組，沿所述半導(dǎo)體襯底的厚度方向穿過(guò)所述體區(qū)域，所述第一溝槽部分組位于單元區(qū)域中并且內(nèi)部包含柵電極；第一浮置區(qū)域，由所述漂移區(qū)域所包圍，并且圍繞所述第一溝槽部分組中的至少一個(gè)溝槽部分的底部，所述第一浮置區(qū)域?yàn)樗龅谝粚?dǎo)電型半導(dǎo)體；第二溝槽部分組，沿所述半導(dǎo)體襯底的所述厚度方向穿過(guò)所述體區(qū)域，所述第二溝槽部分組位于圍繞所述單元區(qū)域的接線區(qū)域中，并且形成為環(huán)形使得從上方觀察時(shí)圍繞所述單元區(qū)域；以及第二浮置區(qū)域，由所述漂移區(qū)域所包圍，并且圍繞所述第二溝槽部分組中的至少一個(gè)溝槽部分的底部；所述第二浮置區(qū)域?yàn)樗龅谝粚?dǎo)電型半導(dǎo)體；其中柵電極被內(nèi)部包含在所述第二溝槽部分組中的至少位于最內(nèi)部溝槽部分中。
即，在根據(jù)本發(fā)明的絕緣柵極型半導(dǎo)體器件中，通過(guò)內(nèi)部包含柵電極的所述第一溝槽部分組和位于所述第一溝槽部分組中的所述各個(gè)溝槽部分下方的所述第一浮置區(qū)域，所述單元區(qū)域的擊穿電壓的降低被阻止。此外，通過(guò)圍繞所述單元區(qū)域的所述第二浮置區(qū)域和位于所述第二溝槽部分組中的所述各個(gè)溝槽部分下方的所述第二浮置區(qū)域，所述接線區(qū)域中的擊穿電壓的降低被阻止。更進(jìn)一步，同組成所述第一溝槽部分組的所述各個(gè)溝槽部分中一樣，柵電極設(shè)置于至少所述第二溝槽部分中的所述最內(nèi)部溝槽部分(位于最內(nèi)部的)中。
因?yàn)樵谒龅诙喜鄄糠纸M中的至少所述最內(nèi)部溝槽部分(位于最內(nèi)部)設(shè)置有柵電極，所述單元區(qū)域和所述接線區(qū)域之間的邊緣相部分具有同所述單元區(qū)域中的一樣的擊穿電壓結(jié)構(gòu)。因此，邊緣相部分中位于所述單元區(qū)域側(cè)和所述接線區(qū)域側(cè)的耗盡層的擴(kuò)展沒(méi)有產(chǎn)生差別。因此，可以穩(wěn)定地獲得漂移區(qū)域中的耗盡，并且可以穩(wěn)定地獲得半導(dǎo)體器件的高擊穿電壓。
此外，在所述接線區(qū)域中，所述耗盡層朝向所述接線區(qū)域的擴(kuò)展被所述第二溝槽部分組中的各個(gè)溝槽部分中斷，由此所述耗盡層的尖端的形狀變平，并且減輕了電場(chǎng)的集中。并且，可以進(jìn)一步通過(guò)固定于所述各個(gè)溝槽部分下方的所述第二浮置區(qū)域減輕電場(chǎng)強(qiáng)度中的峰值。即，可以在不使得所述接線區(qū)域的尺寸變大的情況下獲得高擊穿電壓?？梢匀菀椎孬@得所述半導(dǎo)體器件的整體的緊湊性。
另外，在根據(jù)本發(fā)明的半導(dǎo)體器件中，進(jìn)一步優(yōu)選的，所述第二溝槽部分組中，至少使位置特別靠外的最外部溝槽部分包括沒(méi)有柵極結(jié)構(gòu)。這里，“沒(méi)有柵極結(jié)構(gòu)”是指不包括任何用作柵極的區(qū)域的結(jié)構(gòu)。具體而言，例如，雖然該結(jié)構(gòu)可以是溝槽內(nèi)部填充有絕緣層的結(jié)構(gòu)，但也可以是下述結(jié)構(gòu)雖然像組成所述第一溝槽部分組的溝槽部分中一樣內(nèi)部包含多晶硅區(qū)域，但該區(qū)域并不電連接到柵電極。
另外，在根據(jù)本發(fā)明的絕緣柵極型半導(dǎo)體器件中，優(yōu)選的，僅在所述第二溝槽部分組中位置特別靠?jī)?nèi)部的最內(nèi)部溝槽部分中設(shè)置有柵電極。即，如果柵電極設(shè)置于所述第二溝槽部分組中除了位于最內(nèi)部的所述最內(nèi)部溝槽部分之外的溝槽部分中，就必須將端區(qū)域延伸到更靠外部的區(qū)域，以提高所述柵電極附近的擊穿電壓。因此，其妨礙半導(dǎo)體器件的整體緊湊性。因此，從使半導(dǎo)體器件緊湊的角度來(lái)講，優(yōu)選地，所述第二溝槽部分組中，內(nèi)部包含了柵電極的溝槽部分僅僅是位于最內(nèi)部的所述最內(nèi)部溝槽部分。
更優(yōu)選的，根據(jù)本發(fā)明的所述絕緣柵極型半導(dǎo)體器件的所述第二溝槽部分組中各個(gè)溝槽部分間距比所述第一溝槽部分組中的各個(gè)溝槽部分間距更窄。即，因?yàn)樵O(shè)置所述第二溝槽部分組的所述接線區(qū)域是非活性區(qū)域，所有沒(méi)有漂移電流流動(dòng)。因此，即使所述第二浮置區(qū)域之間的間隔變窄，亦沒(méi)有接通阻抗變大的情況。因此，通過(guò)縮窄所述第二溝槽部分組中的所述各個(gè)溝槽部分的間距(即，縮窄所述第二浮置區(qū)域之間的間隔)，所述耗盡層變得更容易連接，從而可以獲得更高的接線區(qū)域擊穿電壓。
另外，在根據(jù)本發(fā)明的絕緣柵極型半導(dǎo)體器件中，優(yōu)選的，所述第二溝槽部分組中位于內(nèi)部的溝槽部分比彼此相鄰的溝槽部分更深。即，通過(guò)使得所述第二溝槽部分組中的各個(gè)溝槽部分的深度從內(nèi)向外逐漸變得更淺，可以減小所述耗盡層的尖端部分的曲率。因此，可以獲得更高的接線區(qū)域擊穿電壓。
此外，在根據(jù)本發(fā)明的絕緣柵極型半導(dǎo)體器件中，優(yōu)選的，所述第二溝槽部分組的各個(gè)溝槽部分比所述第一溝槽部分組的各個(gè)溝槽部分更深。即，因?yàn)樗鼋泳€區(qū)域?yàn)榉腔钚詤^(qū)域，所以沒(méi)有擊穿電流流動(dòng)。因此，如果所述接線區(qū)域中發(fā)生絕緣損壞，恐怕器件被擊穿。因此，所述第二溝槽部分組中的所述各個(gè)溝槽部分的深度比所述第一溝槽部分組中的各個(gè)溝槽部分的深度更深。即，通過(guò)使得所述第二浮置區(qū)域的位置比所述第一浮置區(qū)域的位置更深，所述接線區(qū)域中耗盡擴(kuò)展的厚度比所述單元區(qū)域的厚度更厚，由此使所述接線區(qū)域比所述單元區(qū)域中的擊穿電壓更高，并且可以防止所述接線區(qū)域中的絕緣擊穿。
另外，在上述的絕緣柵極型半導(dǎo)體器件中，優(yōu)選的，所述第二溝槽部分組的各個(gè)溝槽部分的寬度比所述第一溝槽部分組的各個(gè)溝槽部分的寬度更寬。即，因?yàn)樗鰷喜鄄糠值膶挾缺舜瞬煌?，所以即使在相同條件下執(zhí)行蝕刻，以可以通過(guò)微負(fù)荷效應(yīng)，在槽寬更寬的溝槽中將蝕刻執(zhí)行到更深的槽位置。此外，因?yàn)椴蹖捿^寬，所以形成于所述各個(gè)溝槽部分下方的所述浮置區(qū)域的尺寸變大。因此，僅通過(guò)當(dāng)執(zhí)行圖案化時(shí)使得溝槽的槽更寬，就可以使得所述第二浮置區(qū)域的位置更深。
另外，在根據(jù)本發(fā)明的絕緣柵極型半導(dǎo)體器件中，更優(yōu)選的，所述體區(qū)域沿板表面方向的端部位于所述第二溝槽部分組中的所述位于最外部溝槽部分的內(nèi)側(cè)。即，通過(guò)所述體區(qū)域沿所述板表面方向的端部位于所述最外部溝槽部分的內(nèi)側(cè)，耗盡層沿所述板表面方向從與所述體區(qū)域的邊緣相的擴(kuò)展被所述第二溝槽部分組中的所述溝槽部分的壁表面所中斷。因此，可以減小所述接線區(qū)域的尺寸，并且可以獲得所述半導(dǎo)體器件的整體緊湊性。
此外，根據(jù)本發(fā)明的另一方面，提供了一種生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法，其中所述絕緣柵極型半導(dǎo)體器件包括體區(qū)域，位于半導(dǎo)體襯底內(nèi)的上表面上并且是第一導(dǎo)電型半導(dǎo)體；以及漂移區(qū)域，與所述體區(qū)域的下方接觸并且是第二導(dǎo)電型半導(dǎo)體；所述方法包括以下步驟形成掩模圖案，以形成單元區(qū)域中的第一溝槽部分組和形成第二溝槽部分組，所述第二溝槽部分組位于圍繞所述單元區(qū)域的接線區(qū)域中并且圍繞所述第一溝槽部分組；形成溝槽部分，以通過(guò)蝕刻構(gòu)成各個(gè)溝槽部分，所述蝕刻以在所述形成掩模圖案步驟中形成的所述掩模圖案為基礎(chǔ)；注入雜質(zhì)，通過(guò)從所述形成溝槽部分步驟中形成的所述各個(gè)溝槽部分的底部注入雜質(zhì)，以形成浮置區(qū)域，所述浮置區(qū)域?yàn)榈谝粚?dǎo)電型半導(dǎo)體；形成沉積絕緣層，通過(guò)在所述形成溝槽部分步驟中形成的所述各個(gè)溝槽部分中沉積絕緣物質(zhì)來(lái)進(jìn)行；回蝕，以形成蝕刻保護(hù)層并移除所述形成沉積絕緣層步驟中形成的所述沉積絕緣層的一部分，其中所述第二溝槽部分組中的至少位于最內(nèi)部溝槽部分的上部在所述蝕刻保護(hù)層中開(kāi)口；以及在所述回蝕步驟中所述各個(gè)溝槽部分中產(chǎn)生的空間中形成柵電極。
即，根據(jù)本發(fā)明的用于生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法，位于所述單元區(qū)域中的所述第一溝槽部分組和位于所述接線區(qū)域中的所述第二溝槽部分組同時(shí)在形成所述溝槽部分的步驟中形成。此外，內(nèi)部包含在所述第一溝槽部分組的所述溝槽部分中的所述柵電極和內(nèi)部包含在所述第二溝槽部分組的所述溝槽部分中的所述柵電極同時(shí)在形成柵電極的步驟中形成。即，除了形成所述溝槽部分和所述浮置區(qū)域的步驟之外，在所述單元區(qū)域和所述接線區(qū)域中還共同使用了形成柵電極的步驟。因此，即使所述柵電極設(shè)置在所述接線區(qū)域中，也可以簡(jiǎn)化生產(chǎn)工藝。
此外，優(yōu)選的，根據(jù)本發(fā)明用于生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法還包括以下步驟在所述形成掩模圖案步驟之前，在所述半導(dǎo)體襯底的一部分上形成保護(hù)層，在所述形成溝槽部分步驟中，所述保護(hù)層中的蝕刻速率大于所述形成掩模圖案步驟中形成的所述掩模層中的蝕刻速率。即，在設(shè)置保護(hù)層的部分，延遲了雕刻起始時(shí)間。即，可以在單一的形成溝槽部分步驟中形成厚度彼此不同的溝槽部分。


圖1是示出根據(jù)一種實(shí)施例的絕緣柵極型半導(dǎo)體器件的結(jié)構(gòu)的平面圖；圖2是沿圖1中所示的絕緣柵極型半導(dǎo)體器件的線A-A所取的剖視圖；圖3是示出其中接線溝槽的數(shù)量為兩個(gè)的絕緣柵極型半導(dǎo)體器件的視圖；圖4是示出其中接線溝槽的數(shù)量為五個(gè)的絕緣柵極型半導(dǎo)體器件的視圖；圖5是示出生產(chǎn)圖2中所示的絕緣柵極型半導(dǎo)體器件的工藝的視圖(部分1)；圖6是示出生產(chǎn)圖2中所示的絕緣柵極型半導(dǎo)體器件的工藝的視圖(部分2)；圖7是示出根據(jù)第一修改方案的絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)的剖視圖；圖8是示出根據(jù)第二修改方案的絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)的剖視圖；圖9是示出生產(chǎn)圖8中所示的絕緣柵極型半導(dǎo)體器件的工藝的視圖；圖10是示出根據(jù)第三修改方案的絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)的剖視圖；圖11是示出芯片區(qū)域較大的絕緣柵極型半導(dǎo)體器件的結(jié)構(gòu)的平面視圖；圖12是示出其中體區(qū)域的端部位于接線溝槽外部的絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)(部分1)的平面視圖；圖13是示出其中體區(qū)域的端部位于接線溝槽外部的絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)(部分2)的平面視圖；圖14是示出現(xiàn)有技術(shù)絕緣柵極型半導(dǎo)體器件結(jié)構(gòu)的剖視圖；以及圖15是示出圖14中所示的那種類(lèi)型半導(dǎo)體器件的接線區(qū)域的結(jié)構(gòu)的剖視圖。
具體實(shí)施例方式
下文參考附圖給出本發(fā)明實(shí)施例的詳細(xì)介紹。并且，本實(shí)施例是這樣的，本發(fā)明應(yīng)用到通過(guò)施加到絕緣柵極的電壓來(lái)控制漏極和源極之間(D-S之間)導(dǎo)電性的功率MOS。
根據(jù)本實(shí)施例的絕緣柵極型半導(dǎo)體器件100(下文稱(chēng)為“半導(dǎo)體器件100”)具有圖1的平面透視圖和圖2的剖視圖中所示的結(jié)構(gòu)。并且，在本說(shuō)明書(shū)中假設(shè)，初始襯底和在初始襯底上由外延生長(zhǎng)形成的一部分單晶硅的整體稱(chēng)為“半導(dǎo)體襯底”。
此模式的半導(dǎo)體器件100由圖1中所示有電流在其中流動(dòng)的單元區(qū)域(圖1中的虛線X內(nèi)部)和圍繞該單元區(qū)域的接線區(qū)域(圖1中的虛線X外部)構(gòu)成。即，半導(dǎo)體器件100中單元區(qū)域由接線區(qū)域分成組。并且分別地，多個(gè)柵極溝槽21設(shè)置于半導(dǎo)體器件100的單元區(qū)域，而多個(gè)接線溝槽62設(shè)置于接線區(qū)域。此外，柵極溝槽21以帶狀形式布置，而接線區(qū)域62同心地布置，以包圍單元區(qū)域。
圖2是示出沿圖1中所示的半導(dǎo)體器件的線A-A所取的剖視圖。在根據(jù)本實(shí)施例的半導(dǎo)體器件100中，源電極設(shè)置于圖2中半導(dǎo)體襯底的上表面?zhèn)龋╇姌O設(shè)置于其下表面?zhèn)?。另外，在半?dǎo)體襯底中，分別地，N+源極區(qū)域31和觸點(diǎn)P+區(qū)域32設(shè)置于上表面?zhèn)?，而N+漏極區(qū)域11設(shè)置于下表面?zhèn)?。另外，P-體區(qū)域41和N-漂移區(qū)域12在N+源極區(qū)域31和N+漏極區(qū)域11之間從上表面?zhèn)软樞蛟O(shè)置。
此外，柵極溝槽21和接線溝槽62通過(guò)雕刻半導(dǎo)體襯底上表面?zhèn)鹊囊徊糠中纬?。各個(gè)溝槽的深度為約2.3μm，并且使得各個(gè)溝槽穿過(guò)P-體區(qū)域41。另外，柵極溝槽21以約2.5μm間距形成，而接線溝槽62以約2.0μm的間距形成。
另外，沉積絕緣層23通過(guò)沉積絕緣物質(zhì)而形成在柵極溝槽21的底部。具體而言，根據(jù)本實(shí)施例的沉積絕緣層23通過(guò)將氧化硅沉積到離柵極溝槽21的底部約1.1μm的高度來(lái)生產(chǎn)。此外，柵電極22形成在沉積絕緣層23上。柵電極22的下端位于P-體區(qū)域41下側(cè)的下方。并且，柵電極22經(jīng)由形成于柵極溝槽21壁表面上的柵極絕緣膜24面向半導(dǎo)體襯底的N+源極區(qū)域31和P-體區(qū)域41。即，柵電極22通過(guò)柵極絕緣膜24與N+源極區(qū)域31和P-體區(qū)域41絕緣。
通過(guò)在柵極溝槽21中設(shè)置沉積絕緣層23產(chǎn)生以下特性。即，因?yàn)镻浮置區(qū)域51通過(guò)離子注入等穿過(guò)溝槽21的底部形成(如后所述)，多少會(huì)在溝槽21的底部產(chǎn)生損傷。然而，通過(guò)沉積絕緣層23的存在，可以避免由于損傷溝槽21底部引起的影響，并且可以阻止器件特性惡化以及阻止可靠性降低。另外，通過(guò)沉積絕緣層23，可以減輕柵電極22和P浮置區(qū)域51彼此面對(duì)而造成的影響，其中可以降低P-體區(qū)域41中的接通阻抗。另外，相對(duì)于不設(shè)置沉積絕緣層23的情況(即，柵電極22和P浮置區(qū)域彼此面對(duì)的情況)，柵電極22變小。因此，柵極和漏極之間的電容Cgd較小，使開(kāi)關(guān)速度變快。
此外，在半導(dǎo)體器件100中，三個(gè)接線溝槽62(下文，假設(shè)接近于單元區(qū)域順序設(shè)置接線溝槽621、622和623)中的接線溝槽621具有類(lèi)似于柵極溝槽21的結(jié)構(gòu)。其它溝槽具有填充有諸如氧化硅的絕緣物質(zhì)的結(jié)構(gòu)。即，在鄰近單元區(qū)域的接線溝槽621中，柵電極72設(shè)置于沉積絕緣層73上。此外，柵電極72經(jīng)由形成在接線溝槽621壁表面上的柵極絕緣膜74面向半導(dǎo)體襯底的P-體區(qū)域41。另一方面，接線溝槽622和623填充有沉積絕緣層73(即，這些沒(méi)有柵極結(jié)構(gòu))。
在具有這樣結(jié)構(gòu)的半導(dǎo)體器件100中，通過(guò)施加到柵電極22的電壓在P-體區(qū)域41中產(chǎn)生溝道效應(yīng)，由此控制N+源極區(qū)域31和N+漏極區(qū)域11之間的導(dǎo)電性。
此外，在半導(dǎo)體器件100中，形成由N-漂移區(qū)域12包圍的P浮置區(qū)域51和53。另外，P浮置區(qū)域51是有雜質(zhì)從柵極溝槽21底表面注入的區(qū)域，并且P浮置區(qū)域53是有雜質(zhì)從接線溝槽62的底表面注入的區(qū)域。各個(gè)P浮置區(qū)域的部分被大致制成圓形，圓心在各個(gè)溝槽底部附近，其半徑為0.6μm。另外，在彼此相鄰的P浮置區(qū)域51和51之間設(shè)置載流子在其中移動(dòng)的足夠空間。因此，在接通柵極電壓的狀態(tài)下，P浮置區(qū)域51的存在并不妨礙漏極電流。另一方面，彼此相鄰的P浮置區(qū)域53和53之間的距離比P浮置區(qū)域51和51的距離更小。然而，因?yàn)樵诮泳€區(qū)域中沒(méi)有漂移電流流動(dòng)，所以不妨礙阻抗的降低。當(dāng)然，優(yōu)選的，空間使得能夠確保沿板表面方向擴(kuò)展的耗盡層連接到P浮置區(qū)域53。
另外，各個(gè)P浮置區(qū)域51的半徑(約0.6μm)小于沉積絕緣層23厚度(約1.7μm)的一半。因此，沉積絕緣層23的上端位于P浮置區(qū)域51的上端的上方。因此，沉積在沉積絕緣層23上的柵電極22不面向P浮置區(qū)域51。因此，不影響器件特性。
通過(guò)設(shè)置于最內(nèi)部接線溝槽62(接線溝槽621)中的柵電極72，根據(jù)本實(shí)施例的半導(dǎo)體器件100具有下述特性。即，為了使接線溝槽621的結(jié)構(gòu)類(lèi)似于柵極溝槽21結(jié)構(gòu)，耗盡層在接線溝槽621附近的擴(kuò)展等于耗盡層在柵極溝槽21附近的擴(kuò)展。因此，可以穩(wěn)定地將由與P-體區(qū)域41的PN節(jié)點(diǎn)形成的耗盡層連接到由接線溝槽621附近的P浮置區(qū)域53形成的耗盡層。此外，可以穩(wěn)定地將由P浮置區(qū)域51形成的耗盡層連接到由P浮置區(qū)域53形成的耗盡層，從而可以獲得設(shè)計(jì)的擊穿電壓。
另外，考慮到以下幾點(diǎn)，柵電極設(shè)置于所有接線溝槽62中并不是優(yōu)選的。即，在根據(jù)本實(shí)施例的半導(dǎo)體器件100中，電場(chǎng)集中在柵電極和N-漂移區(qū)域12之間。因此，如果柵電極也內(nèi)部包含在最外部接線溝槽623中，就必須延伸接線區(qū)域，以阻止接線溝槽623中的柵電極附近的擊穿電壓降低。由此，其妨礙接線區(qū)域的緊湊性。因此，在獲得緊湊的方面，位置特別靠外的最外部接線溝槽是沒(méi)有任何柵電極的溝槽結(jié)構(gòu)(即，沒(méi)有柵極的結(jié)構(gòu))是必須的。更進(jìn)一步詳細(xì)而言，將最外部接線溝槽621制成內(nèi)部包含柵電極的結(jié)構(gòu)，以確保設(shè)計(jì)的擊穿電壓，除了上述之外的接線區(qū)域被制成沒(méi)有柵極的結(jié)構(gòu)，通過(guò)這樣阻止了擊穿電壓降低并同時(shí)獲得接線區(qū)域的緊湊性。即，為了使確保設(shè)計(jì)擊穿電壓和使接線區(qū)域緊湊相容，優(yōu)選地將內(nèi)部包含柵電極的接線溝槽62限制于最內(nèi)部接線溝槽621。
另外，P-體區(qū)域41沿板表面方向(圖2中的側(cè)向)的端部位于接線溝槽62和62之間。因此，沿板表面方向擴(kuò)展的耗盡層被接線溝槽62的壁表面中斷。并且，因?yàn)檠睾穸确较驍U(kuò)展的耗盡層到達(dá)P浮置區(qū)域53，所以阻止了擊穿電壓降低。因此，接線區(qū)域緊湊，并且由此使得整個(gè)芯片緊湊。
另外，將接線溝槽62的數(shù)量限制到三個(gè)并不是必須的。即，如果可以保持擊穿電壓，接線溝槽62的數(shù)量為兩個(gè)(最小數(shù)量)亦是可以接受的，如圖3中所示。另外，如果在三個(gè)接線溝槽的情況下難以保持擊穿電壓，接線溝槽62的數(shù)量可以增加到多于三個(gè)，如圖4中所示。在任一個(gè)情況下，可以像柵極溝槽21中一樣，將柵電極72設(shè)置于最內(nèi)部接線溝槽621中。
接著，參考圖5和圖6，描述圖1和圖2中所示的半導(dǎo)體器件100的生產(chǎn)工藝。首先，在N+襯底上形成N-型硅層，N+襯底通過(guò)外延生長(zhǎng)變成N+漏極區(qū)域11。N-型硅層(外延層)是制成N-漏極區(qū)域12、P-體區(qū)域41、N+源極區(qū)域31和觸點(diǎn)P+區(qū)域32的各個(gè)區(qū)域的部分。
接著，P-體區(qū)域41通過(guò)離子注入等形成在半導(dǎo)體襯底的上表面?zhèn)?。此后，通過(guò)離子注入等將N+源極區(qū)域31形成在形成P-體區(qū)域41的部分上。因此，如圖5(a)中所示，形成了從上表面?zhèn)纫来尉哂蠳+源極區(qū)域31和P-體區(qū)域41的半導(dǎo)體襯底。
接著，在半導(dǎo)體襯底上形成諸如HTO(高溫氧化物)的硬掩模91，并且在硬掩模91上形成抗蝕劑90。并且，對(duì)柵極溝槽21和接線溝槽62執(zhí)行圖案化。接著，在執(zhí)行掩模干法蝕刻之后，執(zhí)行溝槽干法蝕刻。如圖5(b)中所示，通過(guò)溝槽干法蝕刻共同地形成柵極溝槽21和接線溝槽62，該溝槽干法蝕刻穿過(guò)P-體區(qū)域41。在執(zhí)行溝槽干法蝕刻之后，移除不需要的抗蝕劑90。
接著，厚度約30nm的犧牲氧化物膜通過(guò)熱氧化工藝形成在各個(gè)溝槽的各個(gè)壁表面上。犧牲氧化物膜不將離子注入施加到溝槽的側(cè)壁。
接著，如圖5(c)中所示，例如從各個(gè)溝槽的底表面離子注入諸如硼(B)的雜質(zhì)。此后，利用諸如CDE(化學(xué)干法蝕刻)的各向同性蝕刻方法使得各個(gè)溝槽的壁表面變光滑，并且此后，形成厚度為50nm左右的熱氧化膜。在具有熱氧化膜的情況下，可以提高后面描述的絕緣膜的開(kāi)始(set-in)并同時(shí)可以排除由于干涉狀態(tài)的影響。另外，在硅表面暴露時(shí)可以更好地執(zhí)行絕緣開(kāi)始的情況下，不需要形成熱氧化物膜。在執(zhí)行離子注入之后移除不需要的硬掩模91。
接著，如圖5(d)中所示，通過(guò)CVD(化學(xué)氣相沉積)方法將沉積絕緣層92沉積在各個(gè)柵極溝槽21和各個(gè)接線溝槽62中。例如，由使用TEOS(四乙基原硅酸鹽tetra-ethyl-orso-silicate)作為材料的低壓CVD方法或使用臭氧和TEOS作為材料的CVD方法形成的硅氧化物層對(duì)應(yīng)于絕緣層92。絕緣層92被制成圖2中的沉積絕緣層23和73。
此后，執(zhí)行熱擴(kuò)散工藝。因此，如圖5(e)中所示，P浮置區(qū)域51和P浮置區(qū)域53共同地形成。即，所有區(qū)域中的P浮置區(qū)域通過(guò)一次熱擴(kuò)散工藝同時(shí)形成。此后，通過(guò)濕法蝕刻移除犧牲氧化層，由此移除由干法蝕刻產(chǎn)生的損傷層。此外，此后，在約900℃-1050℃的溫度執(zhí)行熱氧化作為熱氧化工藝，由此鞏固由CVD形成的氧化層92的節(jié)點(diǎn)。此后，形成有柵極的部分氧化膜通過(guò)濕法蝕刻移除(約30nm左右)。
接著，抗蝕劑96形成在接線區(qū)域的除了接線溝槽621上部的部分上。并且，使用抗蝕劑96作為掩模對(duì)絕緣層92執(zhí)行干法蝕刻，由此移除(回蝕)絕緣層92的一部分，如圖6(f)中所示，并且確保形成柵極的空間。蝕刻之后，移除抗蝕劑96。
接著，執(zhí)行熱氧化工藝，并且在硅表面上形成厚度在40nm-100nm范圍內(nèi)的熱氧化膜。熱氧化膜被制成圖2中的柵極氧化膜24和74。具體而言，在900℃-1100℃范圍內(nèi)溫度、以及H2和O2的混合氣體的氣氛下執(zhí)行熱氧化工藝。
接著，在回蝕所確保的空間中沉積柵極材料93，如圖6(g)中所示。具體而言，柵極材料93的膜形成條件是這樣的例如反應(yīng)氣體是包括SiH4的混合氣體，并且膜形成溫度為580℃-640℃。使用大氣壓CVD方法形成厚度為800nm的多晶硅層。柵極材料93被制成圖2中的柵電極22和72。另外，作為形成柵電極22和72的方法，具有許多方法，其中一個(gè)是用于直接將導(dǎo)體沉積在各個(gè)溝槽中的方法，另外一個(gè)是在一旦沉積具有高阻抗的半導(dǎo)體之后對(duì)絕緣層擴(kuò)散雜質(zhì)的方法。
接著，在柵極材料93充當(dāng)?shù)碾姌O層上執(zhí)行蝕刻。此后，通過(guò)執(zhí)行覆蓋氧化在電極層表面上形成氧化物膜。此后，通過(guò)離子注入等形成P+觸點(diǎn)區(qū)域32。此外，如圖6(h)中所示，在半導(dǎo)體襯底上形成層間絕緣層94。最后，通過(guò)形成源電極30和漏電極10等，生產(chǎn)出溝槽柵極型半導(dǎo)體器件100，如圖6(i)中所示。
在用于生產(chǎn)根據(jù)本實(shí)施例中的半導(dǎo)體器件100的方法中，單元區(qū)域的形成工藝幾乎與接線區(qū)域相同，其中可以共同使用溝槽蝕刻步驟(b)、離子注入步驟(c)和熱擴(kuò)散步驟(d)。此外，可以共同使用形成柵電極的步驟(即，回蝕步驟)、沉積柵極材料93的步驟和形成層間絕緣層94的步驟。因此，即使在接線區(qū)域中設(shè)置柵電極72，亦可以簡(jiǎn)化步驟，并且可以由此獲得生產(chǎn)成本的降低。
根據(jù)第一修改方案的半導(dǎo)體器件110具有圖7中的剖視圖的結(jié)構(gòu)。半導(dǎo)體器件110特征在于，隨著接線區(qū)域的P浮置區(qū)域53的位置離開(kāi)單元區(qū)域，接線溝槽變得更淺。
一般而言，在半導(dǎo)體器件中，耗盡層的尖端部分的曲率越小，電場(chǎng)的集中可以減輕，則擊穿電壓越高。因此，在半導(dǎo)體器件110中，接線區(qū)域的接線溝槽62的深度隨著其離開(kāi)單元區(qū)域而逐漸變得更淺。具體而言，最內(nèi)部接線溝槽621的深度最深，而最外部接線溝槽625最淺。因此，由從接線溝槽62的底部注入雜質(zhì)而形成的P浮置區(qū)域53的位置隨著接線溝槽離開(kāi)單元區(qū)域而逐漸變得更淺。結(jié)果，耗盡層的厚度隨著離開(kāi)單元區(qū)域而依次變薄。即，因?yàn)楹谋M層的厚度逐漸變薄，則接線區(qū)域中的耗盡層的曲率相對(duì)于根據(jù)第一實(shí)施例的半導(dǎo)體器件100變得更小，從而相對(duì)于根據(jù)第一實(shí)施例的半導(dǎo)體器件100確保了更高的擊穿電壓。
根據(jù)第二修改方案的半導(dǎo)體器件120具有圖8的剖視圖中所示的結(jié)構(gòu)。半導(dǎo)體器件120特征在于接線區(qū)域中的P浮置區(qū)域53的位置比單元區(qū)域中的P浮置區(qū)域51的位置更深。
在溝槽柵極型半導(dǎo)體器件中，電場(chǎng)易于特別集中于柵電極的底部。自然，電場(chǎng)集中在接線區(qū)域中的柵電極72的底部。另外，因?yàn)榻泳€區(qū)域是非活性(inactive)區(qū)域，沒(méi)有設(shè)置N+源極區(qū)域31?；诖耍妶?chǎng)更易于集中在柵電極72上。因?yàn)镹+源極區(qū)域31不設(shè)置于接線區(qū)域，所以沒(méi)有擊穿電流流動(dòng)。因此，在絕緣擊穿發(fā)生在接線區(qū)域時(shí)，擔(dān)心柵極絕緣膜74等被擊穿。因此，接線區(qū)域中的P浮置區(qū)域53的位置比其它區(qū)域中的P浮置區(qū)域的位置更深，其中因?yàn)榻泳€區(qū)域中的耗盡層的厚度比單元區(qū)域中的厚度更厚，由此，與單元區(qū)域中相比，接線區(qū)域中的擊穿電壓較高，并且接線區(qū)域中的絕緣擊穿可以被阻止。
另外，對(duì)于N-漂移區(qū)域12的厚度，必須確保在至少接線區(qū)域中形成的耗盡層沿厚度方向上足夠擴(kuò)展的厚度。因此，使單元區(qū)域中的N-漂移區(qū)域12處于下述狀態(tài)耗盡層的延長(zhǎng)量比在接線區(qū)域中保持得更多。
可以考慮兩個(gè)方法使得P浮置區(qū)域53的位置比單元區(qū)域中的P浮置區(qū)域51的位置更深。一個(gè)方法用于使得離子注入中的加速電壓高于其它區(qū)域中。在此方法下，形成P浮置區(qū)域53的加速電壓比形成P浮置區(qū)域51和52的加速電壓更高。
另一種方法用于使得柵極溝槽81的深度比其它柵極溝槽的更深。為了生產(chǎn)這樣的半導(dǎo)體器件，接線區(qū)域中的溝槽蝕刻和單元區(qū)域中的溝槽蝕刻分開(kāi)執(zhí)行，其中溝槽被雕刻到各個(gè)預(yù)定深度，或工藝經(jīng)過(guò)圖9中所示的程序。在此程序中，如圖9(a)中所示，保護(hù)層97預(yù)先形成在形成較淺溝槽(在本實(shí)施例中，柵極溝槽21)的位置。此后，硬掩模98形成在半導(dǎo)體襯底上，并且如圖9(b)中所示，對(duì)硬掩模98執(zhí)行各個(gè)溝槽的圖案化。使保護(hù)層97的蝕刻速率不同于硬掩模98中的蝕刻速率。在此狀態(tài)中，通過(guò)執(zhí)行溝槽干法蝕刻，可以形成深度彼此不同的溝槽，如圖9(c)中所示。例如假設(shè)保護(hù)層97是SiO2，硬掩模98是HTO，干法蝕刻通過(guò)使用CH4、CHF3、Ar等執(zhí)行。在圖9中所示的程序中，因?yàn)榭梢詢(xún)H在一次中就完成溝槽干法蝕刻，所以生產(chǎn)工藝簡(jiǎn)單。通過(guò)根據(jù)這些方法使得溝槽深度深為約0.2μm，D-S之間擊穿電壓增大約3V。另外，圖8中所示的半導(dǎo)體器件300基于圖9中所示的程序。
根據(jù)第三修改方案的半導(dǎo)體器件130具有圖10的剖視圖中所示的結(jié)構(gòu)。半導(dǎo)體器件130特征在于接線溝槽62的槽寬比柵極溝槽21的槽寬更寬。即，即使在相同情況下執(zhí)行蝕刻的情況下，蝕刻通過(guò)微負(fù)荷效應(yīng)在具有較寬的槽寬的溝槽中比在具有較窄槽寬的溝槽中執(zhí)行到更深位置。此外，基于更寬的槽寬，P浮置區(qū)域53的尺寸比P浮置區(qū)域51更大，其中可以?xún)H通過(guò)加寬溝槽的槽寬來(lái)加深P浮置區(qū)域的位置。因此，如在第二修改方案中一樣，接線區(qū)域中的耗盡層的厚度比單元區(qū)域中的耗盡層厚度更厚。因此，接線區(qū)域具有比單元區(qū)域更高的擊穿電壓，并且可以阻止接線區(qū)域中的絕緣擊穿。
如上詳細(xì)描述，在半導(dǎo)體器件100中，通過(guò)內(nèi)部包含柵電極22的柵極溝槽21和位于柵極溝槽21下方的P浮置區(qū)域51，單元區(qū)域中的擊穿電壓被阻止降低。另外，通過(guò)圍繞單元區(qū)域的接線溝槽62和位于接線溝槽62下方的P浮置區(qū)域53，接線區(qū)域中的擊穿電壓被阻止降低。此外，柵電極72設(shè)置在接線溝槽62的最內(nèi)部接線溝槽621中。通過(guò)柵電極72可以穩(wěn)定地將由與P-體區(qū)域41的PN節(jié)點(diǎn)形成的耗盡層連接到由接線溝槽621附近的P浮置區(qū)域53形成的耗盡層。此外，可以穩(wěn)定地將由P浮置區(qū)域51形成的耗盡層連接到由P浮置區(qū)域53形成的耗盡層。因此，可以穩(wěn)定地獲得N-漂移區(qū)域12中的耗盡，并且可以穩(wěn)定地獲得半導(dǎo)體器件的高擊穿電壓。
另外，在接線區(qū)域中，沿半導(dǎo)體襯底的板表面方向擴(kuò)展的耗盡層被接線溝槽62中斷。因此，耗盡層的尖端部分的形狀變平，并且電場(chǎng)的集中被減輕。并且，通過(guò)P浮置區(qū)域53可以進(jìn)一步減小電場(chǎng)強(qiáng)度的峰值。即，在不增大接線區(qū)域的尺寸的情況下，可以獲得高擊穿電壓，并且可以容易地獲得整個(gè)半導(dǎo)體器件的緊湊性。因此，可以獲得得到高擊穿電壓和緊湊性的絕緣型半導(dǎo)體器件。
另外，在半導(dǎo)體器件100中，位于單元區(qū)域中的柵極溝槽21和位于接線區(qū)域中的接線溝槽62在同一次形成。此外，P浮置區(qū)域51、53、沉積絕緣層23、73以及柵電極22、72同時(shí)處理和形成。即，除了形成溝槽和P浮置區(qū)域的步驟之外，形成柵電極的步驟也可以共同地用于單元區(qū)域和接線區(qū)域。因此，即使柵電極72設(shè)置于接線區(qū)域中，生產(chǎn)工藝也像半導(dǎo)體器件100中那樣簡(jiǎn)單。
此外，實(shí)施例僅作為不限制本發(fā)明的示例。因此，本發(fā)明自然可以在不脫離本發(fā)明精神的范圍內(nèi)經(jīng)過(guò)各種改進(jìn)和修改。例如，在各個(gè)半導(dǎo)體區(qū)域中，P型和N型可以互換。另外，柵極絕緣膜24并不限于氧化膜，而可以是任何其它類(lèi)型的絕緣膜(諸如氮化物等)，或可以是復(fù)合物膜。另外，半導(dǎo)體不限于硅，而可以是任何其它類(lèi)型的半導(dǎo)體(SiC、GaN、GaAs等)。另外，根據(jù)本實(shí)施例的絕緣柵極型半導(dǎo)體器件可以應(yīng)用到使用P型襯底的透射率調(diào)制型功率MOS。
另外，在本實(shí)施例中，雖然半導(dǎo)體器件由一個(gè)單元區(qū)域和一個(gè)接線區(qū)域構(gòu)成，但是本發(fā)明并不限制于此。即，在具有寬芯片區(qū)域的半導(dǎo)體器件中(如圖11中所示)，可以在多個(gè)點(diǎn)設(shè)置單元區(qū)域，并且可以針對(duì)各個(gè)單元區(qū)域設(shè)置圍繞單元區(qū)域的環(huán)形接線區(qū)域。
另外，在本實(shí)施例中，雖然P-體區(qū)域沿板表面方向的端部位于接線溝槽62和62之間，但是本發(fā)明并不限制于此。即，如圖1 2中所示，P-體區(qū)域41沿板表面方向的端部可以位于接線溝槽62組的外部?；蛘?，如圖13中所示，P-體區(qū)域41可以形成在半導(dǎo)體器件的整個(gè)表面上。在這些情況下，雖然擊穿電壓可能降低，但是P-體區(qū)域41的形式微小變化是可以接受的。因此，可以有利于其生產(chǎn)。
工業(yè)應(yīng)用性根據(jù)本發(fā)明，通過(guò)在鄰近單元區(qū)域的溝槽部分(即，在第二溝槽部分組)的最內(nèi)部溝槽部分中設(shè)置柵電極，在溝槽部分附近耗盡層的擴(kuò)展并非不同于在單元區(qū)域中耗盡層的擴(kuò)展。因此，可以穩(wěn)定地確保設(shè)計(jì)的擊穿電壓。此外，因?yàn)槌蚪泳€區(qū)域的耗盡層擴(kuò)展被第二溝槽部分組所中斷并且擊穿電壓的降低被第二浮置區(qū)域所阻止，因此使得接線區(qū)域緊湊。因此，在獲得的絕緣柵極型半導(dǎo)體器件及其生產(chǎn)方法中確保了高擊穿電壓和緊湊性。
權(quán)利要求
1.一種絕緣柵極型半導(dǎo)體器件，包括體區(qū)域，位于半導(dǎo)體襯底內(nèi)的上表面上并且是第一導(dǎo)電型半導(dǎo)體；以及漂移區(qū)域，與所述體區(qū)域的下方接觸并且是第二導(dǎo)電型半導(dǎo)體；所述絕緣柵極型半導(dǎo)體器件包括第一溝槽部分組，沿所述半導(dǎo)體襯底的厚度方向穿過(guò)所述體區(qū)域，所述第一溝槽部分組位于單元區(qū)域中并且內(nèi)部包含柵電極；第一浮置區(qū)域，由所述漂移區(qū)域所包圍，并且圍繞所述第一溝槽部分組中的至少一個(gè)溝槽部分的底部，所述第一浮置區(qū)域?yàn)樗龅谝粚?dǎo)電型半導(dǎo)體；第二溝槽部分組，沿所述半導(dǎo)體襯底的所述厚度方向穿過(guò)所述體區(qū)域，所述第二溝槽部分組位于圍繞所述單元區(qū)域的接線區(qū)域中，并且形成為環(huán)形使得從上方觀察時(shí)圍繞所述單元區(qū)域；以及第二浮置區(qū)域，由所述漂移區(qū)域所包圍，并且圍繞所述第二溝槽部分組中的至少一個(gè)溝槽部分的底部，所述第二浮置區(qū)域?yàn)樗龅谝粚?dǎo)電型半導(dǎo)體；其中柵電極被內(nèi)部包含在所述第二溝槽部分組中的至少位于最內(nèi)部的溝槽部分中。
2.根據(jù)權(quán)利要求1所述的絕緣柵極型半導(dǎo)體器件，其中所述第二溝槽部分組中至少位于最外部的溝槽部分包括沒(méi)有柵極的結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1或2所述的絕緣柵極型半導(dǎo)體器件，其中柵電極僅內(nèi)部包含在所述第二溝槽部分組中的位于最內(nèi)部的溝槽部分中。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的絕緣柵極型半導(dǎo)體器件，其中所述第二溝槽部分組中的各個(gè)溝槽部分間距比所述第一溝槽部分組中的各個(gè)溝槽部分間距更窄。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的絕緣柵極型半導(dǎo)體器件，其中所述第二溝槽部分組中相鄰溝槽部分的內(nèi)溝槽部分比其它部分更深。
6.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的絕緣柵極型半導(dǎo)體器件，其中所述第二溝槽部分組的各個(gè)溝槽部分比所述第一溝槽部分組的各個(gè)溝槽部分更深。
7.根據(jù)權(quán)利要求6所述的絕緣柵極型半導(dǎo)體器件，其中所述第二溝槽部分組的各個(gè)溝槽部分的寬度比所述第一溝槽部分組的各個(gè)溝槽部分的寬度更寬。
8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的絕緣柵極型半導(dǎo)體器件，其中所述體區(qū)域沿板表面方向的端部位于所述第二溝槽部分組中的位于最外部溝槽部分的內(nèi)側(cè)。
9.一種用于生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法，其中所述絕緣柵極型半導(dǎo)體器件包括體區(qū)域，位于半導(dǎo)體襯底內(nèi)的上表面上并且是第一導(dǎo)電型半導(dǎo)體；以及漂移區(qū)域，與所述體區(qū)域的下方接觸并且是第二導(dǎo)電型半導(dǎo)體；所述方法包括以下步驟形成掩模圖案，以形成位于所述單元區(qū)域中的第一溝槽部分組和第二溝槽部分組，所述第二溝槽部分組位于圍繞所述單元區(qū)域的接線區(qū)域中并且圍繞所述第一溝槽部分組；形成溝槽部分，通過(guò)蝕刻構(gòu)成各個(gè)溝槽部分，所述蝕刻以在所述形成掩模圖案步驟中形成的所述掩模圖案為基礎(chǔ)；注入雜質(zhì)，通過(guò)從所述形成溝槽部分步驟中形成的各個(gè)溝槽部分的底部注入雜質(zhì)，以形成浮置區(qū)域，所述浮置區(qū)域?yàn)榈谝粚?dǎo)電型半導(dǎo)體；形成沉積絕緣層，通過(guò)在所述形成溝槽部分步驟中形成的所述各個(gè)溝槽部分中沉積絕緣物質(zhì)來(lái)進(jìn)行；回蝕，形成蝕刻保護(hù)層并移除所述形成沉積絕緣層步驟中形成的所述沉積絕緣層的一部分，其中所述第二溝槽部分組中的至少位于最內(nèi)部溝槽部分的上部在所述蝕刻保護(hù)層中開(kāi)口；以及在所述回蝕步驟中各個(gè)溝槽部分中產(chǎn)生的空間中形成柵電極。
10.根據(jù)權(quán)利要求9所述的用于生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法，還包括以下步驟在所述形成掩模圖案步驟之前，在所述半導(dǎo)體襯底的一部分上形成保護(hù)層，在所述形成溝槽部分步驟中，所述保護(hù)層中的蝕刻速率大于所述形成掩模圖案步驟中形成的所述掩模層中的蝕刻速率。
11.根據(jù)權(quán)利要求9所述的用于生產(chǎn)絕緣柵極型半導(dǎo)體器件的方法，其中在所述形成溝槽部分步驟中，用于形成所述第二溝槽部分組中的各個(gè)溝槽部分的所述掩模圖案的圖案寬度比用于形成所述第一溝槽部分組中的各個(gè)溝槽部分的所述掩模圖案的圖案寬度更寬。
全文摘要
本發(fā)明的目的在于提供一種獲得高擊穿電壓和緊湊性的絕緣柵極型半導(dǎo)體器件及其生產(chǎn)方法。半導(dǎo)體器件(100)具有形成在單元區(qū)域中的多個(gè)柵極溝槽(21)和P浮置區(qū)域(51)，并且具有形成在接線區(qū)域中的多個(gè)接線溝槽(62)和P浮置溝槽(53)。另外，三個(gè)接線溝槽(62)(接線溝槽621、622、623)中的接線溝槽(62)具有類(lèi)似于柵極溝槽(21)的結(jié)構(gòu)，并且其它接線溝槽填充有諸如氧化硅的絕緣物質(zhì)。另外，P浮置區(qū)域(51)是從柵極溝槽(21)的底表面注入雜質(zhì)而形成的區(qū)域，并且P浮置區(qū)域(53)是從接線溝槽(62)的底表面注入雜質(zhì)而形成的區(qū)域。
文檔編號(hào)H01L29/02GK101048874SQ20058003698
公開(kāi)日2007年10月3日 申請(qǐng)日期2005年9月28日 優(yōu)先權(quán)日2004年10月29日
發(fā)明者高谷秀史, 濱田公守, 宮城恭輔, 大倉(cāng)康嗣, 黑柳晃, 戶(hù)倉(cāng)規(guī)仁 申請(qǐng)人:豐田自動(dòng)車(chē)株式會(huì)社