專利名稱：沒有靜電放電電壓的耐高輸入電壓的輸入/輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別涉及一種沒有靜電放電電壓的耐高輸入電壓的輸入/輸出電路。
背景技術(shù)：
已知包括有工作于低壓電源的電路和工作于高壓電源的電路的半導(dǎo)體器件。有的半導(dǎo)體器件制造商生產(chǎn)3V的產(chǎn)品(3V是指任何低運(yùn)行電壓的器件)。有的制造商生產(chǎn)使用5V電源的部件?？赡芟Ｍ谀透咻斎腚妷旱幕旌想妷合到y(tǒng)中使例如3V和5V的器件相互連接。
圖1的電路示出了傳統(tǒng)的耐高壓輸入電壓的輸入/輸出電路1。參看圖1，在電源電壓VDD和焊點10之間并聯(lián)有第一和第二PMOS晶體管12和14。在焊點10和地電壓VSS之間串聯(lián)有第一和第二NMOS晶體管16和18。第二NMOS晶體管18并聯(lián)到第三NMOS晶體管19。第一和第二PMOS晶體管12和14的柵極接收第一內(nèi)部信號PG，第二和第三NMOS晶體管18和19的柵極接收第二內(nèi)部信號NG。第一NMOS晶體管16的柵極被連接到電源電壓VDD。響應(yīng)第一和第二內(nèi)部信號PG和NG，具有預(yù)定輸出電壓的輸出信號被輸出給焊點10。焊點10接收的輸入信號被發(fā)送給內(nèi)部電路。
在傳統(tǒng)的耐高輸入電壓的輸入/輸出電路中，當(dāng)在電源電壓VDD為3.3V的情況下將諸如5V的高壓施加到焊點10上時，第一NMOS晶體管16的柵極被連接到3.3V電源電壓VDD上，1.7V的電壓被施加到第一NMOS晶體管16的柵極氧化膜上。因此，當(dāng)5V被施加到焊點10上時，第一NMOS晶體管16是穩(wěn)定的。
但是，當(dāng)在測試ESD電壓期間數(shù)百或數(shù)千伏的靜電放電(ESD)電壓被施加到焊點10上時，第一NMOS晶體管16將被損壞。如圖1中標(biāo)記為“A”的路徑所示，施加到焊點10上的正ESD電壓經(jīng)過被形成為第一和第二PMOS晶體管12和14之間的結(jié)的P-N二極管被放電到電源電壓VDD。當(dāng)發(fā)生這種情況時，由于電源電壓VDD被連接到柵極，所以，EDS電壓被施加到第一NMOS晶體管16的柵極上，并使柵極氧化膜被損壞。另一方面，如標(biāo)記為“B”的路徑所示，負(fù)ESD電壓經(jīng)過被形成為第一和第二NMOS晶體管16和18之間的結(jié)的N-P二極管被放電到地電壓VSS。
需要一種沒有ESD電壓的耐高輸入電壓的輸入/輸出電路。

發(fā)明內(nèi)容
本發(fā)明的范例性實施例提供一種沒有靜電放電(ESD)電壓的輸入/輸出電路。
根據(jù)本發(fā)明的范例性實施例，輸入/輸出電路包括焊點；鉗位電路，用于對施加到所述焊點上的高壓進(jìn)行鉗位，以產(chǎn)生鉗位信號；緩沖單元，用于響應(yīng)所述鉗位信號將該焊點所接收的輸入信號傳送給內(nèi)部電路并將該內(nèi)部電路的數(shù)據(jù)輸出給該焊點。
根據(jù)本發(fā)明的范例性實施例，所述鉗位電路包括第一偏置單元，包括多個串聯(lián)連接到所述電源電壓的二極管；第一電阻器，連接在所述第一偏置單元和所述地電壓之間；第二電阻器，連接在所述電源電壓和所述鉗位信號之間；和NMOS晶體管，連接在所述鉗位信號和地電壓之間并具有與在所述第一偏置單元和所述第一電阻器之間的連接節(jié)點相連的柵極。
根據(jù)本發(fā)明的另一范例性實施例，所述鉗位電路包括連接到所述電源電壓的電容器；連接在該電容器和地電壓之間的第一電阻器；連接在所述電源和所述鉗位信號之間的第二電阻器；和連接在所述鉗位信號和所述地電壓之間并具有與在所述電容器和所述第一電阻器之間的連接節(jié)點相連的柵極的NMOS晶體管。
所述緩沖單元可以包括在電源電壓和焊點之間并聯(lián)連接的第一PMOS晶體管和第二PMOS晶體管，用于經(jīng)過第一和第二PMOS晶體管的柵極接收第一內(nèi)部信號；漏極與所述焊點相連和柵極與所述鉗位信號相連的第一NMOS晶體管；漏極與所述第一NMOS晶體管的源極相連和柵極與源極被連接到地電壓的第二NMOS晶體管；和漏極與第一NMOS晶體管的源極相連、柵極與第二內(nèi)部信號相連和源極與地電壓相連的第三NMOS晶體管。


當(dāng)結(jié)合附圖閱讀本發(fā)明的范例性實施例的相關(guān)描述時，本發(fā)明對于本領(lǐng)域普通技術(shù)人員來講將變得非常明顯。
圖1的電路圖示出了傳統(tǒng)的耐高輸入電壓的輸入/輸出電路；圖2的電路圖示出了根據(jù)本發(fā)明范例性實施例的耐高輸入電壓的輸入/輸出電路；和圖3示出了根據(jù)本發(fā)明另一范例性實施例的耐高輸入電壓的輸入/輸出電路。
具體實施例方式
下面將結(jié)合附圖詳細(xì)說明本發(fā)明的范例性實施例。在整個附圖的描述中，相同的附圖標(biāo)記表示類似或相同的元件。
圖2的電路圖示出了根據(jù)本發(fā)明范例性實施例的耐高輸入電壓的輸入/輸出電路20。耐高輸入電壓的輸入/輸出電路20包括焊點(pad)10、緩沖單元30和鉗位電路40。
緩沖單元30并聯(lián)連接在電源電壓VDD和焊點10之間。緩沖單元30包括第一和第二PMOS晶體管32和34，用以經(jīng)過其柵極接收第一內(nèi)部信號PG；第一NMOS晶體管36，其漏極連接到所述焊點，其柵極連接到鉗位信號CLAMP；第二NMOS晶體管38，其漏極第一NMOS晶體管36的源極和其柵極及源極連接到地電壓VSS；以及第三NMOS晶體管39，其漏極連接到第一NMOS晶體管36的源極，其柵極連接到第二內(nèi)部信號NG和其源極連接到參考電壓點平VSS。該參考電壓點平VSS可以被電連接到接地端(未示出)。
鉗位電路40包括包含有多個串聯(lián)連接到電源電壓VDD的二極管的第一偏置單元42、連接在第一偏置單元42和參考電壓電平VSS之間的第一電阻器44、連接在電源電壓VDD和鉗位信號CLAMP之間的第二電阻器46以及連接在鉗位信號CLAMP和參考電壓電平VSS之間且其柵極連接到第一偏置單元42和第一電阻器44之間的連接節(jié)點NA的第四NMOS晶體管48。
在耐高輸入電壓的輸入/輸出電路20的正常運(yùn)行狀態(tài)下，鉗位電路40的第一偏置單元42和第一電阻器44之間的連接節(jié)點NA被設(shè)置有使第四NMOS晶體管48截止的電壓電平。當(dāng)?shù)谒腘MOS晶體管48截止時，鉗位信號CLAMP具有與電源電壓VDD的電平相同的邏輯高電平。響應(yīng)該邏輯高鉗位信號CLAMP，緩沖單元30的第一NMOS晶體管36被截止。因此，在輸出模式下，緩沖單元30響應(yīng)第一和第二內(nèi)部信號PG和NG向焊點10輸出輸出數(shù)據(jù)。在輸入模式下，緩沖單元30將由焊點10接收的輸入信號傳送給內(nèi)部電路。當(dāng)焊點10接收的輸入信號的電壓是大于電源電壓VDD的高壓時，例如，當(dāng)電源電壓VDD是3.3V和輸入信號大約是5V時，由于電源電壓VDD被施加到第一NMOS晶體管36的柵極上，所以，1.7V的電壓被施加到第一NMOS晶體管36的柵極氧化膜上，和第一NMOS晶體管36處于穩(wěn)定狀態(tài)。
在耐高輸入電壓的輸入/輸出電路的非正常運(yùn)行狀態(tài)下，當(dāng)正的靜態(tài)放電(ESD)電壓被施加到焊點10上時，該正的ESD電壓經(jīng)過形成為第一和第二PMOS晶體管32和34的結(jié)的P-N二極管向電源電壓VDD放電。當(dāng)電源電壓VDD的電平大約增加到所述ESD電壓時，ESD電流經(jīng)過路徑C流向第一偏置單元42和第一電阻器44。施加到第二電阻器44上的電壓電平增加，和第四NMOS晶體管48被導(dǎo)通。鉗位信號CLAMP具有與參考電壓電平VSS的電平相同的邏輯低電平。緩沖單元30的第一NMOS晶體管36響應(yīng)該邏輯低鉗位信號CLAMP而截止，由施加到焊點10上的ESD電壓所感應(yīng)的電流沒有被集中到第一NMOS晶體管36。第一NMOS晶體管36沒有受到所述正ESD電壓的保護(hù)。當(dāng)負(fù)的ESD電壓被施加到焊點10上時，該負(fù)的ESD電壓經(jīng)過形成為第一和第二NMOS晶體管36和38之間的結(jié)的N-P二極管、經(jīng)路徑E向參考電壓電平VSS放電。
圖3的電路圖示出了根據(jù)本發(fā)明另一范例性實施例的耐高輸入電壓的輸入/輸出電路50。耐高輸入電壓的輸入/輸出電路50包括焊點10、緩沖單元30和鉗位電路60。由于耐高輸入電壓的輸入/輸出電路50包括圖2的耐高輸入電壓的輸入/輸出電路20的焊點10和緩沖單元30，所以，為清楚和簡單起見省略了對焊點10和緩沖單元30的描述。
鉗位電路50包括連接到電源電壓VDD的電容器62、連接在電容器62和參考電壓電平VSS之間的第一電阻器64、連接在電源電壓VDD和鉗位信號CLAMP之間的第二電阻器66和連接在鉗位信號CLAMP和參考電壓電平VSS之間且其柵極連接到電容器62和第一電阻器64之間的連接節(jié)點NB的第四NMOS晶體管68。參考電壓電平VSS可以電連接到接地端(未示出)。
在耐高輸入電壓的輸入/輸出電路50的正常運(yùn)行過程中，鉗位電路60的電容器62和第一電阻器64之間的連接節(jié)點NB具有與參考電壓電平VSS的邏輯低電平相同的電平。所述邏輯低連接節(jié)點NB使第四NMOS晶體管68截止。鉗位信號CLAMP具有與電源電壓VDD的電平相同的邏輯高電平。
在輸入/輸出電路50的非正常運(yùn)行過程中，當(dāng)正ESD電壓被施加到焊點10時，正ESD電壓經(jīng)過被形成為第一和第二PMOS晶體管32和34之間的結(jié)的P-N二極管向電源電壓VDD放電。當(dāng)電源電壓VDD的電平增加到大約為所述正ESD電壓時，ESD電流經(jīng)路徑C流向電容器62和第一電阻器64。在ESD電流向電容器62充電的同時，該ESD電流增加施加到第二電阻器64的電壓電平。第四NMOS晶體管68導(dǎo)通。鉗位信號CLAMP具有與參考電壓電平VSS的電平相同的邏輯低電平。
根據(jù)本發(fā)明的范例性實施例，當(dāng)高于電源電壓的高壓被施加到所述焊點上時，堆疊(stacked)NMOS晶體管被導(dǎo)通，從而避免該堆疊NMOS晶體管被高壓損壞。當(dāng)靜態(tài)放電電壓被施加到所述焊點時，所述堆疊NMOS晶體管被截止，從而避免該堆疊NMOS晶體管被靜電放電電流損壞。
雖然為了說明的目的已經(jīng)結(jié)合附圖描述了本發(fā)明的范例性實施例，但應(yīng)當(dāng)理解，本發(fā)明的處理和裝置都不受這些限制。本領(lǐng)域普通技術(shù)人員很容易理解，在不脫離所附權(quán)利要求以及其中所包括的權(quán)利要求等效物所定義的本發(fā)明范圍的前提下，可以對前述范例性實施例做出各種修改。
權(quán)利要求
1.一種輸入/輸出電路，包括焊點鉗位電路，用于鉗位施加到焊點上的高壓以產(chǎn)生鉗位信號；和緩沖單元，用于響應(yīng)所述鉗位信號將所述焊點接收的輸入信號傳送給內(nèi)部電路并向所述焊點輸出該內(nèi)部電路的數(shù)據(jù)。
2.如權(quán)利要求1所述的輸入/輸出電路，其中，所述緩沖單元包括在電源電壓和所述焊點之間并聯(lián)的第一PMOS晶體管和第二PMOS晶體管，用于經(jīng)過該第一和第二PMOS晶體管的柵極接收第一內(nèi)部信號；第一NMOS晶體管，其漏極被連接到所述焊點，其柵極被連接到所述鉗位信號；第二NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極和源極中的每一個都被連接到參考電壓電平；和第三NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極被連接到第二內(nèi)部信號和其源極被連接到所述參考電壓電平。
3.如權(quán)利要求1所述的輸入/輸出電路，其中，所述鉗位電路包括第一偏置單元，包括多個串聯(lián)到所述電源電壓的二極管；第一電阻器，連接在第一偏置單元和所述參考電壓電平之間；第二電阻器，連接在所述電源電壓和所述鉗位信號之間；和NMOS晶體管，連接在所述鉗位信號和所述參考電壓電平之間，且其柵極連接到第一偏置單元和第一電阻器之間的連接節(jié)電上。
4.如權(quán)利要求1所述的輸入/輸出電路，其中，所述鉗位電路包括連接到所述電源電壓的電容器；連接在所述電容器和所述參考電壓電平之間的第一電阻器；連接在所述電源電壓和所述鉗位信號之間的第二電阻器；和連接在所述鉗位信號和所述參考電壓電平之間的NMOS晶體管，其柵極被連接到所述電容器和第一電阻器之間的連接節(jié)點上。
5.一種輸入/輸出電路，包括焊點；第一PMOS晶體管和第二PMOS晶體管，并聯(lián)在電源電壓和所述焊點之間，用于經(jīng)過第一和第二PMOS晶體管的柵極接收第一內(nèi)部信號；第一NMOS晶體管，其漏極被連接到所述焊點，其柵極被連接到鉗位信號；第二NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極和源極中的每一個都被連接到參考電壓電平；第三NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極被連接到第二內(nèi)部信號和其源極被連接到所述參考電壓電平；第一偏置單元，包括多個串聯(lián)到所述電源電壓的二極管；第一電阻器，連接在第一偏置單元和所述參考電壓電平之間；第二電阻器，連接在所述電源電壓和所述鉗位信號之間；和第四NMOS晶體管，連接在所述鉗位信號和所述參考電壓電平之間，其柵極被連接到第一偏置單元和第一電阻器之間的連接節(jié)點上。
6.一種輸入/輸出電路，包括焊點；第一PMOS晶體管和第二PMOS晶體管，并聯(lián)在電源電壓和所述焊點之間，用于經(jīng)過該第一和第二PMOS晶體管的柵極接收第一內(nèi)部信號；第一NMOS晶體管，其漏極被連接到所述焊點，其柵極被連接到鉗位信號；第二NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極和源極中的每一個都被連接到參考電壓電平；第三NMOS晶體管，其漏極被連接到第一NMOS晶體管的源極，其柵極被連接到第二內(nèi)部信號和其源極被連接到所述參考電壓電平；電容器，連接到所述電源電壓；第一電阻器，連接在所述電容器和所述參考電壓電平之間；第二電阻器，連接在所述電源電壓和所述鉗位信號之間；和第四NMOS晶體管，連接在所述鉗位信號和所述參考電壓電平之間，其柵極被連接到所述電容器和第一電阻器之間的連接節(jié)點上。
全文摘要
耐高輸入電壓的輸入/輸出電路包括焊點、用于鉗位施加到該焊點的高壓以產(chǎn)生鉗位信號的鉗位電路和響應(yīng)該鉗位信號將焊點接收的輸入信號傳送給內(nèi)部電路并將該內(nèi)部電路的數(shù)據(jù)輸出給該焊點的緩沖單元。緩沖單元包括堆疊NMOS晶體管。當(dāng)高于電源的高壓被施加到焊點上時，堆疊NMOS晶體管導(dǎo)通，并且避免該堆疊NMOS晶體管被高壓損壞。當(dāng)靜電放電電壓被施加到焊點時，堆疊NMOS晶體管截止，并且避免該堆疊NMOS晶體管被靜電放電電流損壞。
文檔編號H01L27/085GK1822501SQ20061000441
公開日2006年8月23日 申請日期2006年2月10日 優(yōu)先權(quán)日2005年2月14日
發(fā)明者權(quán)奉載 申請人:三星電子株式會社