專利名稱：半導體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲裝置，尤其是涉及一種包括單元接觸墊片的半導體存儲裝置。
背景技術(shù)：
隨著半導體存儲裝置的存儲容量增加的發(fā)展，實際使用的是1GB的DRAM(為了簡短，下文中動態(tài)隨機存取存儲器稱為DRAM)。用于大容量半導體存儲裝置的元件尺寸進行小型化，具體地，DRAM的字線(行線)之間的間隔隨著存儲單元的小型化而減小。結(jié)果，要內(nèi)埋或嵌入行線內(nèi)的中間層膜的形成變得困難。由于晶體管容量已經(jīng)提高，需要低溫熱處理，并且溫度的進一步降低是形成中間層膜必不可少的。另外，在相對低的溫度下形成具有卓越涂覆性能的層間絕緣膜變得困難，并且在字線之間內(nèi)埋空間變得更困難。
作為第一常規(guī)實例，將在下面參考圖1A-1D來解釋由缺陷內(nèi)埋引起的問題。如圖1A中所示，設(shè)備分離區(qū)52形成在硅基片51內(nèi)，并且形成柵電極膜，柵電極膜具有柵極絕緣膜53、柵極下電極54、柵極上電極55和掩模氮化物膜56。此外，執(zhí)行圖案化以便形成柵電極。而且，用于形成單元接觸孔的側(cè)壁絕緣膜57形成在柵電極周圍。此時，存儲單元的柵電極7和外圍電路的柵電極13同時形成。然后，形成層間絕緣膜58。然而，當柵極之間的間隔窄時，內(nèi)埋缺陷出現(xiàn)，從而形成空隙59。接著，如圖1B中所示，使用典型的光刻工藝在單元部分上形成接觸孔的抗蝕圖案。此外，在對于氮化物膜具有蝕刻選擇性的自對齊蝕刻條件下，使用抗蝕圖案作為掩模來形成單元內(nèi)的接觸孔60。
接著，如圖1C中所示，將多晶硅埋入接觸孔內(nèi)，從而形成接觸塞61。在這種情況下，當形成空隙59時，多晶硅也在空隙59內(nèi)生長。此外，如圖1C中所示，盡管沿著垂直于字線的方向沒有問題，但如圖1D中所示，多晶硅62侵入空隙部分內(nèi)，從而在多晶硅塞之間出現(xiàn)電氣短路，因為空隙59沿著與字線平行的方向而形成在接觸塞61之間。
為了解決這些問題，本發(fā)明的發(fā)明人申請的專利作為現(xiàn)有應(yīng)用，即，公開號為JP11-340436的日本未審專利申請和公開號為JP2000-091530的日本未審專利申請。在公開號為JP11-340436的日本未審專利申請和公開號為JP2000-091530的日本未審專利申請中，描述了單元接觸墊片工藝，其中不是通過接觸孔而是通過電導體的其余圖案作為單元觸點的結(jié)構(gòu)，來形成單元觸點。在下文中，將解釋單元接觸墊片方法作為第二常規(guī)實例(在下文中，單元接觸墊片稱為cell-con pad)。
在圖2、3A和3B所示的單元接觸墊片方法中，設(shè)備分離區(qū)52形成在硅基片51內(nèi)，并且形成柵電極膜，柵電極膜包括柵極絕緣膜53、柵極下電極54、柵極上電極55和掩模氮化物膜56。對存儲單元的柵電極7進行圖案化，并且在柵電極周圍形成用于形成單元接觸孔的側(cè)壁絕緣膜57。此后，沉積多晶硅并對多晶硅進行圖案化，以便形成單元接觸墊片10。此后，形成層間絕緣膜11，并且對層間絕緣膜11和掩模氮化物膜56進行圖案化。此外，在外圍部分上對柵電極13進行圖案化。由于層間絕緣膜11是在單元接觸墊片10形成之后而形成的，即使當在柵電極7之間的層間絕緣膜11內(nèi)形成空隙22時，電氣短路也不出現(xiàn)在單元接觸墊片10之間。
然而，即使在這些單元接觸墊片方法中，根據(jù)本發(fā)明的發(fā)明人的知識能發(fā)現(xiàn)下述問題。圖3B是沿著圖2中切割線Y-Y’的橫剖視圖，當有缺陷地內(nèi)埋柵電極7之間的層間絕緣膜11時，沿著柵電極7在外圍上產(chǎn)生空隙31。此外，當形成外圍柵電極13和在外圍柵極上形成層間絕緣膜時，最外邊緣的單元接觸墊片30暴露給濕的液體、氣體或類似物。此外，如圖2中所示，通過包括單元柵電極之間和單元接觸墊片10之間的空間的進入路徑32，氣體或類似物可能必須擠入或侵入到位于更深背面上的單元接觸墊片10內(nèi)。侵入的氣體、濕氣或類似物腐蝕電極，并且使得擴散層和單元接觸墊片10彼此進行接觸的部分具有高電阻率。
此外，關(guān)于存儲單元的小型化，例如找到另一專利申請，即公開號為JP2001-118998的日本未審專利申請。在公開號為JP2001-118998的日本未審專利申請中，描述了一種技術(shù)，其中在存儲單元的外圍上提供虛擬接觸墊片，以便由此防止位線和字線之間的電氣短路。然而，任何一個專利申請都不包括對本發(fā)明的發(fā)明人發(fā)現(xiàn)的上述問題的認識，并且也沒有描述用于解決這些問題的任何手段。
如上所述，在形成存儲單元的常規(guī)單元接觸墊片方法中，存儲單元最外邊緣的單元接觸墊片30在例如外圍電路或類似物的柵電極的圖案化之類的工藝中暴露給濕的液體、氣體或類似物。結(jié)果，通過包括單元柵電極之間和單元接觸墊片10之間的空間的進入路徑32，氣體或類似物入侵到位于更深背面上的單元接觸墊片10內(nèi)。侵入的氣體、濕氣或類似物腐蝕電極，并且使得擴散層和觸點彼此進行接觸的部分具有高電阻率。然而，任何一個專利申請都不包括對上述問題的認識，并且也沒有描述用于解決這些問題的任何手段。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種小型化半導體存儲裝置，通過形成與字線(行線)交叉的虛擬單元接觸墊片而具有高度可靠性，即使當在單元接觸墊片工藝中字線之間的空間未被層間絕緣膜完全掩埋時，也形成具有高度可靠性的單元接觸墊片。
在本發(fā)明的第一方面，提供一種半導體存儲裝置，包括存儲單元陣列；由連續(xù)圖案形成的防蝕刻設(shè)備，該連續(xù)圖案在存儲單元陣列的外圍部分上與單元柵電極交叉。
優(yōu)選地，所述防蝕刻設(shè)備是由連續(xù)圖案在存儲單元陣列最外邊緣的單元接觸墊片的外部形成的虛擬單元接觸墊片。
優(yōu)選地，所述防蝕刻設(shè)備形成在存儲單元陣列的外圍部分的分離區(qū)內(nèi)。
優(yōu)選地，所述虛擬單元接觸墊片與單元柵電極垂直交叉。
優(yōu)選地，所述虛擬單元接觸墊片沿著存儲單元陣列的最外邊緣存儲單元的單元接觸墊片具有大約相同的間隔。
在本發(fā)明的第二方面，提供一種半導體存儲裝置，包括存儲單元陣列；其中布置由連續(xù)圖案形成的防蝕刻設(shè)備，該連續(xù)圖案在存儲單元陣列的外圍部分上與單元柵電極交叉。
優(yōu)選地，所述防蝕刻設(shè)備包括由連續(xù)圖案形成的虛擬單元接觸墊片，而且防蝕刻設(shè)備布置在存儲單元陣列最外邊緣的單元接觸墊片的外部。
優(yōu)選地，所述防蝕刻設(shè)備布置在存儲單元陣列的外圍部分的分離區(qū)內(nèi)。
優(yōu)選地，所述虛擬單元接觸墊片布置成與單元柵電極垂直交叉。
優(yōu)選地，所述虛擬單元接觸墊片布置成沿著存儲單元陣列的最外邊緣存儲單元的單元接觸墊片具有大約相同的間隔。
在本發(fā)明的第一和第二方面，優(yōu)選地，半導體存儲裝置包括虛擬單元接觸墊片；從擴散層到存儲單元陣列的位線；以及用作電容器下電極的取出電極的單元接觸墊片。
根據(jù)本發(fā)明的第一方面，能防止存儲單元的單元接觸墊片的腐蝕及其高電阻率的出現(xiàn)。
此外，根據(jù)本發(fā)明的第二方面，能獲得最佳小型化并具有高度可靠性的半導體存儲裝置。


圖1A-1D是第一常規(guī)實例的橫剖視圖；圖2是第二常規(guī)實例的平面圖；圖3A和3B是第二常規(guī)實例的橫剖視圖；圖4是依據(jù)本發(fā)明的第一實施例的平面圖；圖5A-5I是依據(jù)本發(fā)明的第一實施例的橫剖視圖；圖6是依據(jù)本發(fā)明的第二實施例的平面圖；圖7是依據(jù)本發(fā)明的第二實施例的橫剖視圖。
具體實施例方式
將在下面參考附圖詳細解釋本發(fā)明。
第一實施例參考圖4至圖5I來解釋第一實施例。圖4是平面圖，圖5A-5H是沿著圖4中剖切線X-X’的橫剖視圖，而圖5I是沿著圖4中剖切線Y-Y’的橫剖視圖。
圖4是圖解存儲單元陣列的端部的平面圖，只圖示了與本發(fā)明有關(guān)的圖案。用作字線(行線)的單元柵電極7沿圖中垂直方向(上下方向)布線，而單元接觸墊片10布置在單元柵電極7之間并沿水平方向(沿平行于紙張表面的方向)傾斜。一組三個單元接觸墊片10形成在連續(xù)激活區(qū)15內(nèi)。三個中的一個單元接觸墊片位于中心上，用作位線，將被作為電容器下電極的其余兩個單元接觸墊片、經(jīng)由單元柵電極7分別布置在位線的左右每側(cè)上。因此，連接到一根位線的兩個存儲單元形成在連續(xù)激活區(qū)15內(nèi)，其中成組的三個單元接觸墊片10連續(xù)地形成在激活區(qū)15內(nèi)。
在單元柵電極7的端部上，布置虛擬單元接觸墊片14。虛擬單元接觸墊片14具有與用在存儲單元內(nèi)的單元接觸墊片10的形式不同的形式，并且沿大約垂直于單元柵電極7的方向，在與單元柵電極7交叉的存儲單元陣列的末端上，形成為連續(xù)的線性圖案。虛擬單元接觸墊片14形成在設(shè)備分離區(qū)2上。另外，虛擬單元柵電極和用于外圍電路的外圍柵電極13都布置在設(shè)備分離區(qū)2的外部上。
如圖5A中所示，首先，設(shè)備分離區(qū)2形成在硅基片1內(nèi)。在形成柵極氧化物膜3之后，每個用作柵極下電極4的70nm的多晶硅以及用作柵極上電極5的100nm的W/WN都堆積在硅基片上。
接著，隨后形成掩模氮化物膜6，當執(zhí)行柵極蝕刻時，掩模氮化物膜6用作蝕刻掩模，并且用作絕緣體以便絕緣單元接觸墊片10，而且單元柵電極7堆積在柵極上電極5上，在柵極上電極5的整個表面上達到約200nm的厚度。
隨后，如圖5B中所示，通過使用典型的光刻法來形成單元柵極部分的抗蝕圖案。在這種情況下，抗蝕圖案大約只是用于單元部分，并且通過使用抗蝕圖案作為掩模來蝕刻掩模氮化物膜6。
隨后，通過使用掩模氮化物膜6作為掩模來蝕刻柵極上電極5和柵極下電極4。按照這樣的方式，形成單元部分的單元柵電極7。
然后，如圖5C中所示，在單元柵電極7的側(cè)壁上形成側(cè)壁絕緣膜8，以便電絕緣隨后形成的單元接觸墊片。
隨后，如圖5D中所示，變成單元接觸墊片的多晶硅9形成在整個表面上。接著，如圖5E中所示，通過使用典型的光刻法來形成單元接觸墊片的抗蝕圖案。通過使用抗蝕圖案作為掩模來蝕刻多晶硅以便形成單元接觸墊片10。
然后，如圖5F中所示，形成層間絕緣膜11。層間絕緣膜11用作單元接觸墊片10上的層間絕緣膜，并且也用作在處理外圍柵電極時使用的蝕刻掩模。
隨后，如圖5G中所示，通過使用典型的光刻法來形成用作外圍柵電極的抗蝕圖案。對于幾乎不同于單元部分的部分形成這種抗蝕圖案，而且單元部分在整個表面上都覆蓋有抗蝕圖案。通過使用抗蝕圖案作為掩模來蝕刻層間絕緣膜11和掩模氮化物膜6，并且形成用于形成柵電極的掩模絕緣膜12。接著，如圖5H中所示，通過使用掩模絕緣膜12作為掩模來蝕刻柵極上電極5和柵極下電極4，以形成外圍柵電極13。圖5I是此時在平行于柵極的方向上沿著圖4中剖切線Y-Y’的橫剖視圖。布置在圖4中所示字線的端部上的虛擬單元接觸墊片14布置在圖5I中所示的位置上。
通過與單元柵電極7交叉的連續(xù)圖案來形成虛擬單元接觸墊片14。如圖5I中所示，在平行于單元字線的方向上，可能產(chǎn)生的內(nèi)埋缺陷出現(xiàn)在單元中的單元接觸墊片10之間的層間絕緣膜11內(nèi)。然而，由于連續(xù)的虛擬單元接觸墊片14存在于最外邊緣上，因此能避免外部的濕氣、氣體或類似物的擠入或侵入。而且，即使當濕氣、氣體或類似物從外部擠入或侵入時，也避免濕氣、氣體或類似物入侵在虛擬單元接觸墊片14上。這是因為虛擬單元接觸墊片用作擋水板。因此，即使當內(nèi)埋缺陷出現(xiàn)在層間絕緣膜11內(nèi)時，也能確保單元觸點的可靠性。因此，在圖案化掩模絕緣膜和外圍柵電極的情況下，虛擬單元接觸墊片14用作防止蝕刻液體或氣體入侵的設(shè)備。
因此，在本實施例中，連續(xù)的虛擬單元接觸墊片14沿垂直于單元柵電極的方向，形成在單元柵電極的最外邊緣上。由于這種結(jié)構(gòu)，即使當內(nèi)埋缺陷出現(xiàn)在層間絕緣膜內(nèi)時，也能防止?jié)駳?、氣體或類似物從外部入侵。結(jié)果，能防止由于濕氣、氣體或類似物從外部入侵而引起的電極腐蝕。而且，能防止擴散層和觸點的接觸部分具有高電阻率。因此，能獲得具有高可靠性的小型化半導體存儲裝置。
第二實施例參考圖6和7來解釋第二實施例。圖6是平面圖，而圖7是沿著圖6中剖切線Y-Y’的橫剖視圖。在本實施例中，第一實施例和第二實施例之間的區(qū)別只在于虛擬單元接觸墊片14的形狀，并且第二實施例的其他部件與第一實施例中的部件相同。虛擬單元接觸墊片14在第二實施例中的形狀配置成鋸齒狀連續(xù)圖案，以某種方式與單元柵電極交叉，以便沿著最外邊緣的存儲單元圖案保持大約恒定的間隔。
根據(jù)圖6的平面圖可很清楚，虛擬單元接觸墊片14總是布置在比最外邊緣的單元圖案更靠外的側(cè)面上。結(jié)果，即使當層間絕緣膜11內(nèi)的內(nèi)埋缺陷出現(xiàn)時，也能確保設(shè)備的可靠性。在圖7的橫剖視圖中，在最外邊緣的單元接觸墊片30和虛擬單元接觸墊片14之間形成空隙，并且在虛擬單元接觸墊片14的外側(cè)上也形成空隙。然而，通過隔絕形成在虛擬單元接觸墊片14周圍的空隙31，能避免濕氣、氣體或類似物從外部入侵。濕氣、氣體或類似物從外部到最外邊緣的單元接觸墊片30，而且到內(nèi)部上的單元接觸墊片10的入侵不再出現(xiàn)。由于能避免濕氣、氣體或類似物從外部入侵，因此能確保單元接觸墊片的可靠性。
在第二實施例中，由于形成虛擬單元接觸墊片14，該虛擬單元接觸墊片具有以某種方式與單元柵電極交叉的鋸齒狀連續(xù)圖案，以便沿著最外邊緣的存儲單元圖案保持大約恒定的間隔。由于這種結(jié)構(gòu)，即使當內(nèi)埋缺陷出現(xiàn)在層間絕緣膜11內(nèi)時，也能防止?jié)駳?、氣體或類似物從外部入侵。因此，能防止由于濕氣、氣體或類似物從外部入侵而引起的電極腐蝕。而且，能防止擴散層和觸點的接觸部分具有高電阻率。因此，能獲得具有高可靠性的小型化半導體存儲裝置。
盡管已經(jīng)參考具體實施例描述了本發(fā)明，描述是對本發(fā)明的說明，而不能解釋為限定本發(fā)明。顯而易見能進行各種修改和變化而不脫離本發(fā)明的范圍。
權(quán)利要求
1.一種半導體存儲裝置，包括存儲單元陣列；由連續(xù)圖案形成的防蝕刻設(shè)備，該連續(xù)圖案在存儲單元陣列的外圍部分與單元柵電極交叉。
2.根據(jù)權(quán)利要求1所述的半導體存儲裝置，其中所述防蝕刻設(shè)備是由連續(xù)圖案在存儲單元陣列最外邊緣的單元接觸墊片的外部形成的虛擬單元接觸墊片。
3.根據(jù)權(quán)利要求1所述的半導體存儲裝置，其中所述防蝕刻設(shè)備形成在存儲單元陣列的外圍部分的分離區(qū)內(nèi)。
4.根據(jù)權(quán)利要求2所述的半導體存儲裝置，其中所述虛擬單元接觸墊片與單元柵電極垂直交叉。
5.根據(jù)權(quán)利要求2所述的半導體存儲裝置，其中所述虛擬單元接觸墊片沿著存儲單元陣列的最外邊緣存儲單元的單元接觸墊片具有大約相同的間隔。
6.一種半導體存儲裝置，包括存儲單元陣列；其中布置由連續(xù)圖案形成的防蝕刻設(shè)備，該連續(xù)圖案在存儲單元陣列的外圍部分與單元柵電極交叉。
7.根據(jù)權(quán)利要求6所述的半導體存儲裝置，其中所述防蝕刻設(shè)備包括由連續(xù)圖案形成的虛擬單元接觸墊片，而且所述防蝕刻設(shè)備布置在存儲單元陣列最外邊緣的單元接觸墊片的外部。
8.根據(jù)權(quán)利要求6所述的半導體存儲裝置，其中所述防蝕刻設(shè)備布置在存儲單元陣列的外圍部分的分離區(qū)內(nèi)。
9.根據(jù)權(quán)利要求7所述的半導體存儲裝置，其中所述虛擬單元接觸墊片布置成與單元柵電極垂直交叉。
10.根據(jù)權(quán)利要求7所述的半導體存儲裝置，其中所述虛擬單元接觸墊片布置成沿著存儲單元陣列的最外邊緣存儲單元的單元接觸墊片具有大約相同的間隔。
11.根據(jù)權(quán)利要求1或6所述的半導體存儲裝置，包括虛擬單元接觸墊片；從擴散層到存儲單元陣列的位線；用作電容器下電極的取出電極的單元接觸墊片。
全文摘要
在單元接觸墊片方法中，與單元柵電極交叉的連續(xù)虛擬單元接觸墊片形成在存儲單元陣列的外圍部分上。虛擬單元接觸墊片阻止液體和氣體穿過空隙而入侵，并且防止單元接觸墊片受腐蝕和具有高電阻率。
文檔編號H01L27/10GK1822369SQ20061000920
公開日2006年8月23日 申請日期2006年2月15日 優(yōu)先權(quán)日2005年2月16日
發(fā)明者高石芳宏 申請人:爾必達存儲器股份有限公司