專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的制造方法，特別是涉及晶片級(jí)芯片封裝的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
通常，在硅襯底上形成有晶體管元件的半導(dǎo)體裝置使用圖11所示的結(jié)構(gòu)。1是硅襯底，2是安裝硅襯底1的散熱板等島形部，3是引線端子，4是密封用樹(shù)脂。
如圖11所示，形成有晶體管元件的硅襯底1經(jīng)由焊錫等焊料5固定安裝在銅基材的散熱板等島形部2上，且由接合引線將晶體管元件的基電極、發(fā)射電極與配置于硅襯底1周邊的引線端子3電連接。與集電極連接的引線端子與島形部一體形成，在通過(guò)將硅襯底安裝在島形部上，進(jìn)行電連接后，由環(huán)氧樹(shù)脂等熱硬性樹(shù)脂4進(jìn)行傳遞模制。
樹(shù)脂模制的半導(dǎo)體裝置通常作為與安裝在玻璃環(huán)氧襯底等安裝襯底上，且安裝在安裝襯底上的其它半導(dǎo)體裝置、電路元件電連接，用于進(jìn)行規(guī)定的電路動(dòng)作的一個(gè)部件使用。
但是，當(dāng)實(shí)際上將具有功能的半導(dǎo)體芯片面積和安裝面積之比作為有效面積率考慮時(shí)，在樹(shù)脂模制的半導(dǎo)體裝置中，判斷為有效面積率極低。有效面積率低，構(gòu)成安裝面積大部分與具有功能的半導(dǎo)體芯片無(wú)直接關(guān)系的死區(qū)，妨礙安裝襯底30的高密度小型化。
特別是，該問(wèn)題在封裝尺寸小的半導(dǎo)體裝置中非常顯著。例如圖12所示，搭載于EIAJ規(guī)格的SC-75A外形的半導(dǎo)體芯片的最大尺寸最大為0.40mm×0.40mm。如圖12所示，樹(shù)脂模制該半導(dǎo)體芯片時(shí)，則半導(dǎo)體裝置的整體尺寸為1.6mm×1.6mm。該半導(dǎo)體芯片的面積為0.16mm2，安裝半導(dǎo)體裝置的安裝面積考慮與半導(dǎo)體裝置的面積大致相同，為2.56mm2，因此，該半導(dǎo)體裝置的有效面積率約為6.25％，構(gòu)成安裝面積大部分與具有功能的半導(dǎo)體芯片的面積沒(méi)有直接關(guān)系的死區(qū)。
近年來(lái)在電子設(shè)備，例如筆記本電腦、攜帶信息處理裝置、攝像機(jī)、手機(jī)、數(shù)碼相機(jī)、液晶電視等中使用的安裝襯底伴隨電子設(shè)備主體的小型化，用于其內(nèi)部的安裝襯底也由高密度小型化的傾向。
但是，在上述半導(dǎo)體裝置中，由于死區(qū)大，故妨礙小型化。
但是，本發(fā)明者提案有特開(kāi)平10-12651號(hào)公報(bào)作為提高有效面積率的在先技術(shù)。如圖13所示，該在先技術(shù)中包括半導(dǎo)體襯底60；有源元件形成區(qū)域61，其形成有源元件；一外部連接用電極62，其是形成于有源元件形成區(qū)域61的有源元件的一個(gè)電極，用于進(jìn)行外部連接；其它外部連接用電極63、64，其與有源元件形成區(qū)域61電分離，將襯底60的一部分作為有源元件的其它電極的外部電極；連接裝置65，其將有源元件的其它電極和其它外部連接用電極63、64連接。在有源元件形成區(qū)域61的表面設(shè)有P+型基極區(qū)域71、N+型發(fā)射極區(qū)域72、N+型護(hù)環(huán)擴(kuò)散區(qū)域73、覆蓋其表面的絕緣膜74、基電極75、發(fā)射電極76、連接用電極77。樹(shù)脂層78設(shè)于絕緣膜74上，一體地支承有源元件形成區(qū)域61和其它外部連接用電極63、64。
專利文獻(xiàn)1特開(kāi)平10-12651號(hào)公報(bào)(參照?qǐng)D1)但是，在上述芯片尺寸封裝的半導(dǎo)體裝置中，由于為由縫隙孔80將半導(dǎo)體襯底60分離的結(jié)構(gòu)，故需要由樹(shù)脂層78在同一平面進(jìn)行支承固定，但由于與絕緣膜74粘接，且為均勻的厚度，故存在難以得到足夠的強(qiáng)度的實(shí)用上的大問(wèn)題。
另外，由于縫隙孔80從半導(dǎo)體襯底80的背面形成，故還存在沒(méi)有作為基準(zhǔn)的標(biāo)記，而難以進(jìn)行形成縫隙孔時(shí)的對(duì)位的問(wèn)題點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明是鑒于這樣的問(wèn)題點(diǎn)而構(gòu)成的，其目的在于，提供最適合實(shí)用化的晶片級(jí)芯片封裝的半導(dǎo)體裝置的制造方法。
本發(fā)明提供半導(dǎo)體裝置的制造方法，其具有在主面上具有用于形成電路元件的第一區(qū)域、和在所述第一區(qū)域周邊與所述第一區(qū)域以一定間隔分開(kāi)配置的多個(gè)第二區(qū)域的半導(dǎo)體襯底的上面形成外延層的工序；在所述第一區(qū)域的所述外延層上形成電路元件的工序；在所述外延層的所述第一區(qū)域和第二區(qū)域的分界形成階梯部分的工序；在所述外延層的所述第二區(qū)域形成從表面到達(dá)所述半導(dǎo)體襯底的通孔和從所述階梯部分到達(dá)所述半導(dǎo)體襯底的分離槽，并在所述通孔內(nèi)形成由金屬構(gòu)成的貫通電極的工序；在所述外延層表面形成用于將所述電路元件的電極和所述貫通電極電連接的連接裝置，并在所述外延層表面形成一體地支承所述第一區(qū)域及第二區(qū)域的樹(shù)脂層，提高與所述階梯部分的附著性的工序；從背面研削所述半導(dǎo)體襯底，使其變薄，使所述貫通電極和所述分離槽從所述第二區(qū)域的背面露出，將所述第一區(qū)域的所述半導(dǎo)體襯底和所述第二區(qū)域的所述半導(dǎo)體襯底電分離，形成由所述第二區(qū)域的所述半導(dǎo)體襯底構(gòu)成的外部連接用電極的工序。
另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，所述貫通電極通過(guò)鍍銅處理而形成在所述通孔內(nèi)。
本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，所述階梯部分將所述半導(dǎo)體襯底的所述第一區(qū)域和所述第二區(qū)域分別包圍而形成。
本發(fā)明提供半導(dǎo)體裝置，在所述分離槽內(nèi)填充絕緣物。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，由于可同時(shí)從外延層表面形成通孔和分離槽，故兩者的位置自對(duì)準(zhǔn)地形成。由此，可不需要進(jìn)行形成于通孔內(nèi)的貫通電極和分離槽的對(duì)位。
其結(jié)果是，分離槽可靠地形成在樹(shù)脂層的附著性及強(qiáng)度強(qiáng)的階梯部分，且可將第一區(qū)域和第二區(qū)域支承固定在同一平面內(nèi)。
另外，在階梯部分，半導(dǎo)體襯底的第一區(qū)域及第二區(qū)域都形成臺(tái)階狀的階梯，且在分離槽的區(qū)域?qū)?shù)脂層形成得最厚。由此，可增大樹(shù)脂層和半導(dǎo)體襯底的第一區(qū)域及第二區(qū)域周邊的樹(shù)脂層的粘接面積，也可以進(jìn)一步增強(qiáng)樹(shù)脂層自身的強(qiáng)度。而且，在分離槽內(nèi)充填有絕緣物，也可以大幅提高來(lái)自外部的吸濕性。
由于分離槽和通孔同時(shí)形成，從而可將工序數(shù)減少。
另外，由于由金屬形成貫通電極，從而連接電阻值降低。


圖1是說(shuō)明由本發(fā)明的制造方法完成的半導(dǎo)體裝置的剖面圖；圖2是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖3是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖4是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖5是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；
圖6是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖7是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖8是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖9是說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置的制造方法的剖面圖；圖10是說(shuō)明本發(fā)明其它實(shí)施例的半導(dǎo)體裝置的制造方法的平面圖；圖11是說(shuō)明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖；圖12是說(shuō)明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖；圖13上說(shuō)明現(xiàn)有的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。
附圖標(biāo)記10 半導(dǎo)體襯底11 外延層12 第一區(qū)域13、14 第二區(qū)域27、28 貫通電極30 分離槽31 階梯部分32、33 金屬細(xì)線34 樹(shù)脂層35 通孔36、37、38 外部連接用電極40 抗蝕劑41 絕緣物具體實(shí)施方式
下面，參照附圖詳細(xì)說(shuō)明用于實(shí)施本發(fā)明的最優(yōu)形態(tài)。
圖1是說(shuō)明由本發(fā)明的制造方法完成的半導(dǎo)體裝置的剖面圖。圖2～圖9是說(shuō)明用于實(shí)施本發(fā)明的最優(yōu)形態(tài)的半導(dǎo)體裝置的制造方法的剖面圖，圖10是說(shuō)明用于實(shí)施本發(fā)明的最優(yōu)形態(tài)的半導(dǎo)體裝置的電極的配置關(guān)系的平面圖。
如圖1所示，由本發(fā)明的制造方法完成的半導(dǎo)體裝置具有半導(dǎo)體襯底，其具有第一區(qū)域及第二區(qū)域；多個(gè)電極，其與設(shè)于所述第一區(qū)域的電路元件及所述電路元件連接；外部連接用電極，其具有埋入所述第二區(qū)域的金屬的貫通電極；分離槽，其將所述第一區(qū)域和第二區(qū)域的所述半導(dǎo)體襯底分離；連接裝置，其用于將所述電極和所述外部連接用電極電連接；階梯部分，其設(shè)于與所述分離槽鄰接的所述半導(dǎo)體襯底的所述第一區(qū)域及第二區(qū)域表面，使所述半導(dǎo)體襯底露出；樹(shù)脂層，其含有所述階梯部分，且在所述半導(dǎo)體襯底的所述第一區(qū)域及第二區(qū)域的表面一體地支承所述半導(dǎo)體襯底。
半導(dǎo)體襯底10使用N+型單晶硅襯底，利用外延生長(zhǎng)技術(shù)在該襯底10上形成N-型外延層11。半導(dǎo)體襯底10中央的第一區(qū)域12構(gòu)成形成功率MOS、晶體管等有源電路元件的有源元件形成區(qū)域，兩側(cè)的第二區(qū)域13、14構(gòu)成連接電路元件的電極的外部連接用電極區(qū)域15、16。
電路元件在為晶體管的情況下，外延層11構(gòu)成集電極區(qū)域，在外延層11表面由P型基極區(qū)域17、N+型發(fā)射極區(qū)域18、N+型護(hù)環(huán)區(qū)域19構(gòu)成。電路元件的表面由氧化膜20覆蓋，且經(jīng)由各接觸孔，通過(guò)噴濺鋁而形成基電極21、發(fā)射電極22、護(hù)環(huán)23。
在第二區(qū)域13、14表面也同樣形成與電路元件進(jìn)行連接的連接用電極25、26，形成使第二區(qū)域13、14從表面到達(dá)背面的貫通電極27、28。該貫通電極27、28由銅等金屬形成，在第二區(qū)域13、14的背面露出。因此，外部連接用電極實(shí)質(zhì)上由第二區(qū)域13表面的連接用電極25、26和貫通電極27、28形成，由于其全部為金屬制，故可降低抽出電阻值。
分離槽30將第一區(qū)域12和第二區(qū)域13、14電分離且機(jī)械分離，蝕刻形成半導(dǎo)體襯底10。
階梯部分31是將第一區(qū)域12周圍及第二區(qū)域周圍的半導(dǎo)體襯底10的外延層11蝕刻，使其露出的部分，與分離槽30鄰接，設(shè)置階梯部分31。另外，在第二區(qū)域13、14的外周也同樣設(shè)置階梯部分31。都是以將與樹(shù)脂的粘接性提高為目的。
電路元件的電極，即基電極21及發(fā)射電極22通過(guò)金屬細(xì)線32、33的接合而與外部連接用電極的連接用電極25、26連接。作為連接裝置，除此之外，也可以使用預(yù)先形成有配線的玻璃環(huán)氧樹(shù)脂襯底等。
半導(dǎo)體襯底10的表面由樹(shù)脂層34一體地覆蓋，并將由分離槽30分離的半導(dǎo)體襯底10的第一區(qū)域12和第二區(qū)域13、14一體支承，使其保持在同一平面。另外，樹(shù)脂層34也保護(hù)金屬細(xì)線32、33。
該樹(shù)脂層34在階梯部分31與半導(dǎo)體襯底10的外延層11直接接觸，使密封性提高。作為樹(shù)脂層34聚酰亞胺樹(shù)脂最適合，但也可以將其與硅類樹(shù)脂及環(huán)氧樹(shù)脂組合使用。
在這樣的結(jié)構(gòu)中，由階梯部分31、外延層11的表面、氧化膜20及各電極形成臺(tái)階狀的階梯，可增加與樹(shù)脂層34的粘接面積，且可增加與樹(shù)脂層34的附著性。特別是，形成分離槽30的部分可使樹(shù)脂層34形成得最厚。另外，由于分離槽30由絕緣物充填，故也可以提高吸濕性。另外，設(shè)于第二區(qū)域13、14外周的階梯部分31也同樣使吸濕性提高。
參照?qǐng)D2～圖10說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，具有在主面上具有用于形成電路元件的第一區(qū)域、和在所述第一區(qū)域周邊與所述第一區(qū)域以一定間隔分開(kāi)配置的多個(gè)第二區(qū)域的半導(dǎo)體襯底的上面形成外延層的工序；在所述第一區(qū)域的所述外延層上形成電路元件的工序；在所述外延層的所述第一區(qū)域和第二區(qū)域的分界形成階梯部分的工序；在所述外延層的所述第二區(qū)域形成從表面到達(dá)所述半導(dǎo)體襯底的通孔和從所述階梯部分到達(dá)所述半導(dǎo)體襯底的分離槽，并在所述通孔內(nèi)形成由金屬構(gòu)成的貫通電極的工序；在所述外延層表面形成用于將所述電路元件的電極和所述貫通電極電連接的連接裝置的工序；在所述外延層表面形成一體地支承所述第一區(qū)域及第二區(qū)域的樹(shù)脂層，提高與所述階梯部分的附著性的工序；從背面研削所述半導(dǎo)體襯底，使其變薄，使所述貫通電極和所述分離槽從所述第二區(qū)域的背面露出，將所述第一區(qū)域的所述半導(dǎo)體襯底和所述第二區(qū)域的所述半導(dǎo)體襯底電分離，形成由所述第二區(qū)域的所述半導(dǎo)體襯底構(gòu)成的外部連接用電極的工序。
首先，如圖2所示，在主面上具有用于形成電路元件的第一區(qū)域12、和在第一區(qū)域12周邊與第一區(qū)域12以一定間隔離開(kāi)配置的多個(gè)區(qū)域13、14的半導(dǎo)體襯底10上面形成外延層11。
如圖2所示，利用外延層生長(zhǎng)技術(shù)，在由N+型單晶硅構(gòu)成的半導(dǎo)體襯底10上形成N-型外延層11。在半導(dǎo)體襯底10的一部分區(qū)域，區(qū)分成形成有功率MOSFET及晶體管等有源電路元件的第一區(qū)域12、和形成有外部連接用電極的第二區(qū)域13、14。
其次，如圖3所示，在第一區(qū)域12的外延層11上形成電路元件。
在半導(dǎo)體襯底10的N-型外延層11上形成由熱氧化膜及CVD形成的Si氧化膜等絕緣膜20后，在該絕緣膜20的一部分形成開(kāi)口，使N-型外延層11露出。在對(duì)該露出的區(qū)域的N-型外延層11選擇地注入硼(B)等P型雜質(zhì)后，通過(guò)進(jìn)行熱擴(kuò)散，在第一區(qū)域12的N-型外延層11上形成島形部狀的基極區(qū)域17。
在形成基極區(qū)域17后，在第一區(qū)域12上再次形成絕緣膜20。在基極區(qū)域17一部分的絕緣膜20上形成開(kāi)口，使基極區(qū)域17的一部分露出，在對(duì)露出的基極區(qū)域17內(nèi)選擇注入磷(P)、銻(Sb)等N+型雜質(zhì)時(shí)，通過(guò)進(jìn)行熱擴(kuò)散，形成晶體管的發(fā)射極區(qū)域18。在本實(shí)施例中，在形成該發(fā)射極區(qū)域18的同時(shí)，形成包圍基極區(qū)域17的環(huán)狀的N+型護(hù)環(huán)區(qū)域19。
在半導(dǎo)體襯底10表面形成氧化硅膜及氮化硅膜等絕緣膜20。
如圖4所示，在外延層11的第一區(qū)域12和第二區(qū)域13、14的分界形成階梯部分31。
在本工序中，將位于第一區(qū)域12和第二區(qū)域13、14的分界的區(qū)域的外延層11上的絕緣膜20除去，蝕刻外延層11表面，形成階梯部分31。此時(shí)，也可以在第二區(qū)域13、14周邊部分的外延層11上同時(shí)形成階梯部分31。通過(guò)形成階梯部分31，使第一區(qū)域12的周圍和第二區(qū)域13、14的周圍從絕緣膜20露出，進(jìn)而，由階梯部分31、外延層11表面、氧化膜20及各電極形成臺(tái)階狀的階梯，可增加與樹(shù)脂層34的粘接面積，可將與樹(shù)脂層34的粘接面積放大。
如圖5所示，在外延層11的第二區(qū)域13、14上形成從表面到達(dá)半導(dǎo)體襯底10的通孔35和從階梯部分31到達(dá)半導(dǎo)體襯底10的分離槽30，在通孔35內(nèi)形成由金屬構(gòu)成的貫通電極27、28。
以抗蝕劑40為掩模，通過(guò)從表面干式蝕刻外延層11，形成粗細(xì)(或?qū)挾?為70μm程度，長(zhǎng)度(或深度)為80μm程度的通孔35。作為干式蝕刻使用的蝕刻氣體，使用至少含有SF7、O2、及C4F8的氣體。通孔35從表面形成到半導(dǎo)體襯底10。通孔35的具體線狀既可以為圓筒狀，也可以為角柱狀。
在本工序中，在形成該通孔35時(shí)，同時(shí)從階梯部分31以抗蝕劑40為研磨，從表面干式蝕刻外延層11，由此，使寬度20～100μm，長(zhǎng)度(或深度)為80μm程度的分離槽30到達(dá)半導(dǎo)體襯底10。由此，由于通孔35和分離槽30由同一抗蝕劑40為掩模，故具有自對(duì)準(zhǔn)的效果，可不必對(duì)雙方進(jìn)行對(duì)位。在此，由于寬度不同，從而蝕刻深度稍微不同。例如，寬度寬，但槽的深度深。
其次，分離槽30選擇地由CVD氧化膜等絕緣膜41埋入。
另外，在通孔35的內(nèi)部形成貫通電極27、28。貫通電極27、28的形成可通過(guò)鍍敷處理及噴濺進(jìn)行。
在通過(guò)鍍敷處理形成貫通電極27、28時(shí)，首先，在通孔35的內(nèi)壁及外延層11的氧化膜20的表面整個(gè)區(qū)域形成由厚度數(shù)百nm程度的Cu構(gòu)成的籽晶層(未圖示)。其次，通過(guò)進(jìn)行將該籽晶層作為電極使用的電解鍍敷，在通孔35的內(nèi)壁形成由Cu構(gòu)成的貫通電極27、28。
在此，通孔35的內(nèi)部由通過(guò)鍍敷處理形成的Cu完全埋入，但該埋入也可以不完全。即，也可以在通孔35內(nèi)部設(shè)置空洞。
進(jìn)而，如圖6所示，進(jìn)行電路元件的電極的形成。將氧化膜20上的Cu除去，蝕刻形成將基極區(qū)域17表面露出的基極接觸孔及將發(fā)射極區(qū)域18表面露出的發(fā)射極接觸孔。在本實(shí)施例中，由于形成有護(hù)環(huán)區(qū)域19，故同時(shí)也形成用于將護(hù)環(huán)區(qū)域19表面露出的護(hù)環(huán)接觸孔。
然后，在由基極接觸孔、發(fā)射極接觸孔、外部連接用接觸孔及護(hù)環(huán)接觸孔露出的基極區(qū)域17、發(fā)射極區(qū)域18、貫通電極27、28及護(hù)環(huán)區(qū)域19上選擇地蒸鍍或噴濺鋁等金屬材料，選擇地形成基電極21、發(fā)射電極22、連接用電極25、26及護(hù)環(huán)23。也可以在貫通電極27、28和連接用電極25、26之間設(shè)置勢(shì)壘金屬。例如也可以僅Ti，或在下層形成Ti，在其上層形成TiN，并在其上形成Al。
如圖7所示，在外延層11表面形成用于將電路元件的電極和貫通電極27、28電連接的連接裝置32、33，且在外延層11表面形成一體支承第一區(qū)域12及第二區(qū)域13、14的樹(shù)脂層34，提高與階梯部分31的附著性。
通過(guò)將與基電極21及發(fā)射電極22對(duì)應(yīng)的連接用電極25、26與金屬細(xì)線32、33接合，形成連接裝置。另外，也可以代替作為連接裝置的金屬細(xì)線32、33使用在玻璃環(huán)氧樹(shù)脂襯底、陶瓷襯底、絕緣處理了的金屬襯底、苯酚襯底、硅襯底等襯底上形成有配線的配線襯底。在此，在圖7中，在貫通電極27、28正上方進(jìn)行引線焊接，但形成貫通電極的通孔35內(nèi)部未完全埋入，而為中空，在內(nèi)壁形成薄膜的情況下，在從該通孔錯(cuò)開(kāi)的位置延伸連接用電極，且也可以在該位置進(jìn)行引線焊接。
如上所述，該樹(shù)脂層34將連接晶體管的基電極17、發(fā)射電極18、和連接用電極25、26的連接裝置從襯底10絕緣，同時(shí)，將第一區(qū)域12及第二區(qū)域13、14機(jī)械地分離，此時(shí)，一體地支承第一區(qū)域12及第二區(qū)域13、14。作為樹(shù)脂層34，只要具有粘接性和絕緣性即可，例如，聚酰胺類樹(shù)脂最好。
在襯底10表面，由例如旋涂2μ～50μ膜厚的聚酰胺樹(shù)脂，在規(guī)定時(shí)間燒成后，研磨處理其表面，形成平坦化的樹(shù)脂層34。
如圖8所示，從背面進(jìn)行研削，使半導(dǎo)體襯底10減薄，使貫通電極27、28和分離槽30從第二區(qū)域13、14的背面露出，將第一區(qū)域12的半導(dǎo)體襯底和第二區(qū)域13、14的半導(dǎo)體襯底10電分離，形成由第二區(qū)域13、14的半導(dǎo)體襯底10構(gòu)成的外部連接用電極。
由石蠟等將半導(dǎo)體襯底10的表面粘貼在支座上，從半導(dǎo)體襯底10的背面進(jìn)行背面蝕刻，削去半導(dǎo)體襯底10的不需要的部分，使其從約400μm薄至100μm程度。此時(shí)，貫通電極27、28及分離槽30從半導(dǎo)體襯底10的背面露出，將形成有電路元件的第一區(qū)域12和設(shè)有貫通電極27、28的第二區(qū)域13、14自動(dòng)地電分離，且機(jī)械上由上述的樹(shù)脂層34一體地支承第一區(qū)域12和第二區(qū)域13、14的半導(dǎo)體襯底10。因此，由于貫通電極27、28從外延層11表面到達(dá)半導(dǎo)體襯底10的背面，故可大幅降低電極的取出電阻。圖面中，貫通電極和分離槽的深度相同，但實(shí)際上槽的寬度越窄，槽的深度越淺。因此，到槽的深度淺的位置露出，如若進(jìn)行研削、背面蝕刻，則可將其全部露出。
在此，如圖10所示，分離槽30被設(shè)置在將具有形成于襯底10上的電路元件的第一區(qū)域12、和在大致中央埋入作為外部連接用電極的貫通電極27、28的第二區(qū)域13、14機(jī)械且電分離的位置(點(diǎn)劃線區(qū)域)。分離槽30的寬度為確保與分離后鄰接的區(qū)域12、13、14的絕緣性，例如約為0.1mm。第一區(qū)域12形成0.5mm×0.5mm，第二區(qū)域13、14被設(shè)定為0.3mm×0.2mm。最后，通過(guò)將由形成于襯底10上的第一區(qū)域12、第二區(qū)域13、14構(gòu)成的晶體管單元X在斜線部分切割，將其各個(gè)分離，完成半導(dǎo)體裝置。
根據(jù)本發(fā)明，如圖9所示，在半導(dǎo)體襯底10的第一區(qū)域12背面設(shè)有接觸電極用外部連接用電極36，在半導(dǎo)體襯底10的第二區(qū)域13、14背面設(shè)有基電極用外部連接用電極37、發(fā)射電極用的外部連接用電極38。各外部連接用電極36、37、38在分離槽30及周邊進(jìn)行倒角蝕刻，鍍敷形成焊接性優(yōu)良的金屬，各外部連接用電極36、37、38為防止焊接時(shí)的短路而配置成三角狀，但也可以為直線狀。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其具有在主面上具有用于形成電路元件的第一區(qū)域、和在所述第一區(qū)域周邊與所述第一區(qū)域以一定間隔分開(kāi)配置的多個(gè)第二區(qū)域的半導(dǎo)體襯底的上面形成外延層的工序；在所述第一區(qū)域的所述外延層上形成電路元件的工序；在所述外延層的所述第一區(qū)域和第二區(qū)域的分界形成階梯部分的工序；在所述外延層的所述第二區(qū)域形成從表面到達(dá)所述半導(dǎo)體襯底的通孔和從所述階梯部分到達(dá)所述半導(dǎo)體襯底的分離槽，并在所述通孔內(nèi)形成由金屬構(gòu)成的貫通電極的工序；在所述外延層表面形成用于將所述電路元件的電極和所述貫通電極電連接的連接裝置，并在所述外延層表面形成一體地支承所述第一區(qū)域及第二區(qū)域的樹(shù)脂層，提高與所述階梯部分的附著性的工序；從背面研削所述半導(dǎo)體襯底，使其變薄，使所述貫通電極和所述分離槽從所述第二區(qū)域的背面露出，將所述第一區(qū)域的所述半導(dǎo)體襯底和所述第二區(qū)域的所述半導(dǎo)體襯底電分離，形成由所述第二區(qū)域的所述半導(dǎo)體襯底構(gòu)成的外部連接用電極的工序。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，所述貫通電極通過(guò)鍍銅處理而在所述通孔內(nèi)形成。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，所述階梯部分將所述半導(dǎo)體襯底的所述第一區(qū)域和所述第二區(qū)域分別包圍而形成。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述分離槽內(nèi)充填絕緣物。
全文摘要
在晶片級(jí)芯片封裝的半導(dǎo)體裝置中，由于半導(dǎo)體襯底(60)為由間隙孔(80)分離的結(jié)構(gòu)，故需要由樹(shù)脂層(78)支承在同一平面上，但由于與絕緣膜(74)粘接，且為均勻的厚度，故存在不能得到足夠的強(qiáng)度的實(shí)用上的大問(wèn)題。同時(shí)形成通孔(35)和分離槽(30)，而省去兩者的對(duì)位，其中，通孔設(shè)于第二區(qū)域(13、14)，形成貫通電極(27、28)，分離槽將第一區(qū)域(12)和第二區(qū)域(13、14)分離。
文檔編號(hào)H01L21/00GK1841651SQ20061000925
公開(kāi)日2006年10月4日 申請(qǐng)日期2006年2月15日 優(yōu)先權(quán)日2005年3月29日
發(fā)明者安藤守 申請(qǐng)人:三洋電機(jī)株式會(huì)社