專利名稱：半導體芯片及其制造方法
技術領域：
本發(fā)明涉及具有熔絲的半導體芯片，以及制造這種半導體芯片的方法。
背景技術：
將熔絲引入到半導體裝置中用于多種目的。諸如DRAM等存儲器引入熔絲，用于冗余替換，通過冗余替換，允許用冗余位來代替錯誤位操作(K.Arndt等的Reliability of Laser Activated Metal Fuses inDRAMs，1999IEEE/CPMT Int′l Electronics Manufacturing TechnologySymposium，第389-394頁)。在這種情況中，在晶片處理之后對半導體裝置的操作進行測試，如果發(fā)現(xiàn)任何錯誤位，則熔斷連接到該錯誤位的熔絲，以便用冗余位替換該錯誤位。
熔絲還被引入到多個目標邏輯電路中，用于半導體裝置中邏輯電路的電壓調整或定時調整。在這種情況中，在晶片處理之后，測量內部電壓和定時，并且熔斷熔絲，以便獲得期望的電壓或定時。
另一個例子是引入多個熔絲，并且根據(jù)熔絲熔斷與否，分別與信息“1”或“0”相關，從而實現(xiàn)半導體裝置的識別。例如，將128個熔絲引入到每個半導體芯片中實現(xiàn)了將128位信息存儲到每個半導體芯片中。允許每個半導體芯片保持不同的信息使得使用熔絲作為識別器或標識器成為可能，并使得識別各個半導體芯片成為可能。
日本再公開的PCT國際公開專利申請WO98/09327披露了一種使用反熔絲系統(tǒng)FPGA來制造門陣列的技術，并具有與FPGA相同的邏輯功能，其中在FPGA的反熔絲形成之前和之后，使用共同的光掩模將FPGA和門陣列兩者共同的元件和互連形成在相同的半導體襯底上，并且在形成反熔絲部分和對應的門陣列的接觸孔的步驟中，使用兩者專用的光掩模。使用通過將FPGA的反熔絲部分的寫信息轉換成門陣列的接觸孔信息而獲得的圖案數(shù)據(jù)來制作門陣列專用的光掩模。這使得制造具有與FPGA完全相同的邏輯功能和性能的門陣列成為可能，并且據(jù)說，這通常產(chǎn)生如下效果，使得在制造過程從FPGA處理轉到門陣列處理時不再需要新提供互連配置步驟或定時模擬步驟。
然而，在WO98/09327中公開的技術是針對使用反熔絲系統(tǒng)FPGA來有效地制造門陣列，其具有相同的邏輯功能，并且這樣制造的門陣列在其中沒有熔絲形成，從而該門陣列不再允許邏輯電路的可編程配置。
在傳統(tǒng)的其中引入有熔絲的半導體裝置中，通過激光照射或電流源熔斷用于斷開的特定熔絲。因此，要熔斷的熔絲數(shù)量的增加產(chǎn)生了需要更多時間來熔斷熔絲以及增加TAT(周轉時間)的問題。

發(fā)明內容
根據(jù)本發(fā)明，提供一種制造半導體芯片的方法，其包括使用第一熔絲形成掩模在第一半導體襯底上形成多個熔絲，所述第一熔絲形成掩模上形成有多個熔絲圖案；從多個熔絲中確定要熔斷的熔絲；產(chǎn)生第二熔絲形成掩模，其具有與第一熔絲形成掩模中除了與確定的要熔斷的熔絲對應的那些圖案之外的圖案相同的圖案；使用第二熔絲形成掩模在第二半導體襯底上形成熔絲。
通過在確定要熔斷的熔絲之后使用第二熔絲形成掩模形成熔絲，與通過激光照射等逐個熔斷熔絲的情況相比，能夠縮短TAT。
通過僅修改熔絲形成掩模圖案，而保持其他掩模圖案和制造工藝不變，還能夠抑制生產(chǎn)成本，并保持半導體芯片的電氣特性和可靠性。
在該制造半導體芯片的方法中，確定要熔斷的熔絲還包括選擇多個半導體芯片共同要熔斷的熔絲，并將在該處理布驟中選擇的熔絲確定為要熔斷的熔絲。
例如，當多個熔絲被設計并提供用于電壓調節(jié)或定時調整時，可以發(fā)現(xiàn)，由于各種組件設計中的改變或處理中的變動，一些熔絲被識別為在隨后的處理中總是要熔斷的目標。在另一種情形中，相同的熔絲被識別為在相同的生產(chǎn)線中制造的半導體芯片中總是要熔斷的目標。在這些情形中，通過對每一條生產(chǎn)線確定要熔斷的熔絲，從而調整操作裕度(operation margin)及操作速度中的波動，并通過以預先斷開的形式形成這些熔絲，可以平衡在不同生產(chǎn)線中制造的半導體芯片的產(chǎn)額比。
如上所述，對于多個半導體芯片共同要熔斷的熔絲，通過去除掩模上的熔絲圖案，而不是通過借助于對每個半導體芯片實施的激光照射來熔斷，能夠更有效地縮短TAT。
如上所述，使用第二熔絲形成掩模形成本發(fā)明的熔絲，從所述第二熔絲形成掩模中去除了多個半導體芯片共同要熔斷的熔絲的圖案，從而跟以前類似地形成其他熔絲。因此，如果需要，能夠通過隨后的激光照射等熔斷每個半導體芯片中的熔絲，以可編程方式來構造半導體芯片的邏輯電路。
在該制造半導體芯片的方法中，在形成第二熔絲形成掩模中，從第一熔絲形成掩模去除與在確定要熔斷的熔絲中所確定的熔絲相對應的熔絲圖案，并在之前形成熔絲圖案的位置提供僅包括熔絲圖案的一部分的熔絲殘余。
在該制造半導體芯片的方法中，其中，使用第二熔絲形成掩模形成熔絲還可包括在第二半導體襯底上形成由可熔材料構成的熔絲膜；在可熔材料上形成抗蝕膜；使用第二熔絲形成掩模，以預定的幾何形狀構圖抗蝕膜；以及通過抗蝕膜刻蝕可熔材料。
該制造半導體芯片的方法還可包括在使用第二熔絲形成掩模形成熔絲之后，確定要熔斷的熔絲；以及熔斷要熔斷的熔絲。
本發(fā)明的制造半導體芯片的方法還可包括步驟在半導體襯底上形成邏輯電路和熔絲檢測電路，所述熔絲檢測電路檢測各個熔絲是否已經(jīng)熔斷。
可對應之前形成熔絲的位置提供熔絲檢測電路，即使對于已從第二熔絲形成掩模去除了熔絲圖案的情況，從而實現(xiàn)一種用來檢測熔絲沒有連接的構造。該構造使得能夠允許電路即使在熔絲圖案已經(jīng)去除之后也表現(xiàn)出功能，該功能類似于在熔絲形成之后熔斷的情況中的功能。
根據(jù)本發(fā)明，還提供一種制造半導體芯片的方法，其包括使用掩模來形成熔絲，所述掩模上形成有多個熔絲圖案，該方法包括確定多個半導體芯片共同要熔斷的熔絲；產(chǎn)生掩模，該掩模在與要熔斷的熔絲對應的位置具有熔絲殘余圖案來代替熔絲圖案，所述熔絲殘余圖案僅包括熔絲圖案的一部分；以及使用其上提供有熔絲殘余圖案的掩模來形成熔絲。
一種可能的應用是識別半導體芯片，典型地是通過引入多個熔絲，并根據(jù)熔絲熔斷與否將它們與信息“1”或“0”相關。例如，當表示生產(chǎn)線的編碼信息施加到在同一生產(chǎn)線中制造的半導體芯片時，或當表示版本的編碼信息施加到屬于同一版本的半導體芯片時，可存在多個半導體芯片共同要熔斷的熔絲。
對于多個半導體芯片共同要熔斷的這種熔絲，通過去除掩模上的熔絲圖案，而不是通過借助于在每個半導體芯片上實施的激光照射等熔斷，能夠更有效地縮短TAT。還能夠通過在隨后的處理中借助于激光照射等熔斷熔絲，以可編程方式構造半導體芯片的邏輯電路。
根據(jù)本發(fā)明，提供一種半導體芯片，其中形成有第一邏輯電路和第二邏輯電路，其包括熔絲，具有電連接到第一邏輯電路的第一端子、電連接到第二邏輯電路的第二端子、及形成在第一端子和第二端子之間的可熔斷區(qū)域；以及熔絲殘余，具有與所述熔絲的第一端子和第二端子相同的圖案，并構造為使得與所述第一端子和第二端子對應的圖案彼此電氣斷開。
在此，能夠將熔絲殘余構造為沒有熔斷標記，而如果通過激光照射或電流源熔斷則可能會產(chǎn)生熔斷標記。沒有這種熔斷標記的熔絲殘余具有在整個截面上幾乎垂直的輪廓。熔絲殘余的幾何形狀可以為例如包含與熔絲的第一端子和第二端子對應的圖案，或可以為除了第一端子和第二端子的圖案，還包含與可熔斷區(qū)域的一部分對應的圖案。即使對于包含與可熔斷區(qū)域的一部分對應的圖案的情況，也允許采用這樣一種幾何形狀，其中與可熔斷區(qū)域的一部分對應的圖案連接到與第一端子和第二端子對應的兩個圖案，并且還允許采用這樣一種幾何形狀，其中與可熔斷區(qū)域的一部分對應的圖案僅連接到這兩個圖案之一。
可以與熔絲在相同的平面上形成熔絲殘余?？梢栽谌劢z殘余和熔絲上形成絕緣膜。熔絲殘余能夠被構造為在其頂部和側面覆蓋有絕緣膜。即使對于下列情況，即熔絲殘余具有這樣一種幾何形狀，其中與可熔斷區(qū)域的一部分對應的圖案連接到與第一端子和第二端子對應的兩個圖案，與可熔斷區(qū)域的一部分對應的圖案也是通過絕緣膜彼此隔離的。這種構造能夠避免當通過熔絲檢測電路對熔絲殘余熔斷與否進行檢測時造成短路。
本發(fā)明的半導體芯片包括預先斷開的、熔絲狀的熔絲殘余，以及熔絲，從而當形勢需要時，通過熔斷熔絲，能夠以可編程方式來構造半導體芯片的邏輯電路。熔絲殘余沒有熔斷標記，從而能夠防止?jié)駳獾鹊那秩爰翱障兜漠a(chǎn)生。由于預先已知要熔斷的熔絲被形成為熔絲殘余，還能夠縮短通過激光照射等熔斷熔絲的處理時間，及有效率地制造半導體芯片。
熔絲殘余包含與第一端子和第二端子相同的圖案，從而，即使對于與熔絲相連的互連和接觸孔形成在具有熔絲殘余和熔絲的層之下的下層的情況，也能夠將這些互連和接觸孔連接到熔絲殘余，類似于熔絲在形成之后熔斷的情況，并能夠防止半導體芯片中的腐蝕、空隙形成等。
因此，本發(fā)明能夠縮短具有熔絲的半導體芯片制造中的TAT，并提供高度可靠的半導體芯片。


通過以下結合附圖的說明，本發(fā)明的上述和其他目的、優(yōu)點及特征將會更加明顯，在附圖中
圖1是示出本申請的一個實施例中的半導體芯片制造過程的流程圖；圖2是圖1的步驟S112的詳細過程的流程圖；圖3是示出圖1的步驟S102中使用的第一熔絲形成掩模的構造的頂視圖；圖4是示出通過使用圖3所示的第一熔絲形成掩模所形成的第一半導體芯片的構造的頂視圖；圖5是示出圖5的步驟S110中產(chǎn)生的第二熔絲形成掩模的構造的頂視圖；圖6是示出通過使用圖5所示的第二熔絲形成掩模所形成的第二半導體芯片的構造的頂視圖；圖7是示出通過激光照射熔斷在圖6所示的第二半導體芯片上形成的多個熔絲中的一部分的狀態(tài)的頂視圖；圖8是沿圖7中的線A-A截取的截面圖；圖9是沿圖7中的線B-B截取的截面圖；圖10是示出一個實施例中的第二半導體的功能塊的構造的頂視圖；圖11是一個實施例的第二半導體的功能塊的另一示例構造的頂視圖；圖12是示出一個實施例中的第二熔絲形成掩模的構造的頂視圖；圖13是通過使用圖12所示的第二熔絲形成掩模所形成的第二半導體芯片的頂視圖；圖14是示出通過激光照射熔斷在圖13所示的第二半導體芯片上形成的多個熔絲中的一部分的狀態(tài)的頂視圖；圖15是沿圖14中的線C-C截取的截面圖；圖16是示出通過電流源而非激光照射熔斷要熔斷的熔絲的第二半導體芯片的構造的頂視圖；圖17是沿圖16中的線D-D截取的截面圖。
具體實施例方式
在此參考示例性的實施例來描述本發(fā)明。本領域技術人員會認識到，利用本發(fā)明的教導可以實現(xiàn)許多替代實施例，并且本發(fā)明不限于為說明目的而示出的實施例。
下面的段落將參考附圖描述本發(fā)明的實施例。應該注意，對相同的組成部分給出相同的參考標記，并且為了簡明，對它們不進行重復說明。
圖1是示出根據(jù)本申請的一個實施例的半導體芯片制造過程的流程圖。
根據(jù)該實施例的半導體芯片的制造方法包括使用上面形成有多個熔絲圖案的第一熔絲形成掩模在第一半導體襯底上形成多個熔絲的步驟(S102)，在多個熔絲中確定要熔斷的熔絲的步驟(S104)，產(chǎn)生第二熔絲形成掩模的步驟，與第一熔絲形成掩模相比，從該第二熔絲形成掩模去除與確定的要熔斷的熔絲相對應的熔絲圖案(S110)，以及使用第二熔絲形成掩模在第二半導體襯底上形成熔絲的步驟(S112，在圖2中為S122)。
下面描述各個步驟。
首先，獲得第一半導體襯底，并在第一半導體襯底上形成邏輯電路和熔絲檢測電路(S100)。接下來，使用第一熔絲形成掩模，在第一半導體襯底上形成多個熔絲(S102)。接下來，使用半導體芯片的測試程序等確定要熔斷的熔絲(S104)。然后通過激光照射等熔斷在步驟104中確定的要熔斷的熔絲(S106)。接下來，判斷是否在步驟104確定的要熔斷的熔絲中發(fā)現(xiàn)了多個半導體芯片共同要熔斷的熔絲(S108)。
如果發(fā)現(xiàn)了多個半導體芯片共同要熔斷的熔絲(步驟S108為是)，則如下形成新的第二熔絲形成掩模。對于第二熔絲形成掩模，去除與在第一熔絲形成掩模上形成的多個熔絲中要熔斷的那些熔絲相對應的熔絲圖案，并且在之前形成這些熔絲圖案的位置，產(chǎn)生僅包含熔絲圖案的一部分的熔絲殘余圖案(S110)。
接下來，使用第二熔絲形成掩模制造半導體芯片(S112)。稍后將參考圖2描述其詳細過程。此后，處理結束。
如果在步驟S108沒有發(fā)現(xiàn)多個半導體芯片共同要熔斷的熔絲(步驟S108為否)，則處理結束。
圖2是詳細示出圖1中的步驟S112的過程的流程圖。
新獲得第二半導體襯底，并在第二半導體襯底上形成邏輯電路和熔絲檢測電路(S120)。這些過程與圖1的步驟S100中的那些相同。接下來，使用在圖1的步驟S110中產(chǎn)生的第二熔絲形成掩模，在第二半導體襯底上形成多個熔絲和熔絲殘余(S122)。接下來，使用半導體芯片的測試程序確定要熔斷的熔絲(S124)。接下來，通過激光照射等熔斷在步驟124中確定的要熔斷的熔絲(S126)。這樣就制造了半導體芯片。
如上所述，對于發(fā)現(xiàn)了多個半導體芯片共同要熔斷的多個熔絲的情況，根據(jù)本實施例的制造半導體芯片的方法制備第二熔絲形成掩模，其具有以預先斷開的圖案來提供熔絲的熔絲殘余圖案，作為與這些熔絲相對應的圖案，并使用該掩模來形成熔絲殘余。這使得能夠節(jié)省多個半導體芯片共同要熔斷的熔絲的逐個熔斷處理，并縮短TAT(周轉時間)。
對于每個半導體芯片特定的要熔斷的熔絲，可以在熔絲形成步驟中與傳統(tǒng)熔絲類似地形成這些熔絲，并且此后能夠通過激光照射等來熔斷。這使得能夠使用熔絲來編程每個半導體芯片的特定信息。
例如，還可以預先制造通過圖2中直到步驟S122的步驟處理的半導體裝置，并在交付時執(zhí)行步驟S124和S126。這使得能夠顯著縮短交付的處理時間。
第一實施例將描述第一實施例來舉例說明用于調節(jié)邏輯電路之間的電壓的熔絲。
圖3是示出在圖1的步驟102中使用的第一熔絲形成掩模的構造的頂視圖。
第一熔絲形成掩模220具有多個形成在其上的熔絲圖案132。每個熔絲圖案132包括第一端子圖案134、熔斷區(qū)域圖案136和第二端子圖案138。熔絲圖案132可以具有其他不同的幾何形狀，而不限于這里所示的幾何形狀。
圖4是示出通過使用圖3所示的第一熔絲形成掩模220形成的第一半導體芯片200的構造的頂視圖。
第一半導體芯片200包括多個熔絲106。每個熔絲106包括第一端子108、第二端子112和可熔斷區(qū)域110，可熔斷區(qū)域110電連接到第一端子108和第二端子112并設置在其間。在第一實施例中，通過激光照射來熔斷要熔斷的熔絲106的可熔斷區(qū)域110。盡管沒有示出，但在多個熔絲106上形成絕緣膜。在多個熔絲106的可熔斷區(qū)域110上的絕緣膜的一部分具有在其中形成的熔絲熔斷凹槽，其具有比其他區(qū)域更小的厚度。
在第一半導體芯片200中，在熔絲106的第一端子108附近形成多個邏輯電路102。在各個熔絲106的第二端子112附近，形成有熔絲檢測電路單元115，其包括與熔絲106中的每一個電連接的多個熔絲檢測電路116。在熔絲檢測電路單元115附近，形成多個邏輯電路104。
在第一實施例中，多個邏輯電路102中的一個邏輯電路(第一邏輯電路102a)通過互連117電連接到熔絲106中的一個(熔絲106a)的第一端子108。多個熔絲106中的第一端子108也依次通過互連117電連接。
多個熔絲檢測電路116電連接到多個熔絲106中的每一個，并檢測熔絲106中的每一個是否已經(jīng)熔斷。熔絲檢測電路單元115通過互連117電連接到多個邏輯電路104中的一個邏輯電路(第二邏輯電路104a)。
使用這樣構成的第一半導體芯片200執(zhí)行圖1的步驟S104中確定要熔斷的熔絲的處理。此后，在圖1的步驟S108中判斷是否發(fā)現(xiàn)了多個半導體芯片共同要熔斷的任何熔絲。通?？梢匀缦滤鰜砼袛嗍欠癜l(fā)現(xiàn)了多個半導體芯片共同要熔斷的任何熔絲。
例如，可以發(fā)現(xiàn)，在通過步驟S100到步驟S106的處理制造了半導體芯片并仔細評估之后，如果熔斷了特定熔絲，則能夠提高操作裕度和操作速度。在另一種示例情形中，為了形成互連路線從而使操作裕度、操作速度及第一邏輯電路和第二邏輯電路之間的操作電壓最優(yōu)化，一種可能的方案是，通過多個熔絲的并行連接在第一半導體芯片上預先形成多個電流路線，并通過實際測試確定適當?shù)幕ミB路線(熔絲)。這也確定了要熔斷的熔絲。在這種情況下，要熔斷的熔絲被識別為不僅在單個半導體芯片中而且是在此后制造的多個半導體芯片共同熔斷的目標。如果發(fā)現(xiàn)了這種熔絲，則進行圖1中步驟S110的處理。
即使在步驟S108中判斷某個樣品具有多個半導體芯片共同要熔斷的熔絲，這里也允許僅在步驟S100到步驟S106的處理重復幾次以確認是否能夠穩(wěn)定地生產(chǎn)產(chǎn)品之后進行步驟S110，而不是在判斷之后立即進行步驟S110。
下面的段落描述圖4所示的多個熔絲106中的兩個熔絲(熔絲106a和熔絲106b)被判斷為多個半導體共同熔斷的目標的示例情況。在這種情況下，在制造第二熔絲形成掩模時，用熔絲殘余圖案替代圖3中所示的第一熔絲形成掩模220的多個熔絲圖案132中的熔絲106a和熔絲106b所對應的熔絲圖案。
圖5是示出在圖1的步驟S110中產(chǎn)生的第二熔絲形成掩模的構造的頂視圖。
第二熔絲形成掩模130具有形成在其上的多個熔絲殘余圖案140和多個熔絲圖案132。每個熔絲殘余圖案140包括第一熔絲殘余圖案141和第二熔絲殘余圖案142。這里，第一熔絲殘余圖案141可以具有與熔絲圖案132中的第一端子圖案134相同的圖案。第二熔絲殘余圖案142可以具有與熔絲圖案132中的第二端子圖案138相同的圖案。換言之，第一實施例中的熔絲殘余圖案140具有與熔絲圖案132相同的圖案，除了沒有可熔斷區(qū)域圖案136。在圖2所示的步驟S122中使用第二熔絲形成掩模130。
圖6是示出通過使用圖5所示的第二熔絲形成掩模130所形成的第二半導體芯片100的構造的頂視圖。
第二半導體芯片100具有形成在其中的第一邏輯電路102a和第二邏輯電路104a，并包含熔絲106和熔絲殘余118，熔絲106中的每一個具有電連接到第一邏輯電路102a的第一端子108、電連接到第二邏輯電路104a的第二端子112、以及在第一端子108和第二端子112之間形成的可熔斷區(qū)域110，熔絲殘余118中的每一個具有與熔絲106中的第一端子108和第二端子112相同的圖案(第一殘余120和第二殘余121)，并使與第一端子108和第二端子112對應的圖案(第一殘余120和第二殘余121)彼此電氣斷開。
第二半導體芯片100具有與第一半導體芯片200類似的構造，除了具有熔絲殘余118(熔絲殘余118a和熔絲殘余118b)，來取代圖4所示的第一半導體芯片200的多個熔絲106中的熔絲106a和熔絲106b。
熔絲殘余118a和熔絲殘余118b中的每一個具有第一殘余120和第二殘余121。這里，第一熔絲殘余120可以具有與熔絲106中的第一端子108相同的圖案。第二熔絲殘余121可以具有與熔絲106中的第二端子112相同的圖案。換言之，第一實施例中的熔絲殘余118a和熔絲殘余118b具有與熔絲106相同的圖案，除了沒有可熔斷區(qū)域110。在之前形成熔絲106a和熔絲106b的位置形成熔絲殘余118a和熔絲殘余118b。
圖7是示出通過激光照射熔斷在圖6所示的第二半導體芯片100上形成的多個熔絲106中的一部分的狀態(tài)的頂視圖。
在圖2的步驟S124和步驟S126的處理中確定第二半導體芯片100的熔絲106中要熔斷的熔絲，然后熔斷。
在圖6所示的已經(jīng)形成的多個熔絲106中，判定構成最適于連接第一邏輯電路102a和第二邏輯電路104a的互連路線的熔絲106，并將其他熔絲106判斷為熔斷目標。通過從熔絲熔斷凹槽114上進行激光照射來熔斷判斷為熔斷目標的熔絲106。這使得能夠編程每個第二半導體芯片100的特定信息。
在所示的情形中，通過激光照射熔斷右數(shù)第三個熔絲106和最右面的熔絲106。這些熔絲106中的每一個都具有熔斷標記(熔斷位置)124。
在這樣構成的第二半導體芯片100中，通過熔絲檢測電路單元115的熔絲檢測電路116檢測熔絲106，從左面起依次為“熔斷”、“熔斷”、“熔斷”、“連接”和“熔斷”。
圖8是沿圖7中的線A-A截取的截面圖，在此示出具有形成在其中的熔絲殘余118的區(qū)域。
第二半導體芯片100構成為具有半導體襯底150、下層絕緣膜152、第一絕緣膜154、第一殘余120和第二殘余121、第二絕緣膜156和聚酰亞胺膜158，它們按上述順序層疊。盡管這里沒有示出，半導體襯底150具有在其上形成的邏輯電路102、邏輯電路104、熔絲檢測電路116、互連117等等。第二絕緣膜156典型地可以由SiON構成。第二絕緣膜156和聚酰亞胺膜158具有形成在其中的熔絲熔斷凹槽114。
圖9是沿圖7中的線B-B截取的截面圖，示出其中具有熔斷的熔絲106的區(qū)域。
在第一絕緣膜154上，形成第一端子108、可熔斷區(qū)域110和第二端子112。通過從熔絲熔斷凹槽114上照射的激光熔斷可熔斷區(qū)域110，并且從而可熔斷區(qū)域110具有熔斷標記124。
下面的段落將參考圖8和圖9描述使用第二熔絲形成掩模130形成熔絲的過程。
首先，在半導體襯底150上形成的第一絕緣膜154上，形成由可熔材料構成的熔絲膜?？扇鄄牧贤ǔ榭赏ㄟ^激光照射或電流源熔化的材料。適用的可熔材料的例子包括多晶硅膜、鈦膜和氮化鈦膜。接下來，在熔絲膜上形成由光致抗蝕劑構成的抗蝕膜。
接下來，使用第二熔絲形成掩模130將抗蝕膜處理成預定的幾何形狀。然后，以這樣處理的抗蝕膜的掩模通過干刻蝕來刻蝕熔絲膜。通過該處理，在第一絕緣膜154上形成熔絲殘余118a和118b以及多個熔絲106。
接下來，在第一絕緣膜154上的熔絲殘余118a、118b和熔絲106上形成第二絕緣膜156。接下來，在第二絕緣膜156上形成聚酰亞胺膜158。此后，在其中形成熔絲106的可熔斷區(qū)域110的區(qū)域上有選擇地去除聚酰亞胺膜158和第二絕緣膜156，從而形成熔絲熔斷凹槽114。在該處理中，還在其中形成熔絲殘余118a和118b的區(qū)域上提供熔絲熔斷凹槽114。這是因為，其中形成熔絲殘余118a和118b的區(qū)域在原始設計中具有形成在其中的熔絲106a和116b，并且不經(jīng)修改地采用了用于形成熔絲熔斷凹槽114的圖案設計。
根據(jù)第一實施例的第二半導體芯片100，使用第二熔絲形成掩模130形成多個半導體芯片共同要熔斷的熔絲，在第二熔絲形成掩模130中，與這些熔絲對應的熔絲圖案預先被熔絲殘余圖案取代。因此，使用熔絲殘余圖案形成的熔絲殘余118a和118b能夠構造成沒有由激光或電流造成的熔斷標記。這使得能夠避免濕氣等侵入及避免空隙產(chǎn)生，從而提高第二半導體芯片100的穩(wěn)定性。
在第一實施例中，通過與第一半導體芯片200相同的處理來制造第二半導體芯片100，除了使用第二熔絲形成掩模130來形成熔絲之外。這使得能夠節(jié)省成本。在第二半導體芯片100中形成熔絲殘余118a和熔絲殘余118b的位置對應第一半導體芯片200中形成熔絲106的位置。因此，在其中形成熔絲106、熔絲殘余118a、118b等等的層之下的下層被設計成具有接觸孔和互連，假定熔絲106已經(jīng)形成在熔絲殘余118a和118b實際形成的位置。第一實施例中的熔絲殘余118a和118b具有第一殘余120和第二殘余121，它們具有與熔絲106的第一端子108和第二端子112相同的圖案。因此，即使對于提供用于與熔絲106連接的互連或接觸孔形成在其中形成熔絲106、熔絲殘余118a、118b等的層之下的下層中的情況，也能夠使這些互連和接觸孔與熔絲殘余118a和118b的第一殘余120和第二殘余121相連，以避免在第二半導體芯片100中的腐蝕、空隙形成等等。
圖10是示出第一實施例中的第二半導體芯片100的功能塊的構造的頂視圖。
第二半導體芯片100包括功能塊A 170、功能塊B 172、功能塊C174、DRAM 176、SRAM 178和ID認證單元180。第二半導體芯片100包括多個熔絲盒182a、182b、182c、182d和182e。每個熔絲盒具有多個熔絲106或熔絲殘余118彼此并行布置的構造。在每一個熔絲盒中，以n×d的間隔布置多個熔絲106或熔絲殘余118(d表示間距，n表示1以上的整數(shù))。例如，在圖6和圖7中，多個熔絲106和/或熔絲殘余118以規(guī)則的間隔并行布置，然而，并不總是需要以規(guī)則的間隔布置熔絲，而且熔絲106或熔絲殘余118中的一些可以不形成，從而提供部分“缺齒的”布置。每個熔絲盒可以具有固定在其中的熔絲106和熔絲殘余118，或者可以構造為僅具有熔絲106或僅具有熔絲殘余118。
多個熔絲盒可用于多種應用。例如，提供給功能塊C 174的熔絲盒182a可用于電壓調節(jié)或定時調節(jié)，類似于第一實施例中所舉例說明的。
分別提供給DRAM 176和SRAM 178的熔絲盒182b、182c和熔絲盒182d能夠用于冗余替換。
提供給ID認證單元180的熔絲盒182e能夠用于識別第二半導體芯片100。
圖11是示出根據(jù)第一實施例的第二半導體芯片100的功能塊的另一示例構造的頂視圖。
圖10示出了其中多個功能塊以分布式方式布置在第二半導體芯片100上的構造，然而，也允許以集中方式將具有各種功能的熔絲盒布置在單個位置。圖11所示的熔絲盒182f是將參考圖10所說明的熔絲盒182a到182e集成在單個位置的結果。
根據(jù)第一實施例的制造半導體芯片的方法，通過將熔絲形成掩模上的熔絲圖案替換為殘余圖案來形成多個半導體芯片共同要熔斷的熔絲。因此，能夠省略在熔絲形成后通過激光照射等來熔斷它們的步驟，并因而縮短了半導體芯片制造中的TAT。
另外，由于在熔絲形成時形成未熔斷的熔絲，還能夠在隨后的處理步驟中熔斷為調節(jié)每個半導體芯片所必須熔斷的熔絲。
還為多個半導體芯片共同要熔斷的熔絲形成殘余，并通過熔絲檢測電路檢測熔絲是否已經(jīng)熔斷，從而還能夠根據(jù)熔絲的熔斷狀態(tài)來管理半導體芯片，類似于傳統(tǒng)的半導體芯片。
殘余的形成還便于第二熔絲形成掩模130的電路上的驗證(on-circuit authentication)。熔絲殘余118具有第一殘余120和第二殘余121，它們對應熔絲106的第一端子108和第二端子112。這使得當刻蝕由可熔材料構成的熔絲膜以留下預定的圖案時，能夠防止接觸孔被刻蝕氣體腐蝕，其中所述接觸孔形成在其中形成有熔絲106和熔絲殘余118a、118b的層之下的層中。
使用與多個半導體芯片共同要熔斷的熔絲相對應的掩模以預先斷開方式構造熔絲殘余的形成，還能夠以斷開狀態(tài)形成熔絲，這比通過激光照射等實現(xiàn)熔斷的情況更加穩(wěn)定。
第二實施例在第二實施例中，與在第一實施例中類似地描述調節(jié)兩個邏輯電路之間的電壓的熔絲。在第二實施例中，熔絲殘余118的幾何形狀與第一實施例中不同。
圖12是示出第二實施例中的第二熔絲形成掩模130的構造的頂視圖。
在第二實施例中，熔絲殘余圖案140的第一熔絲殘余圖案141除了具有與熔絲圖案132的第一端子圖案134相同的圖案之外，還具有與可熔斷區(qū)域圖案136的部分相同的圖案。熔絲殘余圖案140的第二熔絲殘余圖案142除了具有與熔絲圖案132的第二端子圖案138相同的圖案之外，還具有與可熔斷區(qū)域圖案136的部分相同的圖案。第一熔絲殘余圖案141和第二熔絲殘余圖案142在此未相互連接。
圖13是示出通過使用圖12所示的第二熔絲形成掩模130所形成的第二半導體芯片100的構造的頂視圖。
在第二半導體芯片100中，熔絲殘余118a和熔絲殘余118b中的每一個具有第一殘余120、第二殘余121、與第一殘余120相連的第三殘余122、與第二殘余121相連的第四殘余123。第三殘余122和第四殘余123中的每一個具有這樣的圖案，即第一熔絲106a或第二熔絲106b的可熔斷區(qū)域110的一部分被去除。
圖14是示出通過激光照射熔斷在圖13所示的第二半導體芯片100上形成的多個熔絲中的一些熔絲的狀態(tài)的頂視圖。
在如圖13所示形成的三個熔絲106中，判斷能夠構成連接第一邏輯電路102a和第二邏輯電路104a的最佳路線的熔絲，并將其他熔絲106判斷為熔斷目標。通過從熔絲熔斷凹槽114上用激光照射來熔斷判斷為熔斷目標的熔絲106。這使得能夠編程第二半導體芯片100中每個的特定信息。
在示出的情形中，通過激光照射熔斷右數(shù)第三個熔絲106和最右端的熔絲106。這些熔絲106中的每一個都具有熔斷標記124。
在這樣構造的第二半導體芯片100中，通過熔絲檢測電路單元115的熔絲檢測電路116檢測熔絲106，從左面起依次為“熔斷”、“熔斷”、“熔斷”、“連接”和“熔斷”。
圖15是沿圖14中的線C-C截取的截面圖。
在第二實施例中，第三殘余122和第四殘余123形成在熔絲熔斷凹槽114之下。在熔絲熔斷凹槽114之下提供熔絲殘余118a和熔絲殘余118b這種薄的圖案提高了可見度，允許可見的確認熔絲的存在或不存在，并便于電路上的驗證。
第三實施例在第三實施例中，與在第一和第二實施例中類似地描述調節(jié)兩個邏輯電路之間的電壓的熔絲。第三實施例與第一實施例和第二實施例的區(qū)別在于，通過電流源來熔斷熔絲106。
圖16是示出通過電流源而非激光照射來熔斷要熔斷的熔絲106的第二半導體芯片100的構造的頂視圖。
在第三實施例中，第二半導體芯片100還包括電流生成電路119。能夠通過提供由電流生成電路119生成的電流來熔斷目標熔絲106。
圖17是沿圖16中的線D-D截取的截面圖。
在第三實施例中，不需要對第二絕緣膜156和聚酰亞胺膜158形成熔絲熔斷凹槽114。能夠通過例如空隙的熔斷標記(熔斷位置)125來電氣斷開可熔斷區(qū)域110。
上面參考附圖所述的本發(fā)明的實施例和例子是本發(fā)明的例子，允許采用與上面所述不同的各種構造。
上面的實施例舉例說明了調節(jié)兩個邏輯電路之間的電壓的熔絲。然而，本發(fā)明的技術要旨并不限于這些實施例，還適用于調整半導體芯片的邏輯電路中的定時的熔絲，或者根據(jù)熔絲熔斷與否來識別半導體芯片的熔絲。它還適用于半導體芯片包含允許DRAM或其他存儲器在用冗余位替換不可用位之后運行的熔絲和用于上述其他應用的熔絲的情況。
在示例的熔絲用于識別半導體芯片情形中，可以省略上面參考圖1所述的步驟S100和步驟S108。這是因為，在該情形中，能夠確定多個半導體芯片共同的熔絲，而不需使用第一熔絲形成掩模實際制造實際的半導體芯片。
另一種允許的構造是給多個熔絲提供單個熔絲檢測電路。
在實施例中舉例說明的DRAM及其他功能塊可以改變，例如添加或刪除，從而用于半導體芯片的期望的功能，并且本發(fā)明適用于需要熔絲的任何邏輯電路。
很顯然，本發(fā)明不限于上述實施例，它們可以修改或變化，而不脫離本發(fā)明的范圍和要旨。
權利要求
1.一種通過用上面形成有多個熔絲圖案的掩模形成熔絲來制造半導體芯片的方法，其包括從多個指定的熔絲中確定多個半導體芯片共同要熔斷的熔絲；產(chǎn)生具有多個熔絲圖案的掩模，所述熔絲圖案對應除了在所述確定要熔斷的熔絲中所確定的要熔斷的所述熔絲之外的所述指定的熔絲；使用在所述產(chǎn)生掩模中產(chǎn)生的所述掩模形成熔絲。
2.根據(jù)權利要求1所述的制造半導體芯片的方法，還包括在所述確定要熔斷的熔絲之前，使用第一熔絲形成掩模在第一半導體襯底上形成多個熔絲，所述第一熔絲形成掩模上形成有與所述指定的熔絲對應的多個熔絲圖案，其中，在所述產(chǎn)生掩模中，所述掩模被產(chǎn)生為具有與所述第一熔絲形成掩模中除了與在所述確定要熔斷的熔絲中所確定的要熔斷的所述熔絲對應的那些圖案之外的圖案相同的圖案，并且在所述使用掩模形成熔絲中，所述熔絲形成在第二半導體襯底上。
3.根據(jù)權利要求1所述的制造半導體芯片的方法，在所述產(chǎn)生掩模中，所述掩模形成為在對應在所述確定要熔斷的熔絲中所確定的要熔斷的所述熔絲的位置具有熔絲殘余圖案，所述熔絲殘余圖案僅包括熔絲圖案的一部分。
4.根據(jù)權利要求3所述的制造半導體芯片的方法，所述熔絲具有第一端子、第二端子和可熔斷區(qū)域，所述可熔斷區(qū)域形成在所述第一端子和所述第二端子之間；并且所述熔絲殘余圖案具有與所述第一端子、所述第二端子和與所述熔絲的所述可熔斷區(qū)域的一部分對應的圖案相同的圖案，從而構造由所述熔絲殘余圖案限定的熔絲殘余，使得與所述第一端子和所述第二端子對應的圖案彼此電氣斷開。
5.根據(jù)權利要求3所述的半導體芯片，其中，在所述使用在所述產(chǎn)生掩模中產(chǎn)生的所述掩模形成熔絲中，使用與所述熔絲相同的材料與所述熔絲一起形成所述熔絲殘余。
6.根據(jù)權利要求2所述的制造半導體芯片的方法，其中，在所述使用掩模形成熔絲中，還包括在所述第二半導體襯底上形成由可熔材料構成的熔絲膜；在所述可熔材料上形成抗蝕膜；使用所述掩模，以預定的幾何形狀構圖所述抗蝕膜；以及通過所述抗蝕膜刻蝕所述可熔材料。
7.根據(jù)權利要求2所述的制造半導體芯片的方法，還包括在所述使用掩模形成熔絲之后，從形成在所述第二半導體襯底上的所述熔絲中確定要熔斷的熔絲；以及熔斷所述要熔斷的熔絲。
8.根據(jù)權利要求1所述的制造半導體芯片的方法，在所述產(chǎn)生掩模中，所述掩模形成為在對應在所述確定要熔斷的熔絲中所確定的要熔斷的所述熔絲的位置具有熔絲殘余圖案，所述熔絲殘余圖案僅包括熔絲圖案的一部分。
9.根據(jù)權利要求8所述的制造半導體芯片的方法，所述熔絲具有第一端子、第二端子和可熔斷區(qū)域，所述可熔斷區(qū)域形成在所述第一端子和所述第二端子之間；并且所述熔絲殘余圖案具有與所述第一端子、所述第二端子和與所述熔絲的所述可熔斷區(qū)域的一部分對應的圖案相同的圖案，從而構造由所述熔絲殘余圖案限定的熔絲殘余，使得與所述第一端子和所述第二端子對應的圖案彼此電氣斷開。
10.根據(jù)權利要求8所述的半導體芯片，其中，在所述使用在所述產(chǎn)生掩模中產(chǎn)生的所述掩模形成熔絲中，使用與所述熔絲相同的材料與所述熔絲一起形成所述熔絲殘余。
11.根據(jù)權利要求8所述的制造半導體芯片的方法，還包括在所述使用掩模形成熔絲之后，確定要熔斷的熔絲；以及熔斷所述要熔斷的熔絲。
12.一種半導體芯片，其中形成有第一邏輯電路和第二邏輯電路，其包括熔絲，具有電連接到所述第一邏輯電路的第一端子、電連接到所述第二邏輯電路的第二端子、及形成在所述第一端子和所述第二端子之間的可熔斷區(qū)域；以及熔絲殘余，具有與所述熔絲的所述第一端子和所述第二端子相同的圖案，并構造為使得與所述第一端子和所述第二端子對應的圖案彼此電氣斷開。
13.根據(jù)權利要求12所述的半導體芯片，其中，使用與所述熔絲相同的材料構造所述熔絲殘余。
14.根據(jù)權利要求12所述的半導體芯片，其中，所述熔絲由通過激光照射可熔的熔絲材料構成。
15.根據(jù)權利要求12所述的半導體芯片，其中，所述熔絲由通過電流源可熔的熔絲材料構成。
16.根據(jù)權利要求12所述的半導體芯片，還包括熔絲檢測電路，用于檢測熔絲是否已經(jīng)熔斷，以及通過所述熔絲檢測電路判斷所述熔絲殘余為熔斷。
17.根據(jù)權利要求12所述的半導體芯片，具有多個所述熔絲，包括第一熔絲和第二熔絲，在第一熔絲中所述第一端子和所述第二端子電連接，第二熔絲在所述可熔斷區(qū)域具有熔斷位置。
18.根據(jù)權利要求17所述的半導體芯片，還包括形成在所述熔絲和所述熔絲殘余上的絕緣膜；所述絕緣膜在形成有具有所述熔斷位置的所述第二熔絲的區(qū)域之上具有開口空間，并在形成有所述熔絲殘余的區(qū)域的整個表面之上形成。
19.根據(jù)權利要求12所述的半導體芯片，還包括熔絲盒，所述熔絲盒具有并行布置的多個所述熔絲或所述熔絲殘余，以及在所述熔絲盒中，所述熔絲或所述熔絲殘余以n×d的間隔并排布置(d表示預定間距，n表示1以上的整數(shù))。
全文摘要
本發(fā)明提供一種具有熔絲的半導體芯片。該半導體芯片包括熔絲和熔絲殘余，每個熔絲具有電連接到第一邏輯電路的第一端子、電連接到第二邏輯電路的第二端子、及形成在第一端子和第二端子之間的可熔斷區(qū)域；每個熔絲殘余具有與所述熔絲的第一端子和第二端子相同的圖案，并構造為使得與所述第一端子和第二端子對應的圖案彼此電氣斷開。
文檔編號H01L23/525GK1825563SQ200610009529
公開日2006年8月30日 申請日期2006年2月24日 優(yōu)先權日2005年2月24日
發(fā)明者佐甲隆, 洼田亮 申請人:恩益禧電子股份有限公司