專利名稱：雙極性裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種互補(bǔ)金屬氧化半導(dǎo)體(ComplementaryMetal Oxide Semiconductor；CMOS)，特別是有關(guān)于一種具有改良性能以及利用標(biāo)準(zhǔn)互補(bǔ)金屬氧化半導(dǎo)體制程的雙極性裝置。
背景技術(shù)：
由于互補(bǔ)金屬氧化半導(dǎo)體(Complementary Metal OxideSemiconductor；以下簡(jiǎn)稱CMOS)具有低功率損耗以及高噪聲容忍度，因此經(jīng)常被設(shè)計(jì)成輸入/輸出(I/O)裝置以及電路，用以承受高電壓信號(hào)。在傳統(tǒng)的半導(dǎo)體制程中，在制造這些輸入/輸出裝置以及電路時(shí)，需增加額外的遮罩(mask)。
為簡(jiǎn)化半導(dǎo)體制程，已知的做法是使用雙極性裝置(例如雙極性晶體管)來(lái)作為輸入/輸出裝置。雙極性裝置能夠承受較高的電壓，并較容易相容于傳統(tǒng)的CMOS制程技術(shù)中另外，在模擬電路中，雙極性裝置比CMOS具有更多的優(yōu)點(diǎn)。因此較佳的做法是將雙極性裝置連同CMOS裝置一起應(yīng)用在某些電路中，用以達(dá)到較佳的效能，而又不會(huì)額外增加成本。
圖1及圖2顯示已知PNP雙極性晶體管的剖面圖。PNP雙極性晶體管10可相容于CMOS制程技術(shù)。區(qū)域硅氧化(LOCalOxidation of Silicon；以下簡(jiǎn)稱LOCOS)絕緣層11設(shè)置半導(dǎo)體基底中，并在N阱15之上，其分隔主動(dòng)區(qū)12-14。在主動(dòng)區(qū)12及13中，摻雜P型雜質(zhì)，用以分別形成射極(emitter)16及集極(collector)17。在射極16及集極17的間絕緣層11中，可定義出本質(zhì)基極18，其是在N阱15之中。外質(zhì)基極(extrinsic base)19透過(guò)N阱15電性連接至本質(zhì)基極18。外質(zhì)基極19是摻雜N型的雜質(zhì)，以改善其導(dǎo)電性。當(dāng)施加正確的偏壓至射極16、集極17以及外質(zhì)基極19時(shí)，則將會(huì)增加在射極16以及集極17之間流動(dòng)的載流子。PNP雙極性晶體管10的效能是取決于本質(zhì)基極18寬度以及本質(zhì)基極18與外質(zhì)基極19的相隔距離。由于已知的電流增益β太小(其約在4-10)，故無(wú)法實(shí)際應(yīng)用PNP雙極性晶體管10。另外，若使用淺溝絕緣層(Shallow Trench Isolation；以下簡(jiǎn)稱STI)來(lái)隔離LOCOS絕緣層時(shí)，則幾乎沒(méi)有載流子在集極與射極間流動(dòng)，因而降低雙極性晶體管的效能。
為改善效能，使用相容于CMOS技術(shù)的雙極性裝置是必需的。若一基極的寬度是由一復(fù)晶硅柵極(poly gate)所決定，而不是由STI或是LOCOS的間隔所決定時(shí)，則可得到大的電流增益。在目前的技術(shù)中，恰好是深次微米(deep submicron)技術(shù)。若集極與外質(zhì)基極之間并沒(méi)有STI時(shí)，則在集極與外質(zhì)基極之間流動(dòng)的電流是沒(méi)有任何阻礙的。

發(fā)明內(nèi)容
本發(fā)明揭露一種雙極性裝置。一射極形成在半導(dǎo)體基底中。一集極在半導(dǎo)體基底中與射極側(cè)向的分隔。一柵極終端形成在半導(dǎo)體基底上，用以定義射極與集極間的距離。一外質(zhì)基極形成在半導(dǎo)體基底上，與射極或集極具有預(yù)設(shè)距離，其中外質(zhì)基極、射極、集極、以及柵極終端均設(shè)置在主動(dòng)區(qū)中，通過(guò)在半導(dǎo)體基底中的圍繞的絕緣層結(jié)構(gòu)來(lái)定義主動(dòng)區(qū)。
本發(fā)明所述的雙極性裝置，該雙極性裝置包括一本質(zhì)基極，形成在該半導(dǎo)體基底中，在該柵極終端之下，以及在該射極與該集極之間。
本發(fā)明所述的雙極性裝置，該外質(zhì)基極透過(guò)該半導(dǎo)體基底耦接該本質(zhì)基極。
本發(fā)明所述的雙極性裝置，該預(yù)設(shè)距離的寬度足以避免該外質(zhì)基極的空乏區(qū)與該集極的空乏區(qū)相互重疊。
本發(fā)明所述的雙極性裝置，更包括一分隔區(qū)，設(shè)置在該半導(dǎo)體基底之上，以及在該外質(zhì)基極與該集極之間，用以分隔該集極與該外質(zhì)基極。
本發(fā)明所述的雙極性裝置，該分隔區(qū)是為一阻礙層，用以阻礙硅化物的形成。
本發(fā)明所述的雙極性裝置，該分隔區(qū)是為一虛柵極。
本發(fā)明所述的雙極性裝置，該絕緣層結(jié)構(gòu)是為區(qū)域硅氧化層結(jié)構(gòu)、或是淺溝絕緣層結(jié)構(gòu)。
本發(fā)明所述的雙極性裝置，該圍繞的絕緣層結(jié)構(gòu)是為N阱。
本發(fā)明還提供一種雙極性裝置，形成在一基底的一主動(dòng)區(qū)之中，該雙極性裝置，包括一第一射極，形成在該基底之中；一第一集極，形成在該半導(dǎo)體基底中，并與該第一射極側(cè)向的分隔；一第一柵極終端，設(shè)置在一第一間隔之上，該第一間隔是在該第一射極與該第一集極之間；一第一本質(zhì)基極，定義在該第一柵極終端之下，并與該第一射極與該第一集極形成一第一雙極性結(jié)；一第二射極，形成在該基底之中；一第二集極，形成在該半導(dǎo)體基底中，并與該第二射極側(cè)向的分隔；一第二柵極終端，設(shè)置在一第二間隔之上，該第二間隔是在該第二射極與該第二集極之間；一第二本質(zhì)基極，定義在該第二柵極終端之下，并與該第二射極與該第二集極形成一第二雙極性結(jié)；以及一共外質(zhì)基極，用以調(diào)整并分隔該第一及第二集極，并且透過(guò)該基底耦接該第一及第二本質(zhì)基極。
本發(fā)明所述的雙極性裝置，更包括一第一分隔區(qū)以及一第二分隔區(qū)，該第一分隔區(qū)用以分隔該第一集極與共外質(zhì)基極，該第二分隔區(qū)用以分隔該第二集極與共外質(zhì)基極。
本發(fā)明所述的雙極性裝置，該第一分隔區(qū)以及第二分隔區(qū)均為一阻礙層，用以阻礙硅化物的形成。
本發(fā)明所述的雙極性裝置，該第一分隔區(qū)以及第二分隔區(qū)均為一虛柵極。
本發(fā)明又提供一種雙極性裝置，利用一互補(bǔ)金屬氧化半導(dǎo)體制程而形成在一基底的一主動(dòng)區(qū)，該雙極性裝置，包括一共射極；一第一集極，形成在該半導(dǎo)體基底中，并與該共射極側(cè)向的分隔；一第一柵極終端，設(shè)置在一第一間隔之上，該第一間隔在該共射極與該第一集極之間；一第一本質(zhì)基極，定義在該第一柵極終端之下，并與該共射極以及該第一集極形成一第一雙極性結(jié)；一第一外質(zhì)基極，用以調(diào)整并分隔該第一集極，并且透過(guò)該基底耦接該第一本質(zhì)基極；一第二集極，形成在該半導(dǎo)體基底中，并與該共射極側(cè)向的分隔；一第二柵極終端，設(shè)置在一第二間隔之上，該第二間隔在該共射極與該第二集極之間；一第二本質(zhì)基極，定義在該第二柵極終端之下，并與該共射極以及該第二集極形成一第二雙極性結(jié)；以及一第二外質(zhì)基極，用以調(diào)整并分隔該第二集極，并且透過(guò)該基底耦接該第二本質(zhì)基極。
本發(fā)明所述的雙極性裝置，更包括一第一分隔區(qū)以及一第二分隔區(qū)，該第一分隔區(qū)用以分隔該第一集極與該第一外質(zhì)基極，該第二分隔區(qū)用以分隔該第二集極與該第二外質(zhì)基極。
本發(fā)明提供一種雙極性裝置，其優(yōu)點(diǎn)在于具有改善過(guò)的效能、相容于CMOS技術(shù)、簡(jiǎn)潔的布局、步驟的簡(jiǎn)化、以及額外增加一終端，用以調(diào)整本身。


圖1顯示已知雙極性晶體管的剖面圖；圖2顯示如圖1所示的已知側(cè)向雙極性晶體管的俯視圖；
圖3A顯示本發(fā)明的雙極性裝置的一實(shí)施剖面圖；圖3B顯示本發(fā)明的雙極性裝置的另一實(shí)施剖面圖；圖4顯示如圖3A所示的雙極性裝置的俯視圖；圖5顯示本發(fā)明的雙極性裝置的另一可能實(shí)施剖面圖；圖6顯示如圖5所示的雙極性裝置的俯視圖；圖7至圖12顯示本發(fā)明的雙極性裝置的另一實(shí)施例的俯視圖。
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下本發(fā)明可降低側(cè)向雙極性晶體管的基極寬度及阻抗。為了使電流不會(huì)被隔離層所阻隔，本發(fā)明將基極與集極設(shè)置在相同的主動(dòng)區(qū)。另外，本發(fā)明的基極及集極并不會(huì)在PN結(jié)處產(chǎn)生電容。在今天的自行對(duì)準(zhǔn)硅化物(self aligned silicide；salicide)制程中，需避免形成在表面的集極與外質(zhì)基極，透過(guò)硅化物而相互短路。本發(fā)明所揭露的側(cè)向雙極性裝置可平衡基極與集極的相對(duì)位置，用以改善其效能。
圖3A、圖3B以及圖4是本發(fā)明的側(cè)向雙極性裝置的實(shí)施例。圖3A為PMOS PNP型態(tài)，而圖3B為NMOS NPN雙極性裝置，其中，相同的元件將以相同的符號(hào)表示。在圖3A中，通過(guò)STI 31所圍繞的區(qū)域，可定義出形成在N阱36之上的主動(dòng)區(qū)32，其包括射極33、集極34、以及外質(zhì)基極35。外質(zhì)基極35形成于基底之上，并與射極33或是與集極34之間具有一預(yù)設(shè)距離。本質(zhì)基極37被定義在柵極38之下，以及在射極33與集極34之間。本質(zhì)基極37透過(guò)外質(zhì)基極35與N阱36接收外部偏壓。柵極38具有柵極氧化層382，用以分隔復(fù)晶硅柵極381與N阱36。柵極38是作為一額外的終端(terminal)，用以接收一控制電壓。該控制電壓能夠調(diào)整本質(zhì)基極37的電壓電平。本實(shí)施例可應(yīng)用在許多電路中，例如在電壓控制振蕩器(Voltage Controlled Oscillator；VCO)電路。事實(shí)上，這個(gè)雙極性裝置的射極、本質(zhì)基極以及集極分別與PMOS的源極、柵極以及漏極共有。
外質(zhì)基極35與集極34均位于相同的主動(dòng)區(qū)域32，因此，沒(méi)有任何絕緣層(例如，LOCOS以及STI)來(lái)阻礙電流在它們之間流動(dòng)，便可有效地降低基極的阻抗，并改善雙極性裝置30的效能。
如上所述，若外質(zhì)基極35與集極34太接近時(shí)，則在它們之間的容值將增加，因而影響它們的PN結(jié)。當(dāng)外質(zhì)基極35與集極34具有足夠的距離時(shí)，則可避免增加它們之間的容值。外質(zhì)基極35與集極34之間的距離應(yīng)足以避免本身的空乏區(qū)相互重疊。外質(zhì)基極35與集極34之間的距離至少需0.2um～0.3um。集極與外質(zhì)基極亦需被分隔開(kāi)來(lái)，用以防止上方的硅化物將它們短路在一起。因此將分隔區(qū)39設(shè)置在N阱36的上方，用以定義出外質(zhì)基極35與集極34之間的距離。分隔區(qū)39可以為一反抗保護(hù)氧化層(ResistProtection Oxide；以下簡(jiǎn)稱RPO)，或是為一虛柵極(dummygate)。RPO是為一遮罩物，用以預(yù)防硅化物形成在復(fù)晶硅柵極(poly gate)或是在主動(dòng)區(qū)的上方。虛柵極的結(jié)構(gòu)與已知的柵極結(jié)構(gòu)相同，但不具有已知柵極的功能，例如導(dǎo)通或是截止溝道。在本實(shí)施例中，分隔區(qū)39是為RPO，其寬度足以避免外質(zhì)基極35與集極34的空乏區(qū)相互重疊，并且可破壞形成在外質(zhì)基極35與集極34之間的硅化物。
圖4是為圖3A的布局俯視圖。圖3B相似于圖3A，不同之處在于，圖3B是顯示NMOS NPN雙極性裝置。圖3B以P型基底36’取代圖3A中的N阱36。有基極的P區(qū)被N阱311所圍繞，并且在N阱311的表面。N阱311內(nèi)建在P型基底中，其中，N阱311耦接到在P型基底之下的深N阱(deep N well；未圖示)。圖3B的NPN雙極性裝置與圖3A中的PNP雙極性裝置一樣，主動(dòng)區(qū)亦被STI 31’所圍繞。
圖5及圖6顯示本發(fā)明的側(cè)向雙極性裝置的另一實(shí)施例。雙極性裝置40具有P型的射極41、P型的集極42、N型的本質(zhì)基極43、以及N型的外質(zhì)基極44。射極41、集極42、本質(zhì)基極43以及外質(zhì)基極44均形成在主動(dòng)區(qū)46之中。圍繞的STI 47用以定義出主動(dòng)區(qū)46?？刂茤艠O48定義本質(zhì)基極43的寬度。本質(zhì)基極43設(shè)置在N阱45之中，并在射極41及集極42之間。柵極氧化層482分隔復(fù)晶硅柵極481與N阱45。本質(zhì)基極43可能透過(guò)外質(zhì)基極44及N阱45而接收一外部偏壓。
虛復(fù)晶硅柵極(dummy poly gate)49定義外質(zhì)基極44與集極42之間的一距離。如上所述，該距離應(yīng)足以避免外質(zhì)基極44與集極42的空乏區(qū)相互重疊。虛復(fù)晶硅柵極49亦預(yù)防任何硅化物形成在外質(zhì)基極44與集極42之間的距離上。與圖3B一樣，本領(lǐng)域技術(shù)人員可利用上述的說(shuō)明，將PNP雙極性裝置替換成NPN雙極性裝置。
上述的雙極性裝置均可適用于CMOS技術(shù)。分隔區(qū)可利用一般的制程所制成，用以形成一柵極或自行對(duì)準(zhǔn)硅化物(salicide)，而不需額外增加遮罩的次數(shù)。由于上述的雙極性裝置可比已知的CMOS裝置操作在較高的電壓電平，故本發(fā)明可作為高電壓容忍輸入/輸出裝置。由于已知的輸入/輸出裝置是利用CMOS，因而需要額外增加制造的步驟。由于本發(fā)明的雙極性裝置使用較少的遮罩程序，故若將本發(fā)明的雙極性裝置作為輸入/輸出裝置時(shí)，則可簡(jiǎn)化制造的步驟。
本發(fā)明的雙極性裝置亦解決溝道的漏電流及柵極氧化層擊穿的問(wèn)題。反觀已知的做法，當(dāng)集成電路的柵極寬度變窄時(shí)，便會(huì)增加MOS裝置的溝道漏電流以及柵極氧化層擊穿的問(wèn)題。當(dāng)已知的MOS裝置與本發(fā)明的雙極性裝置需消耗相同的待機(jī)電流時(shí)，則在裝置的體積以及成本的考量下，本發(fā)明的雙極性裝置比已知的MOS更為適合。
另外，為代替已知三終端(terminal)雙極性裝置，復(fù)多硅柵極作為本發(fā)明的雙極性裝置的額外增加的終端。由于柵極的電壓電平可以被調(diào)整，故在射極、集極以及基極流動(dòng)的電流亦可被調(diào)整。合并MOS裝置與雙極性裝置便可形成四終端(terminal)裝置。通過(guò)控制柵極電壓，便可改善雙極性裝置的效能。若本發(fā)明的雙極性裝置被設(shè)計(jì)成某些電路(例如VCO電路)時(shí)，則可利用該電路中的固定節(jié)點(diǎn)提供控制電壓。
圖7至圖12是為本發(fā)明的雙極性裝置的其它實(shí)施例，其中，分隔區(qū)可具有許多種形狀，但其功能仍然在于分隔基極與集極。分隔區(qū)可為RPO或是虛柵極，以下將簡(jiǎn)單敘述分隔區(qū)的實(shí)施例。
圖7顯示本發(fā)明的雙極性裝置的一實(shí)施例的俯視圖。雙極性裝置50形成于N阱51之上。復(fù)晶硅柵極52分隔射極53及集極54。本質(zhì)基極(未顯示)在復(fù)晶硅柵極52之下，并且位于射極53及集極54之間。分隔區(qū)55分隔集極54以及外質(zhì)基極56，并具有一凹形(saddle shape)，因此，外質(zhì)基底56的邊緣部分562較中間部分564更接近復(fù)晶硅柵極52。分隔區(qū)55通過(guò)中間的一個(gè)或更多的集極接觸窗(contact)58以及兩端的外質(zhì)基極接觸窗59來(lái)減小凹形的寬度。
圖8顯示本發(fā)明的雙極性裝置的另一實(shí)施例。雙極性裝置60大致上相似于圖7所示的雙極性裝置，不同處在于雙極性裝置60的分隔區(qū)61的形狀不同于分隔區(qū)55。外質(zhì)基極62的中間部分622比邊緣部分624更接近復(fù)晶硅柵極63。分隔區(qū)61通過(guò)中間的外質(zhì)基極接觸窗64以及兩端的集極接觸窗66來(lái)減小凹形的寬度。
圖9顯示本發(fā)明的雙極性裝置的另一實(shí)施例，其中，兩個(gè)雙極性裝置被整合在同一個(gè)裝置中。雙極性裝置70具有第一雙極性裝置71以及第二雙極性裝置72。第一復(fù)晶硅柵極711分隔第一射極712與第一集極713。第二復(fù)晶硅柵極721分隔第二射極722與第二集極723。第一雙極性裝置71以及第二雙極性裝置72共享同一個(gè)外質(zhì)基極73。外質(zhì)基極73是由第一分隔區(qū)714以及第二分隔區(qū)724所定義。外質(zhì)基極73的中間部分732較邊緣部分734更接近第一復(fù)晶硅柵極711以及第二復(fù)晶硅柵極721。由于本實(shí)施例的第一雙極性裝置71以及第二雙極性裝置72共享同一個(gè)外質(zhì)基極73，故可使雙極性裝置70更簡(jiǎn)潔。分隔區(qū)的凹形容許更較好的集極接觸窗與基極接觸窗的排列。此可稱為雙基極結(jié)構(gòu)，其可降低基極的阻抗以及增加射極的效能。
圖10顯示本發(fā)明的雙極性裝置80的另一實(shí)施例。復(fù)晶硅柵極81、82以及分隔區(qū)83、84定義出第一射極85、第二射極86、第一集極87、第二集極88以及共享的外質(zhì)基極89。雙極性裝置80不同于圖9的雙極性裝置的地方在于，共享的外質(zhì)基底89的邊緣部分892較中間部分894更接近復(fù)晶硅柵極81、82，故外質(zhì)基極接觸窗與集極接觸窗可分別被設(shè)置在兩端與中間。本實(shí)施例的優(yōu)點(diǎn)在于可降低基極的阻抗，改善射極的效能，并具有簡(jiǎn)潔的結(jié)構(gòu)。
圖11顯示上述兩個(gè)雙極性裝置的示意圖，其中，兩個(gè)雙極性裝置被整合在射極對(duì)射極(emitter to emitter)、或是同一射極結(jié)構(gòu)中。復(fù)晶硅柵極91、92以及分隔區(qū)93、94定義第一外質(zhì)基極95、第二外質(zhì)基極96、第一集極97、第二集極98以及共享的射極99。外質(zhì)基極95、96的邊緣部分952、962分別較中間部分954、964更接近復(fù)晶硅柵極91、92。
圖12顯示本發(fā)明的雙極性裝置的另一實(shí)施例，其中，雙極性裝置100大體上相似于圖11所示的雙極性裝置，不同之處在于，外質(zhì)基極101、102的中間部分1010、1020分別較邊緣部分1012、1022更接近復(fù)晶硅柵極103、104。圖11、圖12所示的雙極性裝置均可降低基極的阻抗、改善射極效能、以及具有簡(jiǎn)潔的結(jié)構(gòu)。
上述的實(shí)施例是使用PNP雙極性裝置來(lái)說(shuō)明本發(fā)明，同樣地亦可改變成NPN雙極性裝置，其亦具有相同的優(yōu)點(diǎn)，例如相容于CMOS技術(shù)、改善裝置的效能、簡(jiǎn)化制程、簡(jiǎn)潔的結(jié)構(gòu)、以及增加調(diào)整終端。
雖然本發(fā)明已通過(guò)較佳實(shí)施例說(shuō)明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書(shū)的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下10PNP雙極性晶體管11絕緣層12～14、32、46主動(dòng)區(qū)15、36、311、45、51N阱16、33、41、53、99射極17、34、42、54集極18、37、43本質(zhì)基極19、35、44、56、62、73、89、101、102外質(zhì)基極30、40、50、60、70、80、100雙極性裝置31、31’、47STI38柵極381、481、52、63、81、82、91、92、103、104復(fù)晶硅柵極382、482柵極氧化層39、55、61、83、84、93、94分隔區(qū)36’P型基底
48控制柵極562、624、734、892、952、962、1012、1022邊緣部分564、622、732、894、954、964、1010、1020中間部分58、66集極接觸窗59、64外質(zhì)基極接觸窗71第一雙極性裝置72第二雙極性裝置711第一復(fù)晶硅柵極712、85第一射極713、87、97第一集極714第一分隔區(qū)721第二復(fù)晶硅柵極722、86第二射極723、88、98第二集極724第二分隔區(qū)95第一外質(zhì)基極96第二外質(zhì)基極。
權(quán)利要求
1.一種雙極性裝置，其特征在于，通過(guò)一互補(bǔ)金屬氧化半導(dǎo)體程序所制成，該雙極性裝置，包括一射極，形成在一半導(dǎo)體基底中；一集極，形成在該半導(dǎo)體基底中，并與該射極側(cè)向的分隔；一柵極終端，形成在該半導(dǎo)體基底之上，用以定義該射極與該集極間的一距離；以及一外質(zhì)基極，形成在該半導(dǎo)體基底中，與該射極或該集極具有一預(yù)設(shè)距離，其中該外質(zhì)基極、射極、集極以及柵極終端均設(shè)置在一主動(dòng)區(qū)中，通過(guò)一在該半導(dǎo)體基底中的圍繞的絕緣層結(jié)構(gòu)定義該主動(dòng)區(qū)。
2.根據(jù)權(quán)利要求1所述的雙極性裝置，其特征在于，該雙極性裝置包括一本質(zhì)基極，形成在該半導(dǎo)體基底中，在該柵極終端之下，以及在該射極與該集極之間。
3.根據(jù)權(quán)利要求2所述的雙極性裝置，其特征在于，該外質(zhì)基極透過(guò)該半導(dǎo)體基底耦接該本質(zhì)基極。
4.根據(jù)權(quán)利要求1所述的雙極性裝置，其特征在于，該預(yù)設(shè)距離的寬度足以避免該外質(zhì)基極的空乏區(qū)與該集極的空乏區(qū)相互重疊。
5.根據(jù)權(quán)利要求1所述的雙極性裝置，其特征在于，更包括一分隔區(qū)，設(shè)置在該半導(dǎo)體基底之上，以及在該外質(zhì)基極與該集極之間，用以分隔該集極與該外質(zhì)基極。
6.根據(jù)權(quán)利要求5所述的雙極性裝置，其特征在于，該分隔區(qū)是為一阻礙層，用以阻礙硅化物的形成。
7.根據(jù)權(quán)利要求5所述的雙極性裝置，其特征在于，該分隔區(qū)是為一虛柵極。
8.根據(jù)權(quán)利要求1所述的雙極性裝置，其特征在于，該絕緣層結(jié)構(gòu)是為區(qū)域硅氧化層結(jié)構(gòu)、或是淺溝絕緣層結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的雙極性裝置，其特征在于，該圍繞的絕緣層結(jié)構(gòu)是為N阱。
10.一種雙極性裝置，其特征在于，形成在一基底的一主動(dòng)區(qū)之中，該雙極性裝置，包括一第一射極，形成在該基底之中；一第一集極，形成在該半導(dǎo)體基底中，并與該第一射極側(cè)向的分隔；一第一柵極終端，設(shè)置在一第一間隔之上，該第一間隔是在該第一射極與該第一集極之間；一第一本質(zhì)基極，定義在該第一柵極終端之下，并與該第一射極與該第一集極形成一第一雙極性結(jié)；一第二射極，形成在該基底之中；一第二集極，形成在該半導(dǎo)體基底中，并與該第二射極側(cè)向的分隔；一第二柵極終端，設(shè)置在一第二間隔之上，該第二間隔是在該第二射極與該第二集極之間；一第二本質(zhì)基極，定義在該第二柵極終端之下，并與該第二射極與該第二集極形成一第二雙極性結(jié)；以及一共外質(zhì)基極，用以調(diào)整并分隔該第一及第二集極，并且透過(guò)該基底耦接該第一及第二本質(zhì)基極。
11.根據(jù)權(quán)利要求10所述的雙極性裝置，其特征在于，更包括一第一分隔區(qū)以及一第二分隔區(qū)，該第一分隔區(qū)用以分隔該第一集極與共外質(zhì)基極，該第二分隔區(qū)用以分隔該第二集極與共外質(zhì)基極。
12.根據(jù)權(quán)利要求11所述的雙極性裝置，其特征在于，該第一分隔區(qū)以及第二分隔區(qū)均為一阻礙層，用以阻礙硅化物的形成。
13.根據(jù)權(quán)利要求11所述的雙極性裝置，其特征在于，該第一分隔區(qū)以及第二分隔區(qū)均為一虛柵極。
14.一種雙極性裝置，其特征在于，利用一互補(bǔ)金屬氧化半導(dǎo)體制程而形成在一基底的一主動(dòng)區(qū)，該雙極性裝置，包括一共射極；一第一集極，形成在該半導(dǎo)體基底中，并與該共射極側(cè)向的分隔；一第一柵極終端，設(shè)置在一第一間隔之上，該第一間隔在該共射極與該第一集極之間；一第一本質(zhì)基極，定義在該第一柵極終端之下，并與該共射極以及該第一集極形成一第一雙極性結(jié)；一第一外質(zhì)基極，用以調(diào)整并分隔該第一集極，并且透過(guò)該基底耦接該第一本質(zhì)基極；一第二集極，形成在該半導(dǎo)體基底中，并與該共射極側(cè)向的分隔；一第二柵極終端，設(shè)置在一第二間隔之上，該第二間隔在該共射極與該第二集極之間；一第二本質(zhì)基極，定義在該第二柵極終端之下，并與該共射極以及該第二集極形成一第二雙極性結(jié)；以及一第二外質(zhì)基極，用以調(diào)整并分隔該第二集極，并且透過(guò)該基底耦接該第二本質(zhì)基極。
15.根據(jù)權(quán)利要求14所述的雙極性裝置，其特征在于，更包括一第一分隔區(qū)以及一第二分隔區(qū)，該第一分隔區(qū)用以分隔該第一集極與該第一外質(zhì)基極，該第二分隔區(qū)用以分隔該第二集極與該第二外質(zhì)基極。
全文摘要
本發(fā)明提供一種雙極性裝置，包括一射極形成在半導(dǎo)體基底中；一集極在半導(dǎo)體基底中與射極側(cè)向的分隔；柵極終端形成在半導(dǎo)體基底上，用以定義射極與集極間的距離；以及外質(zhì)基極形成在半導(dǎo)體基底上，與射極或集極具有預(yù)設(shè)距離，其中外質(zhì)基極、射極、集極以及柵極終端均設(shè)置在主動(dòng)區(qū)中，通過(guò)在半導(dǎo)體基底中的圍繞的絕緣層結(jié)構(gòu)來(lái)定義主動(dòng)區(qū)。本發(fā)明所述雙極性裝置，具有改善過(guò)的效能、相容于互補(bǔ)金屬氧化半導(dǎo)體技術(shù)、簡(jiǎn)潔的布局、步驟的簡(jiǎn)化、以及額外增加一終端，用以調(diào)整本身。
文檔編號(hào)H01L27/082GK1838431SQ20061005684
公開(kāi)日2006年9月27日 申請(qǐng)日期2006年3月7日 優(yōu)先權(quán)日2005年3月7日
發(fā)明者莊建祥 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司