專利名稱：減少閃存設(shè)置時(shí)間的方法及經(jīng)改進(jìn)的閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般性的涉及閃存裝置以及從其讀取數(shù)據(jù)的方法。
背景技術(shù)：
反及(NAND)型EEPROM(電可擦除可編程只讀存儲器)或閃存已被開發(fā)以用于便攜式音樂播放器、移動電話、數(shù)碼相機(jī)等的固態(tài)大容量存儲應(yīng)用，且其已被認(rèn)為是硬盤驅(qū)動器(HDD)的替代品。
閃存陣列的狹長多晶硅字線具有長的RC延遲是與其相關(guān)聯(lián)的，當(dāng)從所述陣列讀取數(shù)據(jù)時(shí)必須考慮到這一點(diǎn)。寄生電容以及字線到字線電容提供RC延遲，因選定字線最初耦合到鄰近未選定字線的較高電壓，此意味不能進(jìn)行精確讀取直到選定字線耗散了此耦合的電壓。在間隔小的字線之間耦合效應(yīng)變得尤其強(qiáng)烈。例如，在Chen的美國專利第6,291,297號(美國‘297)中所描述，選定字線的選擇柵極與鄰近字線之間的耦合也提供分離柵閃存單元中的此延遲，所述專利以引用的方式全部并入本文中。
如所提及，這些RC延遲提供從閃存存儲單元讀取數(shù)據(jù)所需的總存取時(shí)間。通常，對于低于512Mb的存儲單元密度而言，存取時(shí)間約為10μs，且對于高于1Gb的密度而言，約為25μs。盡管至少從概念上講，金屬分流器可用于減少RC延遲，但因?yàn)榕c其相關(guān)聯(lián)的額外成本及在如此狹窄的間距中提供分流金屬(shunt metal)的困難，使用金屬分流器一般不是優(yōu)選的。
因此，仍需要一種具有經(jīng)改進(jìn)讀取時(shí)間的經(jīng)改進(jìn)的閃存存儲器，以及從閃存讀取數(shù)據(jù)的方法。

發(fā)明內(nèi)容
本發(fā)明提供一種在閃存陣列中偏壓字線的方法，其中選定字線被選定在數(shù)據(jù)存取期間用于讀取操作，所述方法包括以下步驟以未選定字線電壓偏壓未選定字線；延遲延遲時(shí)段；并在所述延遲時(shí)段之后，以選定字線電壓偏壓所述選定字線以執(zhí)行所述讀取操作。
本發(fā)明另外提供一種閃存裝置。所述閃存裝置包括至少一個(gè)存儲器塊，其包含多條字線；以及偏壓電路，其用于以用于未選定字線的未選定字線電壓偏壓所述字線，并以選定字線電壓偏壓選定字線以執(zhí)行讀取操作，其中，在讀取操作期間，在從以未選定字線電壓偏壓所述未選定字線起的延遲時(shí)段之后，以選定字線電壓偏壓所述選定字線。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉本發(fā)明之較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。


以

本發(fā)明的優(yōu)選實(shí)施例及有關(guān)本說明書所揭示內(nèi)容的其它信息，其中圖1是具有多個(gè)NAND存儲單元的閃存存儲器的一部分的電路圖。
圖2是對圖1閃存中固有的電容以及電阻的說明。
圖3是對閃存裝置的公知技術(shù)讀取條件的說明。
圖4是一使用圖3的讀取條件，顯示沿選定字線的不同節(jié)點(diǎn)的設(shè)置時(shí)間的模擬圖。
圖5是對根據(jù)本發(fā)明的閃存裝置的新的讀取條件之一實(shí)施例的說明。
圖6是一使用圖5的讀取條件，顯示沿選定字線以及選定參考字線的不同節(jié)點(diǎn)的設(shè)置時(shí)間的模擬圖。
圖7是控制信號產(chǎn)生電路的一實(shí)施例的電路圖。
主要元件標(biāo)記說明BL0、BL1、...BL16383位線WL0、WL1、WL2...WL15字線
SS、GS信號BK塊選擇信號CS共有源極線GWL0、GWL1、...GWL15共用字線信號Ccoup耦合電容Cpar寄生電容WL1B最接近驅(qū)動晶體管的多晶硅字線WL1的開始部分WL1M指多晶硅字線WL1的中間部分WL1E指多晶硅字線WL1的末端部分WL2B最接近驅(qū)動晶體管的多晶硅字線WL2的開始部分WL2M指多晶硅字線WL2的中間部分WL2E指多晶硅字線WL2的末端部分T1讀取操作的開始之時(shí)間RWL0～RWL4參考塊字線D最初延遲時(shí)段RWL1B與參考字線RWL1起點(diǎn)的節(jié)點(diǎn)RWL1M與參考字線RWL1中間的節(jié)點(diǎn)RWL1E與參考字線RWL1最遠(yuǎn)的節(jié)點(diǎn)RWL2B與參考字線RWL2起點(diǎn)的節(jié)點(diǎn)RWL2M與參考字線RWL2中間的節(jié)點(diǎn)RWL2E與參考字線RWL2最遠(yuǎn)的節(jié)點(diǎn)ACT控制信號10用于產(chǎn)生控制信號ACT的例示性電路M1PMOS晶體管
M2NMOS晶體管Vcc電源電壓RST重設(shè)信號12比較器VR參考電壓OUT比較器12的輸出14觸發(fā)電路PUL觸發(fā)電路的輸出16延遲鏈18反相器20NAND閘22反相器24栓鎖電路26、28反相器具體實(shí)施方式
參看圖1，顯示包含存儲單元陣列的電可擦除可編程只讀存儲器，其形成于芯片基板上。如所屬技術(shù)領(lǐng)域的技術(shù)人員將認(rèn)識到，圖1是NAND閃存陣列的一部分的電路圖。各種元件，如列以及行解碼器、感應(yīng)電路以及其它控制電路，均未在附圖中表示，以避免使本發(fā)明的揭示內(nèi)容變得模糊不清。然而，這些元件是所屬技術(shù)領(lǐng)域的技術(shù)人員所熟知的。
將一例示性存儲器陣列劃分為很多存儲器“塊”。每一塊具有若干“頁”。一頁具有很多存儲器“單元”。例如，1Gb的存儲器具有1024個(gè)塊，且一個(gè)塊具有64頁。每一頁具有2K字節(jié)(即，16K位)。字線含有一頁或多頁。在位線方向上為每一塊提供一個(gè)單元串或兩個(gè)單元串。一個(gè)單元串具有16位、32位或64位。
圖1所說明的存儲器陣列在所說明的實(shí)施例中包括多條平行位線BL0、BL1、...到BL16383，其耦合到各個(gè)存儲單元，此存儲單元由在存儲器陣列中的個(gè)別位線與字線之交叉所定義。在一優(yōu)選實(shí)施例中，盡管涵蓋如SONOS或分離柵閃存單元的其它單元結(jié)構(gòu)，但個(gè)別單元是浮置柵極閃存單元。平行字線WL0、WL1、WL2...WL15絕緣形成于基板上，以為個(gè)別閃存存儲單元形成控制柵極。選擇晶體管與每一位線相關(guān)聯(lián)，并耦合到信號SS以及GS。
塊選擇信號BK用于選擇存儲單元塊。CS表示共有源極線。單元串通過一側(cè)上的SS選擇晶體管連接到位線，并通過GS晶體管連接到CS。在數(shù)據(jù)存取期間，共用(global)字線信號GWL0、GWL1、...到GWL15通過各自的字線驅(qū)動晶體管，分別對字線WL0到WL15偏壓。
不同類型的存儲單元具有不同的用于讀取所存儲數(shù)據(jù)的條件。一般地說，選定的字線(即，從其讀取數(shù)據(jù)的字線)被偏壓在一電壓，此電壓小于用于偏壓鄰近的未選定字線的電壓。但鄰近未選定字線的較高偏壓可耦合到此選定字線，此鄰近未選定字線的偏壓必須在可從選定字線進(jìn)行精確讀取之前將其耗散。
圖2顯示圖1閃存陣列的字線電阻-電容模型。具體而言，圖2顯示字線到字線耦合電容(Ccoup)、其它寄生電容(Cpar)以及字線電阻(R)。對于0.13μm晶體管產(chǎn)生而言，即對于具有0.13μm的通道長度的晶體管而言，可存在以下條件(i)字線到字線耦合電容(Ccoup)0.096fF/單元；(ii)字線中的寄生電容(Cpar)0.064fF/單元；(iii)總計(jì)的字線到字線耦合電容(16384個(gè)單元)1.57pF；(iv)總計(jì)的寄生電容1.05pF；(v)字線寬度0.13μm；(vi)字線長度(16×1024×2×0.13μm)4259μm；(vii)字線電阻(4259μm/0.13μm×60)≈2×106Ω，假設(shè)字線由n+多晶硅制成，且其薄層電阻為60ohm；以及(viii)字線RC(1.57pF+1.05pF)×2×106Ω5μs。
在一種讀取常規(guī)浮置柵極閃存單元的方法中，將上述選定字線的字線電壓設(shè)定為0V，以區(qū)分編程狀態(tài)(臨界電壓高于1V)或擦除狀態(tài)(臨界電壓低于-1V)。將未選定字線設(shè)定為較高的電壓，如4V。來自較高偏壓的未選定字線的電壓耦合到選定字線，并必須在可進(jìn)行讀取之前將其耗散。因此，在讀取周期期間必須提供足夠的容限以考慮到這一設(shè)置時(shí)間。
同樣地，在讀取如美國‘297的分離柵單元的其它單元結(jié)構(gòu)期間也須提供適當(dāng)?shù)娜菹?。在讀取這些分離柵單元期間，所有存儲單元的選擇柵極在約4.5V偏壓以充當(dāng)傳輸晶體管(pass transistor)。在1.5V偏壓選定字線，并在9V偏壓未選定字線。每一字線在其兩側(cè)具有選擇柵極。選擇柵極上的4.5V以及鄰近未選定字符線上的9V耦合到選定字線。在單元結(jié)構(gòu)中，字線與選擇柵極之間的空間很窄，例如具有140有效氧化物厚度的ONO(氧化物/氮化物/氧化物)層。為此，選定字線與選擇柵極之間的耦合尤其強(qiáng)。這一大的耦合電容導(dǎo)致設(shè)置時(shí)間增加，且讀取所需存取時(shí)間的量。
圖3一般性的說明此公知技術(shù)讀取操作信號時(shí)序，并沿選定塊存儲器塊的字線標(biāo)注不同節(jié)點(diǎn)以供以后參考，例如WL1B指最接近驅(qū)動晶體管的多晶硅字線WL1的開始部分，WL1M指多晶硅字線WL1的中間部分，WL1E指多晶硅字線WL1的末端部分，WL2B指多晶硅WL2字線的開始部分，WL2M指多晶硅字線WL2的中間部分，WL2E指多晶硅字線WL2的末端部分等。為說明方便起見，僅以六條字線作說明。在對應(yīng)于讀取操作的開始之時(shí)間T1，假設(shè)在讀取期間未選定字線在6V偏壓，并且選定字線在1.5V偏壓。在圖3中，選定WL2用于讀取，并未選定WL0、WL1以及WL3到WL5。通過其各自字線選擇晶體管塊選擇信號BK同時(shí)打開每一字線。在此串的未選定字線WL0、WL1以及WL3到WL5被偏壓在高壓，例如6V。這6V偏壓從鄰近的未選定字線WL1以及WL3耦合到選定字線WL2，從而導(dǎo)致沿選定字線WL2的電壓的峰值。在讀取周期中分配額外時(shí)間以在試圖讀取之前等待WL2設(shè)置為其1.5V偏壓。此額外時(shí)間提供足夠的容限來允許耦合電壓的耗散，以允許精確確定(即，讀取)讀取單元是處于編程狀態(tài)或是擦除狀態(tài)。
模擬說明了此不當(dāng)耦合對選定字線的設(shè)置時(shí)間之影響。圖4是顯示耦合電壓對選定字線WL2的設(shè)置時(shí)間之影響的曲線。假設(shè)多晶硅字線以狹窄的200SiO2間隔片彼此間隔。將字線厚度設(shè)定為0.2μm并將柵極長度設(shè)定為0.13μm。每一字線具有2048字節(jié)單元或32K F長度，其中F是在制造存儲器陣列的制造過程中可以光刻界定的最小尺寸，如0.13μm。位線間距(即，位線寬度加上位線到位線間隔)是0.26μm(即，2F)，且因此字線長度是4259μm。字線的電阻為約2MΩ。字線到字線耦合電容是每單元每側(cè)0.096fF。另一寄生電容是約每單元0.064fF。
從圖4的曲線部分A可見，將未選定字線(WL1)偏壓到高電壓，如為類比的目的為6伏特。節(jié)點(diǎn)WL1B快速上升到此高電壓，而WL1的末端節(jié)點(diǎn)(WL1E)以及中間節(jié)點(diǎn)(WL1M)在達(dá)到高偏壓電壓過程中有一定延遲。如圖4的曲線部分B所示，將選定字線WL2偏壓到一較低電壓，此處為1.5伏特，同時(shí)將未選定WL1偏壓到高電壓。WL2的開始節(jié)點(diǎn)WL2B的電壓快速穩(wěn)定在1.5V，因?yàn)槠渥罱咏志€驅(qū)動器晶體管。然而，字線的中間節(jié)點(diǎn)(WL2M)處的電壓最初跳躍到約3V，這歸因于從鄰近未選定字線(例如，WL1)的高電壓的電壓耦合，且其緩慢衰減，經(jīng)過約16μs到達(dá)選定字線的1.5V偏壓電壓。同樣地，選定字線的末端節(jié)點(diǎn)(WL2E)處的電壓最初跳躍到約3.6V，并花費(fèi)類似的時(shí)間量來設(shè)置為1.5V選定字線偏壓。
提出一種新的讀取閃存單元的方法，其減少選定字線的設(shè)置時(shí)間。讀取方法適用于不同閃存單元，如浮置柵極、分離柵、SONOS等，其經(jīng)歷增加從單元讀取數(shù)據(jù)所需的時(shí)間容限的設(shè)置時(shí)間。圖5說明新的閃存的一部分及其時(shí)序。
新的閃存陣列包括以相同方式制造的參考存儲單元塊，其具有多條參考字線，且因此與單元陣列塊具有相同特征(例如，耦合電容、寄生電容以及電阻)。盡管在單元陣列塊中僅顯示了五條字線，但應(yīng)了解圖1所示一例示性塊包括十六條字線。同樣，盡管參考塊顯示為包括五條字線，但應(yīng)包括足夠數(shù)目的字線以精確反映單元陣列塊的耦合以及寄生電容。此數(shù)目無需與單元陣列塊中所提供的字線數(shù)目相同，而是可以較少，如在一例示性實(shí)施例中在九條與十一條字線之間。
如在下文所描述，參考塊用于提供電壓，此電壓用以追蹤選定字線(即，選定用于讀取)中的耦合電壓的衰減，以供與參考電壓作比較。此比較結(jié)果用于觸發(fā)選定字線的讀取電壓的啟動。盡管衰減可從選定字線直接監(jiān)控，但與提供參考塊相比，其并非最佳選擇，因?yàn)槠鋵⑿枰诿恳淮鎯ζ鲏K中，每一字線與比較電路之間作連接，而非僅僅來自參考塊的字線連接。
選擇存儲單元陣列的字線，如單元陣列塊的WL2以供讀取。也從參考塊選擇或指定字線，如RWL2。操作期間，與上述公知技術(shù)的選定字線的1.5V(或其它選定字線讀取電壓)相比，以更低電壓0V偏壓選定參考字線RWL2，且與以上結(jié)合圖4描述的公知技術(shù)的未選定字線一樣，剩余的未選定參考字線被偏壓在6V(或其它未選定字線電壓)。以未選定參考字線相同的電壓(即，6V)偏壓單元陣列塊的未選定字線(即，WL0、WL1、WL3、WL4等)。不是最初以選定字線讀取電壓(例如，1.5V)作偏壓，而是最初以低于選定字線讀取電壓的電壓(如，0V)以偏壓上述單元陣列塊的選定字線WL2在最初延遲時(shí)段(表示為“D”)。這時(shí)，通過如上所述被拉到6V的鄰近未選定參考字線將參考字線RWL2的電壓耦合起來。同樣地，通過耦合到鄰近字線的高電壓耦合至選定字線WL2。
選定參考字線RWL2處的電壓達(dá)到峰值之后，其將耦合電壓衰減向0V，即，施加到RWL2的接地電壓。在選定字線WL2中發(fā)生類似衰減，因?yàn)樽志€陣列塊被類似構(gòu)造以及偏壓。由于在此期間選定字線WL2的功率為0V(與公知技術(shù)的1.5V相對)，因此與參考字線的最遠(yuǎn)節(jié)點(diǎn)(RWL2E)一樣，其最遠(yuǎn)節(jié)點(diǎn)(WL2E)僅耦合到2.9V的峰值(如圖6所示)，其低于以上結(jié)合圖4而描述的3.6V。
此種新的讀取方法，被單元結(jié)構(gòu)的模擬方法所測試，如圖4。上述的測試結(jié)果如圖6所示。圖6的曲線部分(B)顯示耦合到約2.9V的峰值并接著向0V衰減的RWL2E處的電壓。當(dāng)RWL2E電壓接近或達(dá)到此實(shí)施例中選定字線的電壓偏壓1.5V時(shí)，產(chǎn)生控制信號ACT(曲線部分(A)所示)來觸發(fā)以選定字線讀取電壓作偏壓以選定字線WL2，即，將電壓偏壓從0V切換到1.5V。圖6的曲線部分(C)顯示了響應(yīng)控制信號ACT的WL2處的電壓切換。
實(shí)際上，所述ACT信號被用作控制信號來以所屬技術(shù)領(lǐng)域的技術(shù)人員所熟知的方式控制GWL電壓，即將GWL選定字線讀取電壓從(例如)0V切換到1.5V。
在此讀取方法中，在第一延遲時(shí)段D期間(在圖5中從時(shí)間T1直到時(shí)間T2)，將較低電壓(例如0V)而非選定字線偏壓電壓(例如1.5V)用于偏壓選定字線，借此幫助加速沿選定字線，且尤其在其最遠(yuǎn)節(jié)點(diǎn)WL2E處的耦合電壓之衰減。在所說明的實(shí)施例中將了解，節(jié)點(diǎn)WL2E花費(fèi)最長的時(shí)間來耗散耦合電壓，因此指示此期間不應(yīng)進(jìn)行讀取的動作。這一延遲時(shí)段之后，開關(guān)的電源從0V到1.5V施加在選定字符線上，將選定字線的開始節(jié)點(diǎn)WL2B快速拉到所需電壓。當(dāng)節(jié)點(diǎn)WL2E處的電壓設(shè)置為偏壓電壓時(shí)，節(jié)點(diǎn)WL2M處的電壓也快速增加到1.5V偏壓電壓。
圖6的曲線部分(C)顯示選定字線WL2的所有節(jié)點(diǎn)快速設(shè)置在所需的1.5V選定字線偏壓電壓，所有節(jié)點(diǎn)即開始節(jié)點(diǎn)WL2B、中間節(jié)點(diǎn)WL2M以及末端節(jié)點(diǎn)WL2E。在此模擬中，與圖4的整個(gè)模擬所示的16μs相比，在約7μs后所有節(jié)點(diǎn)已設(shè)置為1.5V。本質(zhì)上，通過延遲選定字線的偏壓一段時(shí)間，直到沿所述字線的電壓，尤其是選定字線的末端節(jié)點(diǎn)鄰近的耦合電壓可衰減或基本衰減到選定字線偏壓電壓與節(jié)點(diǎn)電壓之間的差較小(或?yàn)?V)時(shí)，所述設(shè)置時(shí)間減少。此較快的設(shè)置時(shí)間大大減少了讀取選定字線的存儲單元所需的存取窗口。
圖7顯示用于產(chǎn)生控制信號ACT的例示性電路10的一實(shí)施例。圖7也顯示所述電路的時(shí)序圖。ACT一般通過耦合到PMOS晶體管M1的重設(shè)信號RST設(shè)定為低電位，所述PMOS晶體管耦合于電源電壓Vcc與NMOS晶體管M2之間。此電路包括比較器12，其輸入耦合到參考電壓VR并耦合到節(jié)點(diǎn)RWL2E處的電壓。可將VR設(shè)定為1.5V，或兩個(gè)偏壓電壓之間的另一觸發(fā)電壓(即，選定字線偏壓電壓與未經(jīng)選定字線偏壓電壓之間)，且更優(yōu)選為小于所述選定字符線上的預(yù)期峰值電壓，且更優(yōu)選地設(shè)定為約所述選定字線偏壓電壓。開始時(shí)，RWL2E處的電壓為0V。在這些條件下，所述比較器12的輸出(OUT)為高電位。比較器12的輸出耦合到具有輸出PUL的正邊緣(或上升邊緣)觸發(fā)電路14。最初輸出PUL為低電位。如圖7的時(shí)序圖所示，RWL2E通過與鄰近的未選定參考字線，或所述陣列中存在的其它電壓耦合而高于VR。當(dāng)RWL2E高于VR時(shí)，輸出信號OUT變?yōu)榈?。?dāng)OUT低時(shí)，所述正邊緣觸發(fā)電路保持PUL為低。一旦RWL2E從高于1.5V放電到參考電壓VR，信號OUT即又變高。OUT的所述第二切換觸發(fā)將ACT設(shè)定為高的PUL脈沖。
在一實(shí)施例中，正邊緣觸發(fā)電路14包括延遲鏈16，其包括如奇數(shù)個(gè)串接反相器18的多個(gè)延遲元件。正邊緣觸發(fā)電路14也包括NAND閘20，其具有第一輸入，耦合以接收延遲鏈16的輸出，以及第二輸入，耦合以接收信號OUT的。在運(yùn)行中，除當(dāng)兩個(gè)輸入都高時(shí)，NAND 20產(chǎn)生低輸出信號。因此，來自反相器22的信號PUL僅當(dāng)NAND 20產(chǎn)生低輸出時(shí)高。僅當(dāng)信號OUT從低切換到高之后，且低信號OUT穿過延遲元件16花費(fèi)的時(shí)間內(nèi)，NAND 20的輸入均高。在一例示性實(shí)施例中，所述延遲約為2ns。
NAND閘20的輸出耦合到反相器22，此反相器提供信號PUL至NMOS晶體管M2，當(dāng)晶體管M2導(dǎo)通時(shí)，即當(dāng)PUL為高且RST為高時(shí)，NMOS晶體管又將信號PUL傳輸?shù)剿ㄦi電路24。
在一實(shí)施例中，栓鎖電路24包含一對反相器26、28，反相器26的輸出耦合到反相器28的輸入，且反相器28的輸出耦合到反相器26的輸入。栓鎖電路24經(jīng)設(shè)置以獲取并保持正邊緣觸發(fā)電路14的啟動輸出，以供如上所描述般隨后使用。
讀取之后，將輸入新的命令(即，讀取、寫入或擦除命令)。當(dāng)輸入新的命令時(shí)，啟動RST以復(fù)位ACT信號。
上述讀取方法在僅利用單個(gè)驅(qū)動器晶體管的閃存陣列中最為有效，驅(qū)動器晶體管通常置于最接近字線的開始節(jié)點(diǎn)WLB處。如果存在一個(gè)驅(qū)動晶體管，花費(fèi)最長時(shí)間來耗散所述耦合電壓的節(jié)點(diǎn)處的電壓可優(yōu)先被監(jiān)控。通常，這一節(jié)點(diǎn)將是離驅(qū)動晶體管最遠(yuǎn)的節(jié)點(diǎn)。如果利用兩個(gè)驅(qū)動器晶體管，每一個(gè)位于各自字線的每一端，那么所述字線的電壓將更快地穩(wěn)定。然而，出于大小、成本、復(fù)雜性以及/或功率考慮，使用一個(gè)以上驅(qū)動器晶體管通常是不希望的。然而，即使閃存陣列每條字線利用兩個(gè)驅(qū)動器晶體管，可利用本文中描述的方法來進(jìn)一步改進(jìn)設(shè)置時(shí)間。在此實(shí)施例中，優(yōu)選將選定字線的中間節(jié)點(diǎn)用作所述控制信號產(chǎn)生電路10的比較器12的輸入。
盡管以上已結(jié)合讀取協(xié)議描述了所述經(jīng)改進(jìn)的讀取方法，其中在選定字線處將所述偏壓設(shè)定為正電壓，如1.5V，并在未選定字線處將其設(shè)定為更高電壓，如6V，但所述方法并非如此限制。例如，對于標(biāo)準(zhǔn)浮置柵極閃存單元而言，其中所述讀取條件在選定字線處為0V，且在未選定字線處為4V，可最初將選定字線偏壓到某一負(fù)電壓直到觸發(fā)信號ACT，如當(dāng)參考字線衰減到0V時(shí)。相應(yīng)地設(shè)定圖7電路的參考電壓VR。
盡管以上已參考用于特定類型閃存單元的讀取條件描述了所述新的讀取方法，但所屬技術(shù)領(lǐng)域的技術(shù)人員將了解所述方法一般可用于以下任何閃存單元結(jié)構(gòu)其展示較強(qiáng)的字線到字線耦合，且其中所述選定字線具有與未選定字線偏壓電壓不同的偏壓電壓。
盡管已根據(jù)例示性實(shí)施例描述了本發(fā)明，但其并不限于此。相反，應(yīng)將權(quán)利要求書廣泛地解釋為包括所屬技術(shù)領(lǐng)域的技術(shù)人員可在沒有背離本發(fā)明的均等物的范疇以及范圍的情況下做出的本發(fā)明的其它變體以及實(shí)施例。
權(quán)利要求
1.一種在閃存陣列中偏壓字線的方法，其特征是選定字線被選定為在數(shù)據(jù)存取期間用于讀取操作，此方法包括以下步驟以未選定字線電壓偏壓未選定字線；延遲一延遲時(shí)段；以及在所述延遲時(shí)段之后，以選定字線電壓偏壓所述選定字線以執(zhí)行所述讀取操作。
2.根據(jù)權(quán)利要求1所述的在閃存陣列中偏壓字線的方法，其特征是所述未選定字線電壓大于所述選定字線電壓以執(zhí)行所述讀取操作。
3.根據(jù)權(quán)利要求1所述的在閃存陣列中偏壓字線的方法，其特征是進(jìn)一步包含產(chǎn)生控制信號從而觸發(fā)以所述選定字線電壓偏壓所述選定字線的步驟。
4.根據(jù)權(quán)利要求3所述的在閃存陣列中偏壓字線的方法，其特征是所述控制信號響應(yīng)參考字線電壓。
5.根據(jù)權(quán)利要求4所述的在閃存陣列中偏壓字線的方法，其特征是所述控制信號產(chǎn)生步驟包含比較所述參考字線電壓與參考電壓；向正邊緣觸發(fā)電路提供所述比較結(jié)果；以及栓鎖所述正邊緣觸發(fā)電路的輸出。
6.根據(jù)權(quán)利要求1所述的在閃存陣列中偏壓字線的方法，其特征是進(jìn)一步包含以下步驟提供包含多條參考字線的參考存儲單元陣列；以所述未選定字線電壓偏壓未選定參考字線；等待選定參考字符線上的節(jié)點(diǎn)處的電壓下降到參考電壓；以及所述電壓達(dá)到所述參考電壓之后，產(chǎn)生控制信號從而觸發(fā)以所述選定字線電壓偏壓所述選定字線。
7.根據(jù)權(quán)利要求6所述的在閃存陣列中偏壓字線的方法，其特征是通過驅(qū)動晶體管驅(qū)動所述選定參考字線，且其中所述節(jié)點(diǎn)遠(yuǎn)離所述驅(qū)動晶體管，所述方法進(jìn)一步包含比較所述節(jié)點(diǎn)電壓與所述參考電壓的步驟。
8.根據(jù)權(quán)利要求6所述的在閃存陣列中偏壓字線的方法，其特征是在所述延遲時(shí)段期間，將所述選定參考字線以及選定字線維持在低于所述參考電壓的電壓。
9.根據(jù)權(quán)利要求1所述的在閃存陣列中偏壓字線的方法，其特征是來自至少一些所述未選定字線的電壓耦合到所述選定字線，其中所述延遲時(shí)段對應(yīng)于所述選定字線處的所述耦合電壓下降到參考電壓所花費(fèi)的時(shí)間，所述方法進(jìn)一步包含在所述延遲時(shí)段之后產(chǎn)生控制信號從而觸發(fā)以所述選定字線電壓偏壓所述選定字線的步驟。
10.一種閃存裝置，其特征是包含至少一個(gè)存儲器塊，其包含多條字線；以及偏壓電路，其用于以用于未選定字線的未選定字線電壓偏壓所述字線，并以選定字線電壓偏壓選定字線以執(zhí)行讀取操作，其中，在所述讀取操作期間，在從以所述未選定字線電壓偏壓所述未選定字線起的延遲時(shí)段之后，以所述選定字線電壓偏壓所述選定字線。
11.根據(jù)權(quán)利要求10所述的閃存裝置，其特征是進(jìn)一步包含用于在所述延遲時(shí)段之后產(chǎn)生控制信號以觸發(fā)偏壓所述選定字線的構(gòu)件。
12.根據(jù)權(quán)利要求11所述的閃存裝置，其特征是所述未選定字線電壓大于所述選定字線偏壓電壓。
13.根據(jù)權(quán)利要求11所述的閃存裝置，其特征是所述控制信號產(chǎn)生構(gòu)件包含比較器，用于比較參考電壓與檢測電壓；正邊緣觸發(fā)電路，響應(yīng)所述比較器的輸出；以及栓鎖電路，響應(yīng)所述正邊緣觸發(fā)電路的輸出。
14.根據(jù)權(quán)利要求13所述的閃存裝置，其特征是進(jìn)一步包含參考存儲器塊，其包含多條參考字線，其中所述控制信號產(chǎn)生構(gòu)件響應(yīng)從所述參考存儲器塊檢測的電壓。
15.根據(jù)權(quán)利要求10所述的閃存裝置，其特征是來自至少一些所述未選定字線的電壓耦合到所述選定字線，且其中所述延遲時(shí)段對應(yīng)于所述選定字線處的所述耦合電壓下降到參考電壓所花費(fèi)的時(shí)間。
16.一種在閃存陣列中偏壓字線的方法，其特征是選定字線被選定為在數(shù)據(jù)存取期間用于讀取操作，所述方法包含以下步驟以未選定字線電壓偏壓未選定字線；在小于參考電壓的第一電壓處偏壓所述選定字線的延遲時(shí)段，所述延遲時(shí)段對應(yīng)于所述選定字線的選定節(jié)點(diǎn)處的電壓下降到所述參考電壓的時(shí)間，所述參考電壓大于所述第一電壓，并小于所述未選定字線電壓；所述電壓達(dá)到所述參考電壓之后，產(chǎn)生控制信號從而觸發(fā)以選定字線電壓偏壓所述選定字線，以執(zhí)行所述讀取操作，所述選定字線電壓大于所述第一電壓，并小于所述未選定字線電壓；以及響應(yīng)所述控制信號以所述選定字線電壓偏壓所述選定字線。
17.根據(jù)權(quán)利要求16所述的在閃存陣列中偏壓字線的方法，其特征是所述控制信號產(chǎn)生步驟包含提供包含多條參考字線的參考存儲單元塊；檢測來自所述參考塊中的字線的參考字線電壓；以及比較參考字線電壓與所述參考電壓。
18.根據(jù)權(quán)利要求17所述的在閃存陣列中偏壓字線的方法，其特征是進(jìn)一步包含以下步驟向正邊緣觸發(fā)電路提供所述比較結(jié)果；以及栓鎖所述正邊緣觸發(fā)電路的輸出以提供所述控制信號。
19.根據(jù)權(quán)利要求17所述的在閃存陣列中偏壓字線的方法，其特征是進(jìn)一步包含以下步驟以所述未選定字線電壓偏壓所述參考塊的所述未選定參考字線，其中來自至少一些所述未選定參考字線的電壓耦合到選定參考字線，其中從所述選定參考字線檢測所述參考字線電壓。
20.根據(jù)權(quán)利要求19所述的在閃存陣列中偏壓字線的方法，其特征是在所述延遲時(shí)段期間所述選定參考字線以及所述選定字線維持在所述第一電壓，且所述參考電壓基本上等于所述選定字線電壓。
全文摘要
一種在閃存陣列中偏壓字線的方法，其中選定字線被選定為在數(shù)據(jù)存取期間用于讀取操作，所述方法包括以下步驟以未選定字線電壓偏壓未選定字線；延遲一延遲時(shí)段；并在所述延遲時(shí)段之后，以選定字線電壓偏壓所述選定字線以執(zhí)行所述讀取操作。
文檔編號H01L27/115GK101026007SQ200610058008
公開日2007年8月29日 申請日期2006年2月24日 優(yōu)先權(quán)日2006年2月24日
發(fā)明者陳宗仁 申請人:晶豪科技股份有限公司