專(zhuān)利名稱(chēng)：具有柵極絕緣膜的半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有柵極絕緣膜的半導(dǎo)體裝置及其制造方法，特別地涉及具有由高介電常數(shù)材料構(gòu)成的柵極絕緣膜的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在作為大規(guī)模集成電路(LSI)的基本結(jié)構(gòu)電路的MIS(metal-insulator semiconductor金屬-絕緣層-半導(dǎo)體)FET(field-effecttransistor場(chǎng)效應(yīng)晶體管)中，以前按比例縮放原則實(shí)現(xiàn)了高集成化。在MISFET中，作為柵極氧化膜一直使用二氧化硅(SiO2)。但是，被認(rèn)為使用了SiO2的柵極絕緣膜在2.0nm左右的膜厚到達(dá)界限。即，將使用了SiO2的柵極絕緣膜作成比2.0nm左右薄的膜厚時(shí)，引起功耗隨隧道漏電流的增大而增加的問(wèn)題。此外，引起柵極絕緣膜的可靠性降低的問(wèn)題。再有，引起針對(duì)雜質(zhì)的擴(kuò)散勢(shì)壘變?nèi)?，?lái)自柵電極的雜質(zhì)遺漏的問(wèn)題。并且，為了均勻性良好地批量生產(chǎn)較薄的SiO2膜而需要嚴(yán)格的制造控制。
因此，為了進(jìn)一步使元件的微小化和高速化并存，打破該按比例縮放限制，正在進(jìn)行即使比SiO2形成得還薄也能得到同等以上的電場(chǎng)效應(yīng)性能的高介電常數(shù)(high-K)材料的開(kāi)發(fā)。作為有競(jìng)爭(zhēng)力的候選材料是氧化鋯(ZrO2)、二氧化鉿(HfO2)等IV族氧化物、氧化鋁(Al2O3)、氧化釔(Y2O3)等III族氧化物、以及硅酸鹽。IV族氧化物以及III族氧化物是在Si半導(dǎo)體的初期作為柵極絕緣膜加以利用的材料。但是，SiO2的柵極絕緣膜的形成技術(shù)被確立后，由于其優(yōu)良的特性，而專(zhuān)門(mén)使用了SiO2。
但是，制作將Al2O3等高介電常數(shù)材料應(yīng)用于柵極絕緣膜的MISFET的情況下，存在如下的問(wèn)題點(diǎn)。因?yàn)榻M合高介電常數(shù)材料的柵極絕緣膜和多晶硅電極的情況下將引起釘扎(效應(yīng))，故N溝道型的MI SFET的平帶電壓向正電壓側(cè)漂移0.3V左右，MISFET的閾值電壓也發(fā)生變化。此外，電子的遷移率小，與SiO2膜的普適曲線(universal curve)相比，約為1/4，所以，使MISFET動(dòng)作時(shí)的源極、漏極之間的電流不能按照期待那樣增大。電子的遷移率小的原因之一被認(rèn)為是由于在絕緣膜中存在的固定電荷使溝道中的電子發(fā)生散亂的緣故。
此處，所謂的普適曲線是提供載流子的遷移率的有效電場(chǎng)依賴(lài)性之普遍性的曲線，是在經(jīng)驗(yàn)上定義具有由SiO2構(gòu)成的絕緣膜的MISFET中載流子遷移率的最大值的曲線。普適曲線在比較MISFET中載流子的遷移率中廣泛使用。在S.Takagi et al.，“On theUniversality of Inversion Layer Mobility in Si MOSFETsPartI-Effects of Substrate Impurity Concentration”，IEEETrans.Electron Devices.，Vol.41 No.12 pp.2357-2362.1994中記載了具有由SiO2構(gòu)成的柵極絕緣膜的MISFET的普適曲線。在圖16中示出該普適曲線。圖16示出硅襯底的主表面的面方位是(100)、襯底溫度是77K以及300K時(shí)的電子遷移率的有效電場(chǎng)變化。參照?qǐng)D16，某個(gè)襯底溫度、某個(gè)襯底濃度NA下的電子遷移率在某個(gè)有效電場(chǎng)強(qiáng)度下具有最大值。
關(guān)于提高電子的遷移率，特開(kāi)2003-69011號(hào)公報(bào)中公開(kāi)了一種半導(dǎo)體裝置，在Si(硅)襯底上形成由Al2O3構(gòu)成的柵極絕緣膜，在Si襯底和金屬氧化物所夾持的區(qū)域上形成硅氧化膜或者硅氮化膜。由此，可抑制在Al2O3/Si界面形成金屬的AlOX結(jié)合狀態(tài)，可抑制因AlOX結(jié)合狀態(tài)產(chǎn)生電子，可減小Al2O3/Si襯底界面的固定電荷。其結(jié)果是，N溝道型的MISFET中電子的遷移率提高到與SiO2膜的普適曲線相比約3/4左右的遷移率。
在使用高介電常數(shù)材料作為柵極絕緣膜的情況下，溝道區(qū)域中的電子的遷移率較低。因此，流過(guò)源極、漏極之間的電流減小，不能得到所需的導(dǎo)通電流，所以，需要提高電源電壓。其結(jié)果是，存在功耗增加的問(wèn)題。此外，不能實(shí)現(xiàn)高速動(dòng)作。即使使用特開(kāi)2003-69011號(hào)公報(bào)中所公開(kāi)的技術(shù)，電子的遷移率仍然不超過(guò)普適曲線，載流子的遷移率不充分。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的在于提供一種可降低功耗的半導(dǎo)體裝置及其制造方法。
此外，本發(fā)明的另一目的是提供一種可實(shí)現(xiàn)高速動(dòng)作的半導(dǎo)體裝置及其制造方法。
本發(fā)明的半導(dǎo)體裝置包含具有雜質(zhì)濃度C的溝道區(qū)域的半導(dǎo)體襯底；包含硅和氧并且形成在所述溝道區(qū)域上的第1柵極絕緣膜；包含鉿和氧并形成在所述第1柵極絕緣膜上的第2柵極絕緣膜。設(shè)想另一半導(dǎo)體裝置，該另一半導(dǎo)體裝置包括另一半導(dǎo)體襯底，其具有雜質(zhì)濃度C的另一溝道區(qū)域，由與所述半導(dǎo)體襯底相同的材質(zhì)構(gòu)成；另一柵極絕緣膜，形成在所述另一溝道區(qū)域上且只由SiON(氮氧化硅)構(gòu)成，設(shè)定所述溝道區(qū)域的雜質(zhì)濃度C，以便使所述溝道區(qū)域中電子遷移率的最大值變得比所述另一溝道區(qū)域中的電子遷移率的最大值高。
本發(fā)明的半導(dǎo)體裝置的制造方法包含以下步驟在半導(dǎo)體襯底上形成雜質(zhì)濃度C的溝道區(qū)域；在所述溝道區(qū)域上形成包含硅和氧的第1柵極絕緣膜；在所述第1柵極絕緣膜上形成包含鉿和氧的第2柵極絕緣膜。在形成溝道區(qū)域的步驟中，設(shè)定雜質(zhì)濃度C，以便使溝道區(qū)域中電子遷移率的最大值變得比在雜質(zhì)濃度C的溝道區(qū)域上只形成由氮氧化硅構(gòu)成的柵極絕緣膜時(shí)的溝道區(qū)域中電子遷移率的最大值高。
本申請(qǐng)的發(fā)明者們發(fā)現(xiàn)，即使在使用包含鉿和氧的高介電常數(shù)材料作為柵極絕緣膜的情況下，也可將半導(dǎo)體襯底中的溝道區(qū)域的雜質(zhì)濃度C設(shè)定為適當(dāng)?shù)闹?，由此，可飛躍性地提高溝道區(qū)域中的電子遷移率。即，設(shè)想另一半導(dǎo)體裝置，該另一半導(dǎo)體裝置包含另一半導(dǎo)體襯底，具有雜質(zhì)濃度C的另一溝道區(qū)域，由與所述半導(dǎo)體襯底相同的材質(zhì)構(gòu)成；另一柵極絕緣膜，形成在所述另一溝道區(qū)域上且只由SiON構(gòu)成。在本發(fā)明的半導(dǎo)體裝置及其制造方法中，設(shè)定所述溝道區(qū)域的雜質(zhì)濃度C，以使所述溝道區(qū)域中的電子遷移率的最大值比該另一溝道區(qū)域中電子遷移率的最大值高。由此，可提高電子的遷移率。
此外，通過(guò)形成第1柵極絕緣膜，可將第2柵極絕緣膜與半導(dǎo)體襯底隔開(kāi)。由此，可將第2柵極絕緣膜上存在的固定電荷與溝道區(qū)域隔開(kāi)。其結(jié)果是，可提高電子的遷移率。
通過(guò)提高電子的遷移率，增加流過(guò)源極、漏極之間的電流，故可降低電源電壓。其結(jié)果是，可降低功耗。此外，能夠?qū)崿F(xiàn)高速動(dòng)作。
所謂“高電場(chǎng)區(qū)域”的意思是，與溝道區(qū)域中的半導(dǎo)體襯底表面垂直方向的電場(chǎng)強(qiáng)度大于等于0.8(MV/cm)的區(qū)域。
此外，所謂EOT的意思是，將High-k膜的物理厚度換算為與SiO2膜等效的電氣性膜厚的值。
本發(fā)明的上述以及其它的目的、特征、方面以及優(yōu)點(diǎn)可以從結(jié)合附圖來(lái)理解的、關(guān)于本發(fā)明的以下的詳細(xì)說(shuō)明中進(jìn)一步明確。


圖1是表示本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)之一例的剖面圖。
圖2是模式地表示本發(fā)明中所設(shè)想的另一半導(dǎo)體裝置的結(jié)構(gòu)剖面圖。
圖3是表示本發(fā)明的遷移率與柵極絕緣膜的物理膜厚的關(guān)系圖。
圖4～圖11是按步驟順序表示本發(fā)明實(shí)施方式1的半導(dǎo)體裝置的制造方法的放大剖面圖。
圖12是表示本發(fā)明實(shí)施方式2的半導(dǎo)體裝置的制造方法的放大剖面圖。
圖13是表示在樣品A1～A4中測(cè)定的電子遷移率和在樣品C1～C4中測(cè)定的電子遷移率的圖。
圖14是表示在樣品B1～B4中測(cè)定的電子遷移率和在樣品C1～C4中的測(cè)定的電子遷移率的圖。
圖15是將在各樣品中測(cè)定的電子遷移率μ的最大值μmax畫(huà)成曲線的圖。
圖16是表示在S.Takagi et al.，“On the Universality ofInversion Layer Mobility in Si MOSFET’sPart I-Effects ofSubstrate Impurity Concentration”，IEEE Trans.ElectronDevices.，Vol.41 No.12 pp.2357-2362.1994中記載的普適曲線的圖。
具體實(shí)施例方式
以下，基于附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。
實(shí)施方式1參照?qǐng)D1，襯底1表面以各STI(Shallow Trench Isolation淺溝道隔離)5a、5b進(jìn)行電隔離，在被電隔離后的襯底1表面上形成MISFET10。MISFET10主要具有作為半導(dǎo)體襯底的襯底1、作為第1柵極絕緣膜的絕緣膜11、作為第2柵極絕緣膜的絕緣膜12。襯底1在表面的預(yù)定區(qū)域中具有雜質(zhì)濃度C的溝道區(qū)域20。在溝道區(qū)域20上形成絕緣膜11，在絕緣膜11上形成絕緣膜12。
襯底1例如由硅構(gòu)成，在襯底上例如進(jìn)行B(硼)等雜質(zhì)的離子注入，從而成為p-。在本實(shí)施方式中，設(shè)想具有以下結(jié)構(gòu)的另一半導(dǎo)體裝置并設(shè)定溝道區(qū)域20的雜質(zhì)濃度C。
參照?qǐng)D2，作為另一半導(dǎo)體裝置的MISFET110具有作為另一半導(dǎo)體襯底的襯底101、作為另一柵極絕緣膜的絕緣膜111。襯底101是由硅構(gòu)成的p型半導(dǎo)體襯底，在襯底101的預(yù)定位置上形成由SiON構(gòu)成的絕緣膜111，在絕緣膜111上形成柵電極113。此外，襯底101在絕緣膜111的垂直正下方的區(qū)域上具有作為另一溝道區(qū)域的溝道區(qū)域120。
參照?qǐng)D1以及圖2，在本實(shí)施方式中，設(shè)定溝道區(qū)域20的雜質(zhì)濃度C，以使MISFET10的溝道區(qū)域20中電子遷移率的最大值比MISFET110的溝道區(qū)域120的電子遷移率的最大值高。雜質(zhì)濃度C例如大于等于2×1017/cm而小于等于1×1020/cm3。
參照?qǐng)D1，絕緣膜11例如由SiON或者SiO2的任意一種構(gòu)成，但是，也可以由這些以外的材料構(gòu)成，只要是至少包含硅和氧的絕緣膜即可。SiON以及SiO2很難與絕緣膜12反應(yīng)，具有耐熱性，并具有較高的介電常數(shù)，所以，適合作為絕緣膜11的材料。此外，絕緣膜11的EOT例如為大于等于0.55nm而小于等于1.0nm。通過(guò)將絕緣膜11的厚度制作成0.55nm或者0.55nm以上，可充分將絕緣膜12與襯底1隔開(kāi)，并可提高電子的遷移率。此外，通過(guò)將絕緣膜11的厚度制作成1.0nm或者1.0nm以下，能夠確?？勺鳛闁艠O絕緣膜起作用的膜厚水平。
絕緣膜12例如由HfSiON構(gòu)成，但是，也可由這以外的材料構(gòu)成，只要至少包含鉿和氧的絕緣膜即可。HfSiON具有較高的介電常數(shù)，難以結(jié)晶化，所以，適合作為絕緣膜12的材料。
此外，MISFET10還具有在絕緣膜12上形成的柵電極13。柵電極13例如由多晶硅構(gòu)成，但是，也可由這以外的材料構(gòu)成。
圖1的半導(dǎo)體裝置中，本申請(qǐng)的發(fā)明者們將絕緣膜11(界面層)的EOT分別設(shè)定為0.30nm、0.55nm、0.75nm、0.85nm，研究各種情況下的HfSiON構(gòu)成的絕緣膜12的物理膜厚與電子遷移率之間的關(guān)系。將有效電場(chǎng)強(qiáng)度Eoff設(shè)為0.8MV/cm。在圖3中示出其結(jié)果。參照?qǐng)D3，隨著絕緣膜12的物理膜厚變薄，電子的遷移率降低。但是，絕緣膜11的EOT大于等于0.55nm的情況下，與絕緣膜11的EOT小于0.55nm的情況相比，保持了較高的遷移率。
參照?qǐng)D1，繼續(xù)對(duì)所述以外的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。在襯底1的表面上形成側(cè)壁14，使其覆蓋絕緣膜11、絕緣膜12、以及柵電極13的各個(gè)側(cè)面。此外，在襯底1的表面上形成源區(qū)和漏區(qū)，使其夾持溝道區(qū)域20。源區(qū)由n+雜質(zhì)區(qū)域4a以及n型雜質(zhì)區(qū)域3a構(gòu)成，漏區(qū)由n+雜質(zhì)區(qū)域4b以及n型雜質(zhì)區(qū)域3b構(gòu)成。此外，在源區(qū)以及漏區(qū)與襯底1的各個(gè)邊界上形成了各p型雜質(zhì)區(qū)域2a、2b。
以與n+雜質(zhì)區(qū)域4a相鄰并朝向溝道區(qū)域20延伸的方式形成n型雜質(zhì)區(qū)域3a。n型雜質(zhì)區(qū)域3a形成在p型雜質(zhì)區(qū)域2a的內(nèi)部、側(cè)壁14的垂直正下方的區(qū)域上。同樣，以與n+雜質(zhì)區(qū)域4b相鄰并朝向溝道區(qū)域20延伸的方式形成n型雜質(zhì)區(qū)域3b。n型雜質(zhì)區(qū)域3b形成在p型雜質(zhì)區(qū)域2b的內(nèi)部、側(cè)壁14的垂直正下方的區(qū)域上。
此處，形成比n+雜質(zhì)區(qū)域4a、4b雜質(zhì)濃度低的區(qū)域，即n型雜質(zhì)區(qū)域3a、3b，由此，可緩和漏區(qū)和溝道區(qū)域的界面附近的電場(chǎng)，可降低截止電流值。此外，在源區(qū)以及漏區(qū)與襯底1的邊界上形成p型雜質(zhì)區(qū)域2a、2b，由此，可防止擊穿現(xiàn)象。
以覆蓋MISFET10的方式在襯底1的表面上形成層間絕緣膜7。在層間絕緣膜7上開(kāi)出多個(gè)達(dá)到襯底1表面的孔，以分別填充這些孔的內(nèi)部的方式形成各觸點(diǎn)8a～8c。并且，在層間絕緣膜7上形成各個(gè)布線9a～9c。布線9a通過(guò)觸點(diǎn)8a與n+雜質(zhì)區(qū)域4a電連接，布線9b通過(guò)觸點(diǎn)8b與柵電極13電連接，布線9c通過(guò)觸點(diǎn)8c與n+雜質(zhì)區(qū)域4b電連接。
然后，使用圖4～圖11對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。并且，關(guān)于圖4～圖11，示出溝道區(qū)域附近的放大圖。
首先，參照?qǐng)D4，準(zhǔn)備由單晶硅構(gòu)成的襯底1，在襯底1表面上形成各STI5a、5b(圖1)。然后，例如在加速能量為3keV、注入量為1×1015/cm2的條件下，從相對(duì)襯底1表面垂直的方向離子注入B。由此，形成例如具有大于等于2×1017/cm3而小于等于1×1020/cm3的雜質(zhì)濃度C的p型溝道區(qū)域20。
然后，參照?qǐng)D5，例如利用使用HfCl4以及SiH4作為原料氣體、使用H2O作為氧化氣體的CVD(Chemical Vapor Depositong化學(xué)氣相淀積)法，在襯底1上以0.7nm的膜厚形成由HfSiO構(gòu)成的絕緣膜12a。此外，除了CVD法之外，亦可采用氧化物靶的濺射法形成絕緣膜12a。
然后，參照?qǐng)D6，例如在氧分壓大于等于25Pa而小于等于100kPa的氣氛中，在大于等于1000℃而小于1100℃的溫度下對(duì)襯底1熱處理20～40秒。由此，氣氛中的氧透過(guò)絕緣膜12a后對(duì)襯底1表面進(jìn)行氧化，在襯底1的表面上形成由SiO2構(gòu)成的絕緣膜11a。此外，通過(guò)在1000℃或者1000℃上的高溫下進(jìn)行熱處理，絕緣膜12a中的Hf可向絕緣膜11a中擴(kuò)散，提高電子的遷移率。然后，對(duì)絕緣膜12a進(jìn)行等離子體氮化。由此，絕緣膜12a被氮化，形成由HfSiON構(gòu)成的絕緣膜12a。這樣，通過(guò)將HfSiO氮化成HfSiON，可使絕緣膜12難以結(jié)晶化。作為HfSiO的氮化方法優(yōu)選使用等離子體氮化。通過(guò)使用等離子體氮化，從而可降低對(duì)界面層(絕緣膜11)的氮的導(dǎo)入量，防止遷移率的降低。
然后，參照?qǐng)D7，例如通過(guò)反應(yīng)性濺射法形成由TaN(氮化鉭)構(gòu)成的導(dǎo)電膜13a。作為導(dǎo)電膜13a，可使用TiN(氮化鈦)、WN(氮化鎢)、MoN(氮化鉬)、ZrN(氮化鋯)、或者HfN(氮化鉿)等代替TaN。并且，可使用濺射法或者CVD法形成由W(鎢)構(gòu)成的導(dǎo)電膜13a。
然后，參照?qǐng)D8，形成未圖示的光致抗蝕劑，將該光致抗蝕劑作為掩模以預(yù)定形狀刻蝕絕緣膜11a、絕緣膜12a、以及導(dǎo)電膜13a。由此，形成作為柵極絕緣膜的絕緣膜11以及12、柵電極13。然后，除去光致抗蝕劑。
然后，參照?qǐng)D9，例如在加速能量為3keV、注入量為1×1015/cm2的條件下，從相對(duì)襯底1表面垂直的方向離子注入As(砷)，形成n型雜質(zhì)區(qū)域?qū)?a、3b。然后，以包圍各n型雜質(zhì)區(qū)域?qū)?a、3b的方式，例如在加速能量為10keV、注入量為4×1013/cm2的條件下，從相對(duì)襯底1表面的垂直方向離子注入B，形成p型雜質(zhì)區(qū)域?qū)?a、2b。
然后，參照?qǐng)D10，例如使用等離子體輔助沉積法在400℃的溫度下，以覆蓋絕緣膜11以及12、柵電極13的方式在襯底1上形成50nm膜厚的SiO2。并且，通過(guò)各向異性干法刻蝕選擇性地只在柵電極13的側(cè)壁部上保留SiO2，形成側(cè)壁14。然后，將側(cè)壁14作為掩模，例如在加速能量為30keV、注入量為2×1015/cm2的條件下，從相對(duì)襯底1表面垂直的方向離子注入As，形成n+雜質(zhì)區(qū)域4a、4b。然后，例如在氮?dú)夥罩校?000℃的溫度下將襯底1退火5秒鐘，激活注入離子。由此完成MISFET10。
然后，參照?qǐng)D11，以覆蓋MISFET10的方式在襯底1上形成例如由TEOS(Tetra Ethyl Or tho Silicate原硅酸四乙酯)、SiO2或者SiOC等構(gòu)成的層間絕緣膜7。然后，通過(guò)通常的照相制版技術(shù)以及刻蝕技術(shù)在層間絕緣膜7上形成到達(dá)各n+雜質(zhì)區(qū)域4a、柵電極13、以及n+雜質(zhì)區(qū)域4b的孔7a～7c。
然后，參照?qǐng)D1，以填充各孔7a～7c的方式在層間絕緣膜7上形成例如由W、Al(鋁)或者Cu(銅)等構(gòu)成的導(dǎo)電膜。然后，除去層間絕緣膜7上多余的導(dǎo)電膜，形成各觸點(diǎn)8a～8c。然后，在層間絕緣膜7上對(duì)電連接到各觸點(diǎn)8a～8c上的各布線9a～9c進(jìn)行構(gòu)圖。通過(guò)以上的步驟完成本實(shí)施方式的半導(dǎo)體裝置。
在本發(fā)明的半導(dǎo)體裝置及其制造方法中，設(shè)定溝道區(qū)域20的雜質(zhì)濃度C，以使MISFET10的溝道區(qū)域20中電子遷移率的最大值比MISFET110的溝道區(qū)域120中的電子遷移率的最大值高?，F(xiàn)有技術(shù)的溝道區(qū)域中的雜質(zhì)濃度約為5×1016/cm3，但是，本發(fā)明的雜質(zhì)濃度C比現(xiàn)有技術(shù)的雜質(zhì)濃度高，具體地說(shuō)，例如是大于等于2×1017/cm3而小于等于1×1020/cm3。由此，可提高電子的遷移率。
此外，通過(guò)形成絕緣膜11，可將作為高介電常數(shù)材料的HfSiON構(gòu)成的絕緣膜12與襯底1隔開(kāi)。由此，可將絕緣膜12中存在的固定電荷與溝道區(qū)域隔開(kāi)。其結(jié)果是，可提高電子的遷移率。
通過(guò)提高電子遷移率，可增加流過(guò)源極、漏極之間的電流，降低功耗。此外，可實(shí)現(xiàn)高速動(dòng)作。
并且，按照本實(shí)施方式的半導(dǎo)體裝置，溝道區(qū)域20的電場(chǎng)強(qiáng)度處于高電場(chǎng)強(qiáng)度區(qū)域的情況下，可提高電子的遷移率以達(dá)到超過(guò)普適曲線的程度。
本發(fā)明的半導(dǎo)體裝置還具有包含多晶硅、形成在絕緣膜12上的柵電極13。
在由高介電常數(shù)構(gòu)成的柵極絕緣膜上形成由多晶硅構(gòu)成的柵電極的半導(dǎo)體裝置，與現(xiàn)有技術(shù)的在只由SiON構(gòu)成的柵極絕緣膜上形成由多晶硅構(gòu)成的柵電極的半導(dǎo)體裝置相比，為了得到同一閾值所需的溝道區(qū)域的雜質(zhì)濃度變?yōu)榈蜐舛?將此現(xiàn)象稱(chēng)為“釘扎效應(yīng)”)。為此，在由高介電常數(shù)材料構(gòu)成的柵極絕緣膜上形成由多晶硅構(gòu)成的柵電極的半導(dǎo)體裝置中，即使將溝道區(qū)域的雜質(zhì)濃度制作成比現(xiàn)有技術(shù)低的濃度，也可得到實(shí)際應(yīng)用所需的較高閾值。其結(jié)果是，在施加相同的電源電壓的情況下進(jìn)行比較時(shí)，HfSiON的有效電場(chǎng)變得比SiON的有效電場(chǎng)低。因此，可得到提高遷移率并具有實(shí)際應(yīng)用所需的較高閾值的半導(dǎo)體裝置。
在本實(shí)施方式的制造方法中，襯底1由硅構(gòu)成，在包含氧的氣氛中，在大于等于1000℃而小于1100℃的溫度下對(duì)半導(dǎo)體襯底氧化20秒～40，由此，形成絕緣膜11a。這樣，可得到由膜質(zhì)良好的SiO2構(gòu)成的絕緣膜11。此外，通過(guò)在大于等于1000℃的高溫下進(jìn)行熱處理，從而可使絕緣膜12a中的Hf向絕緣膜11a中擴(kuò)散，提高電子的遷移率。
實(shí)施方式2在實(shí)施方式1的制造方法中，示出了形成由SiO2構(gòu)成的絕緣膜11的情況。在本實(shí)施方式中，對(duì)形成代替SiO2而由SiON構(gòu)成的絕緣膜11時(shí)的制造方法進(jìn)行說(shuō)明。
首先，參照?qǐng)D12，在N2O氣氛中對(duì)由硅構(gòu)成的襯底1進(jìn)行氧氮化，由此，形成由SiON構(gòu)成的絕緣膜11a。并且，可以在N2O氣氛中進(jìn)行氧氮化之前對(duì)襯底1進(jìn)行等離子體氮化。然后，參照?qǐng)D6，例如使用MOCVD法形成由HfSiO構(gòu)成的絕緣膜12a。
并且，這以后的半導(dǎo)體裝置的制造方法經(jīng)過(guò)與圖1以及圖7～圖11所示的實(shí)施方式1的制造方法相同的制造。因此，省略其說(shuō)明。
在本實(shí)施方式的半導(dǎo)體裝置的制造方法中，襯底1由硅構(gòu)成，在N2O氣氛中對(duì)襯底1進(jìn)行氧氮化，形成絕緣膜11a。由此，可得到膜質(zhì)優(yōu)良的由SiON構(gòu)成的絕緣膜11。
實(shí)施例1在本實(shí)施例中，以柵極絕緣膜的材質(zhì)、溝道區(qū)域中的雜質(zhì)濃度的組合相互不同的方式進(jìn)行設(shè)計(jì)，制作出圖1所示的半導(dǎo)體裝置，制作成樣品A1～A4以及樣品B1～B4。此外，以溝道區(qū)域中的雜質(zhì)濃度相互不同的方式進(jìn)行設(shè)計(jì)，制作出圖2所示的半導(dǎo)體裝置，制作成樣品C1～C4。各樣品A1～A4、樣品B1～B4以及樣品C1～C4中的柵極絕緣膜的材質(zhì)和溝道區(qū)域中的雜質(zhì)濃度如以下的表1所示。
表1

在所述各樣品A1～A4、樣品B1～B4以及樣品C1～C4中，使垂直于溝道區(qū)域的半導(dǎo)體襯底表面方向的電場(chǎng)強(qiáng)度Eeff發(fā)生改變，測(cè)定溝道區(qū)域中的電子遷移率。在圖15中，線A是連接各樣品A1～A4所測(cè)定的最大值μmax的線，線B是連接各樣品B1～B4所測(cè)定的最大值μmax的線，線C是連接各樣品C1～C4所測(cè)定的最大值μmax的線。
參照?qǐng)D13～15，在溝道區(qū)域的雜質(zhì)濃度大于等于2.0×1017/cm3的區(qū)域中線A超過(guò)線C。具體地說(shuō)，在相同雜質(zhì)濃度的樣品之間比較各樣品A1～A4與各樣品C1～C4，各樣品A2～A4中的電子遷移率的最大值μmax超過(guò)各樣品C2～C4中的電子遷移率的最大值μmax。
此外，在溝道區(qū)域中的雜質(zhì)濃度大于等于6.0×1017/cm3的區(qū)域中線B超過(guò)線C。具體地說(shuō)，在相同雜質(zhì)濃度的樣品之間比較各樣品B1～B4與各樣品C1～C4，各樣品B2～B4中的電子遷移率的最大值μmax超過(guò)各樣品C2～C4中的電子遷移率的最大值μmax。
并且，樣品A2～A4以及樣品B2～B4中的電子遷移率μ在高電場(chǎng)區(qū)域中超過(guò)作為普適曲線的線X。因此，從作為本發(fā)明產(chǎn)品的樣品A2～A4以及樣品B2～B4可知，能夠提高電子的遷移率。
通過(guò)將本發(fā)明的半導(dǎo)體裝置特別應(yīng)用于65nm節(jié)點(diǎn)以下的器件中，由此，可期待導(dǎo)通電流等器件特性的飛躍性提高。
詳細(xì)對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是，這只是用于示例，并非進(jìn)行限定，很明顯，發(fā)明的精神和范圍只由附加的權(quán)利要求范圍進(jìn)行限定。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括具有雜質(zhì)濃度C的溝道區(qū)域的半導(dǎo)體襯底、包含硅和氧并形成在所述溝道區(qū)域上的第1柵極絕緣膜、包含鉿和氧并形成在所述第1柵極絕緣膜上的第2柵極絕緣膜，其特征在于，設(shè)想一種另一半導(dǎo)體裝置，該另一半導(dǎo)體裝置具有另一半導(dǎo)體襯底，其具有雜質(zhì)濃度C的另一溝道區(qū)域，由與所述半導(dǎo)體襯底相同的材質(zhì)構(gòu)成；另一柵極絕緣膜，形成在所述另一溝道區(qū)域上且只由SiON構(gòu)成，設(shè)定所述溝道區(qū)域的雜質(zhì)濃度C，以便使所述溝道區(qū)域中的電子遷移率的最大值變得比所述另一溝道區(qū)域中的電子遷移率的最大值高。
2.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，所述雜質(zhì)濃度C大于等于2×1017/cm3而小于等于1×1020/cm3。
3.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，所述第1柵極絕緣膜由SiON或者SiO2中的任意一種構(gòu)成。
4.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，所述第2柵極絕緣膜由HfSiON構(gòu)成。
5.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，所述溝道區(qū)域的電場(chǎng)強(qiáng)度處于高電場(chǎng)強(qiáng)度區(qū)域時(shí)，所述溝道區(qū)域中的電子遷移率超過(guò)普適曲線。
6.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，所述第1柵極絕緣膜的等效氧化膜厚度大于等于0.5nm而小于等于1.0nm。
7.如權(quán)利要求1中記載的半導(dǎo)體裝置，其特征在于，還具有包含多晶硅并形成在所述第2柵極絕緣膜上的柵電極。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，包含以下步驟在半導(dǎo)體襯底上形成雜質(zhì)濃度C的溝道區(qū)域；在所述溝道區(qū)域上形成包含硅和氧的第1柵極絕緣膜；和在所述第1柵極絕緣膜上形成包含鉿和氧的第2柵極絕緣膜，在形成所述溝道區(qū)域的步驟中，設(shè)定所述雜質(zhì)濃度C，以便使所述溝道區(qū)域中的電子遷移率變得比在雜質(zhì)濃度C的溝道區(qū)域上只形成由氧氮化硅構(gòu)成的柵極絕緣膜時(shí)的溝道區(qū)域中的電子遷移率高。
9.如權(quán)利要求8中記載的半導(dǎo)體裝置的制造方法，其特征在于，所述半導(dǎo)體襯底由硅構(gòu)成，在包含氧的氣氛中，在大于等于1000℃而小于1100℃下對(duì)所述半導(dǎo)體襯底氧化20～40秒時(shí)間，由此，形成所述第1柵極絕緣膜。
10.如權(quán)利要求8中記載的半導(dǎo)體裝置的制造方法，其特征在于，所述半導(dǎo)體襯底由硅構(gòu)成，通過(guò)在N2O氣氛中對(duì)所述半導(dǎo)體襯底進(jìn)行氧氮化，從而形成所述第1柵極絕緣膜。
全文摘要
MISFET(10)包括p型襯底(1)，具有雜質(zhì)濃度C的溝道區(qū)域(20)；絕緣膜(11)，形成在溝道區(qū)域(20)上且由SiO
文檔編號(hào)H01L29/78GK1835238SQ20061005966
公開(kāi)日2006年9月20日 申請(qǐng)日期2006年3月17日 優(yōu)先權(quán)日2005年3月17日
發(fā)明者水谷齊治, 井上真雄, 由上二郎, 土本淳一, 野村幸司, 島本泰洋 申請(qǐng)人:株式會(huì)社瑞薩科技