專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含硅化物層的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著集成電路的縮小，形成集成電路的半導(dǎo)體器件就需要具有更低的金屬布線接觸電阻和更低的雜質(zhì)區(qū)電阻。因此，在半導(dǎo)體領(lǐng)域中，采用一種其中通過在半導(dǎo)體膜中形成硅化物層來降低接觸電阻或雜質(zhì)區(qū)電阻的技術(shù)(例如，專利文獻(xiàn)1日本公開專利申請?zhí)朜o.2004-221115)。當(dāng)降低半導(dǎo)體膜的電阻時(shí)，就能夠改善半導(dǎo)體器件的導(dǎo)通(ON)電流并且能夠制造出具有高性能的半導(dǎo)體器件。
另一方面，當(dāng)加厚半導(dǎo)體的硅化物層時(shí)，就會(huì)降低薄層電阻(sheetresistance)；因此，預(yù)測導(dǎo)通電流變得更高。然而，在非專利文獻(xiàn)1(非專利文獻(xiàn)1OPTIMIZATION OF SERIES RESISTANCE IN SUB-0.2μm SOIMOSFETsLisa T.Su等人，IEDM93，第723-726頁，1993)中報(bào)道了當(dāng)將硅化物層實(shí)際上形成得厚時(shí)，會(huì)增大電阻并減小導(dǎo)通電流。

發(fā)明內(nèi)容
本發(fā)明的第一個(gè)目的在于，獲得具有高導(dǎo)通電流的包含硅化物層的半導(dǎo)體器件。
本發(fā)明的第二個(gè)目的在于，獲得具有降低的薄層電阻、具有高導(dǎo)通電流的半導(dǎo)體器件。
為了提高導(dǎo)通電流，存在一種通過在雜質(zhì)區(qū)的激活中將熱處理中的溫度設(shè)置為高來提高雜質(zhì)區(qū)的激活率的方法，以及一種提供硅化物層的方法?？商鎿Q地，還存在一種其中加熱或利用激光束輻照半導(dǎo)體膜以使半導(dǎo)體膜退火從而改善半導(dǎo)體膜的結(jié)晶性的方法。
然而，在這些方法中，會(huì)增加一個(gè)熱處理步驟，并且還附加需要一種用于熱處理的設(shè)備；因此，存在增大制造成本的問題。此外，在采用具有低耐熱性的襯底諸如玻璃襯底作為襯底的情況下，該襯底通過高溫?zé)崽幚砜赡軙?huì)收縮。因此，可使用的襯底局限于具有高耐熱性的襯底，并且存在降低襯底的選擇自由度的問題。
因此，本發(fā)明的第三目的在于，獲得具有高導(dǎo)通電流的半導(dǎo)體器件，而不增加本發(fā)明的步驟的數(shù)量。本發(fā)明的另一個(gè)目的在于在不限制襯底的情況下提高導(dǎo)通電流。
本發(fā)明的一個(gè)特征在于一種半導(dǎo)體器件，其包括硅膜，其包括溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；柵絕緣膜；柵電極；以及通過硅化物層電連接到雜質(zhì)區(qū)的布線，其中該硅化物層沿其截面包括第一區(qū)和第二區(qū)，在第一區(qū)中厚度從溝道形成區(qū)側(cè)上的邊緣增加，以及在第二區(qū)中厚度比第一區(qū)的厚度更加均勻。此外，當(dāng)?shù)谝粎^(qū)和第二區(qū)被垂直于水平線的線分開，并且假設(shè)該垂直線與硅化物層和雜質(zhì)區(qū)之間的界面交叉處的點(diǎn)為第一點(diǎn)時(shí)，經(jīng)過第一點(diǎn)和硅化物層的邊緣的直線與該水平線形成角度θ(0°＜θ＜45°)，并且第二區(qū)的厚度與硅膜的厚度之比為0.6或更大。
本發(fā)明的另一個(gè)特征在于一種半導(dǎo)體器件，其包括硅膜，其包括溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；柵絕緣膜；柵電極；以及通過硅化物層電連接到雜質(zhì)區(qū)的布線，其中該硅化物層沿其截面包括第一區(qū)和第二區(qū)，在第一區(qū)中厚度從溝道形成區(qū)側(cè)上的邊緣增加，以及該第二區(qū)具有與硅膜的厚度相同的厚度；以及當(dāng)?shù)谝粎^(qū)和第二區(qū)被垂直于水平線的線分開，并且假設(shè)該垂直線與硅膜的底表面交叉處的點(diǎn)為第一點(diǎn)時(shí)，經(jīng)過第一點(diǎn)和該邊緣的直線與該水平線形成角度θ(0°＜θ＜45°)。
本發(fā)明的再一個(gè)特征在于其中用硅襯底代替硅膜的上述半導(dǎo)體器件。
本發(fā)明的再一個(gè)特征在于控制膜形成條件，以便在形成用于形成硅化物層的金屬膜中故意使金屬膜的厚度不均勻。因此，能夠增大其中硅化物層的厚度增加的第一區(qū)的尺寸，或者能夠在溝道長度方向上加長第一區(qū)。
參照圖1A和1B來進(jìn)行說明。圖1A示出了晶體管的截面，并且圖1B示出了由圖1A的虛線包圍的放大部分。硅膜或硅襯底包括區(qū)11、雜質(zhì)區(qū)12和硅化物層13。該區(qū)11可以包括與雜質(zhì)區(qū)12接觸的低濃度雜質(zhì)區(qū)或高濃度雜質(zhì)區(qū)，只要它包括溝道形成區(qū)。通過蝕刻層間絕緣膜提供的布線16連接到硅化物層13。如圖1B中所示，硅化物層13包括第一區(qū)13a和第二區(qū)13b。第一區(qū)13a的厚度從溝道形成區(qū)側(cè)上的邊緣A增加。第二區(qū)13b的厚度比第一區(qū)13a的厚度更加均勻。
在硅膜或硅襯底之上，形成柵絕緣膜14和在柵絕緣膜14之上的柵電極15。柵絕緣膜14的形狀和寬度不限于圖1A和1B中所示的形狀和寬度，并且可以采用任何形狀和寬度。例如，柵絕緣膜14可以具有錐形形狀和傾斜的側(cè)。此外，柵電極15可以具有單層或疊層，而不限于圖1A和1B，并且它的截面可以是錐形形狀。即，本發(fā)明不受柵電極15和柵絕緣膜14的影響。
第一區(qū)13a和第二區(qū)13b被穿過點(diǎn)B且垂直于水平線的線分開。而且，點(diǎn)B位于硅化物層13和雜質(zhì)區(qū)12之間的界面上。經(jīng)過點(diǎn)B和邊緣A的直線與水平線形成角度θ。當(dāng)角度θ滿足條件0°＜θ＜45°，硅膜的厚度表示為d2，以及硅化物層的第二區(qū)13b的厚度表示為d1時(shí)，滿足下式d1/d2≥0.6。注意，當(dāng)d1/d2＝1.0時(shí)，點(diǎn)B位于硅膜或硅襯底的底表面上。
根據(jù)本發(fā)明，通過控制硅化物層的形狀，能夠獲得具有高導(dǎo)通電流的半導(dǎo)體器件。此外，還能夠獲得具有降低的薄層電阻的具有高導(dǎo)通電流的半導(dǎo)體器件。而且，不用增加半導(dǎo)體器件的制造步驟的數(shù)量，就能夠提高導(dǎo)通電流。因此，可以在維持常規(guī)半導(dǎo)體器件的制造成本的情況下獲得高導(dǎo)通電流。此外，由于不需要高溫?zé)崽幚韥慝@得高導(dǎo)通電流，所以還能夠采用具有低耐熱性的襯底；因此，能夠在對耐熱性沒有限制的情況下使用襯底。


在附圖中圖1A和1B是本發(fā)明的半導(dǎo)體器件的截面圖；圖2A和2B是在分析中所采用的元件結(jié)構(gòu)的截面圖(實(shí)施例模式1)；圖3A和3B是硅化物層的截面的TEM照片(實(shí)施例模式1)；圖4示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖5示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖6示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖7示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖8示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；
圖9示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖10示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖11示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖12示出N溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖13示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖14示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖15示出P溝道晶體管的估計(jì)結(jié)果(實(shí)施例模式1)；圖16A～16D示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式2)；圖17A～17D都示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式2)；圖18A和18B都示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式2)；圖19A～19D示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式3)；圖20A～20F都示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式3)；圖21A～21D示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式4)；圖22A～22I示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式4)；圖23A～23G都示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式5)；圖24A～24F示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式6)；圖25示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式6)；圖26是本發(fā)明的半導(dǎo)體器件的透視圖(實(shí)施例模式6)；圖27示出本發(fā)明的半導(dǎo)體器件(實(shí)施例模式7)；圖28A～28E示出利用本發(fā)明的半導(dǎo)體器件的方式(實(shí)施例模式7)；圖29示出本發(fā)明的半導(dǎo)體器件的制造方法(實(shí)施例模式8)；圖30是本發(fā)明的半導(dǎo)體器件的方框圖(實(shí)施例模式8)；以及圖31A～31C都示出本發(fā)明的半導(dǎo)體器件(實(shí)施例模式8)。
具體實(shí)施例方式
下文，將描述本發(fā)明的各實(shí)施例模式。注意，本領(lǐng)域技術(shù)人員易于理解可以按照多種模式來實(shí)施本發(fā)明，并且在不脫離本發(fā)明的精神和范圍的情況下可以在形式和細(xì)節(jié)上進(jìn)行多種改變。因此，本發(fā)明不應(yīng)限于以下的各實(shí)施例模式的說明。
實(shí)施例模式1
在本發(fā)明中，分析了在包含硅化物層的晶體管中硅化物的厚度和形狀如何影響導(dǎo)通電流。
圖2A和2B是示出作為頂柵晶體管的半導(dǎo)體膜的硅膜的一部分的示意圖，并且還示出了在此分析中所采用的元件的結(jié)構(gòu)。圖2A和2B示意性地示出了由圖1A的虛線所包圍的硅膜的該部分。在該分析中所采用的元件可以是薄膜晶體管(TFT)、在硅襯底之上直接形成的晶體管、和在絕緣體上硅(SOI)襯底例如注入氧隔離(SIMOX)襯底之上形成的晶體管中的任何一種。
圖2A示出了在硅化物層33和區(qū)31之間不存在低濃度雜質(zhì)區(qū)的情況下的元件結(jié)構(gòu)。圖2B示出了在硅化物層33和區(qū)31之間存在低濃度雜質(zhì)區(qū)的情況下的元件結(jié)構(gòu)。兩種元件結(jié)構(gòu)都包括區(qū)31，雜質(zhì)區(qū)32和硅化物層33。區(qū)31是其上設(shè)置柵電極的區(qū)域且柵絕緣膜插入其間，并且包括至少溝道形成區(qū)。除了溝道形成區(qū)，在圖2A中，區(qū)31還可以包括與雜質(zhì)區(qū)32接觸的雜質(zhì)區(qū)；在圖2B中，區(qū)31還可以包括與低濃度雜質(zhì)區(qū)32b接觸的低濃度雜質(zhì)區(qū)。假定載流子從硅化物層33和雜質(zhì)區(qū)32流向電極34。因此，雜質(zhì)區(qū)32或高濃度雜質(zhì)區(qū)32a用作源區(qū)。
在圖2A和2B中，在區(qū)31的上部中采用電極34，代替采用反型層。由于區(qū)31是其上具有柵電極的部分，當(dāng)晶體管導(dǎo)通時(shí)，載流子在柵電極之下的硅膜的表面上流動(dòng)。假定載流子的路徑為電極34。因?yàn)樵诰w管中載流子流經(jīng)的路徑即所謂的反型層的厚度通常為大約10nm或更小，所以電極34的厚度被假定為10nm。在N溝道晶體管的情況下，電極34被施加5V，以及在P溝道晶體管的情況下，電極34被施加-5V。
將在溝道長度方向上的硅化物層33的頂表面的長度設(shè)置為1.0μm，并且將在溝道長度方向上的硅化物層33和區(qū)31之間的雜質(zhì)區(qū)的頂表面的長度設(shè)置為0.1μm。此外，硅膜的厚度包含硅化物層的厚度。
對于硅膜的厚度、硅化物層與硅膜的厚度比、載流子濃度、和在硅膜和硅化物層之間的接觸電阻Rc，采用如表1中所示的幾個(gè)值。采用N型和P型兩種導(dǎo)電性。
表1

在硅化物層33和區(qū)31之間不存在低濃度雜質(zhì)區(qū)的圖2A的情況下，將雜質(zhì)區(qū)32的載流子濃度設(shè)置為1×1020cm-3。在硅化物層33和區(qū)31之間存在低濃度雜質(zhì)區(qū)32b的圖2B的情況下，將低濃度雜質(zhì)區(qū)32b的載流子濃度設(shè)置為1×1017cm-3或1×1018cm-3，并且將高濃度雜質(zhì)區(qū)32a的載流子濃度設(shè)置為1×1020cm-3。此外，將溝道長度方向上的低濃度雜質(zhì)區(qū)32b的長度設(shè)置為0.1μm。
在所有條件下，通過計(jì)算分析在導(dǎo)通電流和在硅化物層33中的溝道形成區(qū)側(cè)上的邊緣部分的角度θ(下文稱為角度θ)之間的關(guān)系。通過采用由Synopsys Inc.制造的Dessis來進(jìn)行這種分析，并且計(jì)算當(dāng)角度θ為15°、30°、45°、60°和75°時(shí)的每個(gè)導(dǎo)通電流。
盡管接觸電阻依賴于硅化物的種類而變化，但在半導(dǎo)體領(lǐng)域中所采用的硅和硅化物之間的接觸電阻的值中采用包含可采用的最小值、可采用的最大值和其間的值的總共三個(gè)值。
圖3A和3B是硅化物層的截面的TEM照片。圖3A是頂柵晶體管的截面照片，并且圖3B是示出由圖3A的虛線包圍的區(qū)域的放大照片?？梢钥闯觯摼w管的結(jié)構(gòu)類似于圖1A和1B的結(jié)構(gòu)，并且是頂柵型的且在雜質(zhì)區(qū)的表面之上形成黑色硅化物層。在實(shí)際的硅化物層的截面中，硅化物層的厚度從溝道形成區(qū)側(cè)上的邊緣逐步增加，并且硅化物層具有帶曲率的形狀，如圖3A和3B的照片中所示。然而，為了簡單，假設(shè)在計(jì)算中，硅化物層的截面不具有曲率且硅化物層具有與水平線形成角度θ的側(cè)表面。
圖4～9中示出了通過計(jì)算機(jī)的分析結(jié)果。圖4～6示出了在N溝道晶體管的情況下的結(jié)果，并且圖7～9示出了在P溝道晶體管的情況下的結(jié)果。水平軸表示在硅化物層33的溝道形成區(qū)側(cè)上的邊緣部分中的角度θ，并且垂直軸表示所謂導(dǎo)通電流的值，該導(dǎo)通電流是從硅化物層33和雜質(zhì)區(qū)32流向電極34的電流。
圖4～9的每個(gè)(A)示出了當(dāng)硅膜厚度為150nm時(shí)的分析結(jié)果；圖4～9的每個(gè)(B)示出了當(dāng)硅膜厚度為100nm時(shí)的分析結(jié)果；并且圖4～9的每個(gè)(C)示出了當(dāng)硅膜厚度為50nm時(shí)的估計(jì)結(jié)果。每個(gè)硅厚度的結(jié)果分別通過硅化物層與硅膜的膜厚比(下文稱為膜厚比)標(biāo)繪。
圖4和7都具有圖2A中所示的元件結(jié)構(gòu)并且是在區(qū)31和硅化物層33之間不存在低濃度雜質(zhì)區(qū)的情況下的結(jié)果。在圖4和7的每一個(gè)中，當(dāng)在固定的硅膜厚度的情況下增加膜厚比時(shí)觀察導(dǎo)通電流。然后，發(fā)現(xiàn)當(dāng)膜厚比為圖4的(A-1)、(B-1)和(C-1)中的0.4時(shí)，導(dǎo)通電流沒有如此依賴于角度θ，而當(dāng)膜厚比增加時(shí)，導(dǎo)通電流開始逐漸依賴于角度θ。
在圖4的(A)中，其中硅膜厚度為150nm，當(dāng)在圖4的(A-1)～(A-4)的每個(gè)膜厚比下的導(dǎo)通電流與在接觸電阻Rc為5×10-8Ω·cm2且角度θ為15°的條件下進(jìn)行比較時(shí)，導(dǎo)通電流的值幾乎相同。然而，隨著膜厚比增加，導(dǎo)通電流開始依賴于角度θ且導(dǎo)通電流降低。這種趨勢是圖4～7的所有圖所共有的。
圖5、6、8和9都具有圖2B中所示的結(jié)構(gòu)并且是在低濃度雜質(zhì)區(qū)32b具有1×1017cm-3或1×1018cm-3的載流子濃度的情況下的結(jié)果。類似于圖4和7，圖5、6、8和9具有其中導(dǎo)通電流隨膜厚比增加而開始依賴于角度θ的趨勢。此外，在相同硅膜厚度的膜厚比和15°的角度θ下，導(dǎo)通電流的值幾乎相同，同時(shí)存在導(dǎo)通電流開始依賴于角度θ的趨勢并且當(dāng)膜厚比增加時(shí)導(dǎo)通電流降低。
而且，在圖4～9中，在相同的硅膜厚度和5×10-7Ω·cm2的接觸電阻Rc下，還存在一種趨勢，即當(dāng)膜厚比增加時(shí)導(dǎo)通電流的值從角度θ為15°時(shí)的值降低。
因此，發(fā)現(xiàn)盡管在硅化物層與硅膜的膜厚比為0.4時(shí)，角度θ和導(dǎo)通電流之間的相關(guān)性并沒有明顯呈現(xiàn)，但是在膜厚比為0.6或更大時(shí)，當(dāng)角度θ增加時(shí)，導(dǎo)通電流下降。這也在背景技術(shù)中引證的非專利文獻(xiàn)1的報(bào)道中提到。當(dāng)硅化物層的膜厚增加時(shí)，薄層電阻降低；因此，預(yù)測導(dǎo)通電流增加。然而，實(shí)際上，獲得了導(dǎo)通電流下降的結(jié)果。
圖10～15示出了與圖4～9相同類型的估計(jì)結(jié)果，但是僅通過硅膜厚度分別繪制了在接觸電阻Rc為5×10-7Ω·cm2、1×10-7Ω·cm2、和5×10-8Ω·cm2的每一種情況下的膜厚比為0.6或更大時(shí)的結(jié)果。圖10～12示出了N溝道晶體管的結(jié)果，而圖13～15示出了P溝道晶體管的結(jié)果。圖10和13都具有在區(qū)31和硅化物層33之間不存在低濃度雜質(zhì)區(qū)的圖2A的結(jié)構(gòu)。圖11和14都具有在區(qū)31和硅化物層33之間存在低濃度雜質(zhì)區(qū)32b的圖2B的結(jié)構(gòu)，并且示出了當(dāng)?shù)蜐舛入s質(zhì)區(qū)32b的載流子濃度為1×1017cm-3時(shí)的結(jié)果。圖12和15都具有包含圖2B的低濃度雜質(zhì)區(qū)32b的結(jié)構(gòu)，并且示出了當(dāng)?shù)蜐舛入s質(zhì)區(qū)32b的載流子濃度為1×1018cm-3時(shí)的結(jié)果。
在圖10中，能夠觀察到其中當(dāng)角度θ增加時(shí)導(dǎo)通電流降低的趨勢。在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。比較在角度θ≤45°和角度θ≥45°的情況之間的導(dǎo)通電流的下降速率，在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。還獲得了在膜厚比為0.6和0.8時(shí)，在角度θ≥45°情況下導(dǎo)通電流幾乎均勻的結(jié)果。
在圖11的一些條件下，當(dāng)角度θ增加時(shí)，導(dǎo)通電流以相同速率從15°的角度θ降低到75°。同時(shí)，在其余條件下，在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。在圖11的(A-3)、(B-3)和(C-3)中的0.6的膜厚比下，在角度θ≥45°情況下導(dǎo)通電流幾乎是均勻的。
在圖12的一些條件下，類似于圖11，當(dāng)角度θ增加時(shí)，導(dǎo)通電流以相同速率從15°的角度θ降低到75°。同時(shí)，在其余條件下，在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。
在圖13的每種條件下，在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。在膜厚比為0.6和0.8時(shí)，在角度θ≥45°的情況下導(dǎo)通電流幾乎是均勻的。
在圖14的一些條件下，當(dāng)角度θ增加時(shí)，導(dǎo)通電流以相同速率從15°的角度θ降低到75°。同時(shí)，在其余條件下，在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。在圖14的(A-3)中的0.6和0.8的膜厚比下，在角度θ≥45°情況下導(dǎo)通電流幾乎是均勻的。
在圖15的一些條件下，類似于圖14，當(dāng)角度θ增加時(shí)，導(dǎo)通電流以相同速率從15°的角度θ降低到75°。同時(shí)，在其余條件下，在達(dá)到45°的角度θ時(shí)導(dǎo)通電流的下降速率大大改變。在角度θ≤45°情況下的導(dǎo)通電流的下降速率大于在角度θ≥45°情況下的導(dǎo)通電流的下降速率。在圖15的(A-3)中的0.6和0.8的膜厚比下，在角度θ≥45°情況下導(dǎo)通電流幾乎是均勻的。
從上述圖10～15的結(jié)果中，當(dāng)膜厚比為0.6或更大時(shí)，發(fā)現(xiàn)當(dāng)至少在角度θ為45°或更小(θ≠0)的情況下角度θ增加時(shí)，通常在所有條件下導(dǎo)通電流都下降。
因此，發(fā)現(xiàn)當(dāng)設(shè)置硅化物層的邊緣部分的角度θ使得0°＜θ＜45°時(shí)，并且膜厚比為0.6或更大，其中導(dǎo)通電流依賴于角度θ而下降，能夠獲得具有比在角度θ≥45°的情況下的晶體管的導(dǎo)通電流更高的導(dǎo)通電流的晶體管。
在實(shí)際晶體管的硅化物層的截面中，硅化物層的厚度從溝道形成區(qū)側(cè)上的邊緣逐漸增加，并且硅化物層具有帶曲率的形狀，如在圖3A和3B的照片中所示的。因此，硅化物層的邊緣部分的角度θ不均勻。即，在硅化物層和雜質(zhì)區(qū)之間的界面從硅化物層和雜質(zhì)區(qū)之間的界面擴(kuò)展到溝道形成區(qū)側(cè)，其被計(jì)算采用并且用與水平線形成角度θ的線示出。
因此，在將通過上述分析所獲得的角度θ應(yīng)用于實(shí)際晶體管時(shí)，優(yōu)選按照下述進(jìn)行考慮。如圖1A和1B中所示，其厚度增加的第一區(qū)13a和其厚度比第一區(qū)13a的厚度更加均勻的第二區(qū)13b被直線分開。此直線與硅化物層和雜質(zhì)區(qū)之間的界面相交處的點(diǎn)稱為點(diǎn)B。此時(shí)，優(yōu)選穿過溝道形成區(qū)側(cè)上的硅化物層13的邊緣A和點(diǎn)B的直線就是與水平線形成角度θ的直線。
在圖1B中，當(dāng)在固定硅化物層的厚度d1的情況下角度θ降低時(shí)，點(diǎn)B沿著硅化物層13和雜質(zhì)區(qū)12之間的界面在遠(yuǎn)離區(qū)11的方向上移動(dòng)。換句話說，在溝道長度方向上的第一區(qū)13a的長度逐漸增加。因此，使角度θ處于0°＜θ＜45°意味著在溝道長度方向上硅化物層13的第一區(qū)13a比在角度θ≥45°的情況下更長或者第一區(qū)13a的面積增加。因此，能夠獲得具有高導(dǎo)通電流的半導(dǎo)體器件。
而且，如圖1B中所示，穿過點(diǎn)B的水平線與垂直于該水平線并穿過點(diǎn)A的線相交處的點(diǎn)稱為點(diǎn)C。此時(shí)，為了獲得具有高導(dǎo)通電流的半導(dǎo)體器件，如果在沿雜質(zhì)區(qū)方向穿過點(diǎn)A和點(diǎn)B的直線外部的第一區(qū)13a的一部分的面積是由點(diǎn)A、點(diǎn)B和點(diǎn)C形成的三角形的面積的一半或更小，則會(huì)特別有效。此外，還可以按照相同方式來考慮下述情況，在該情況中雜質(zhì)區(qū)12形成在沿第一區(qū)13a方向穿過點(diǎn)A和點(diǎn)B的直線以外并具有凹形形狀。即，為了獲得具有高導(dǎo)通電流的半導(dǎo)體器件，特別有效的是在穿過點(diǎn)A和點(diǎn)B的線外部的雜質(zhì)區(qū)的一部分的面積是由點(diǎn)A、點(diǎn)B和點(diǎn)C形成的三角形的面積的一半或更小。
此外，盡管其依賴于晶體管的形成方法，但是在實(shí)際的晶體管中，存在半導(dǎo)體膜具有不均勻的厚度的情況。在此情況下，可以通過采用形成硅化物層的一部分的硅膜厚度來計(jì)算膜厚比。
如上所述，當(dāng)硅化物層與硅膜厚度的膜厚比為0.6或更大時(shí)，通過使角度θ小于45°(θ≠0°)，能夠獲得具有高導(dǎo)通電流的半導(dǎo)體器件。因此，在不提供熱處理步驟的情況下，可以通過控制在溝道形成區(qū)側(cè)上的硅化物層的邊緣部分的角度θ，能夠獲得高導(dǎo)通電流。此外，由于為了獲得高導(dǎo)通電流沒有增加半導(dǎo)體器件的制造步驟的數(shù)量且不需要熱處理設(shè)備，所以可以在維持制造成本的情況下制造具有高性能的晶體管。而且，能夠獲得具有高導(dǎo)通電流和抑制的薄層電阻的晶體管。
注意，在上述分析中通過計(jì)算機(jī)來計(jì)算從用作源區(qū)的雜質(zhì)區(qū)32或高濃度雜質(zhì)區(qū)32a流向電極34的導(dǎo)通電流，如圖2A～2C中所示。甚至當(dāng)雜質(zhì)區(qū)32或高濃度雜質(zhì)區(qū)32a用作漏區(qū)時(shí)，只有載流子流動(dòng)的方向改變，使得載流子從電極34流向雜質(zhì)區(qū)32和硅化物層33。因此，雜質(zhì)區(qū)32可以用作源區(qū)或漏區(qū)的任何一種。在此分析中通過計(jì)算機(jī)僅考慮提供在溝道形成區(qū)的一側(cè)中的硅化物層的形狀。然而，當(dāng)將0°＜θ＜45°的角度θ應(yīng)用于在溝道形成區(qū)的兩側(cè)中設(shè)置的兩個(gè)硅化物層時(shí)，顯然導(dǎo)通電流進(jìn)一步提高。
實(shí)施例模式2將參照圖16A～18B，描述本發(fā)明的半導(dǎo)體器件的制造方法。
首先，在襯底101之上形成具有100～300nm的厚度的絕緣膜102。作為襯底101，可以采用諸如玻璃襯底、石英襯底、塑料襯底或陶瓷襯底的絕緣襯底、金屬襯底等。
作為絕緣膜102，可以采用具有諸如氧化硅(SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y)(也稱為氮氧化硅)或包含氧的氮化硅(SiNxOy)(x＞y)(也稱為氧氮化硅)的包含氧或氮的絕緣膜的單層結(jié)構(gòu)或包含上述膜的疊層結(jié)構(gòu)。盡管不必提供絕緣膜102，但是優(yōu)選在關(guān)注來自襯底的污染物的情況下形成絕緣膜102。
優(yōu)選通過采用具有0.01～10μm、優(yōu)選為100～300nm的厚度的氮化硅膜或氧氮化硅膜來形成與半導(dǎo)體膜接觸的絕緣膜102。在采用其中通過在隨后的結(jié)晶化步驟中被添加金屬元素來結(jié)晶化半導(dǎo)體膜的結(jié)晶化方法的情況下，有必要對該金屬元素進(jìn)行除氣。在此情況下，如果絕緣膜是氧化硅膜，那么在氧化硅膜和作為半導(dǎo)體膜的硅膜的界面處，在硅膜中的金屬元素和在氧化硅膜中的氧相互反應(yīng)成為金屬氧化物，并且該金屬元素可能難以被除氣。因此，優(yōu)選對于與半導(dǎo)體膜接觸的絕緣膜102的一部分應(yīng)當(dāng)采用氮化硅膜或氧氮化硅膜。
在絕緣膜102之上，形成具有10～150nm的厚度的島狀半導(dǎo)體膜103。半導(dǎo)體膜的材料是硅膜。按下述來形成島狀半導(dǎo)體膜103通過濺射方法、LPCVD方法、等離子體CVD方法等，在絕緣膜102的整個(gè)表面之上形成半導(dǎo)體膜；然后，采用通過光刻等形成的掩模處理半導(dǎo)體膜的形狀。當(dāng)通過采用結(jié)晶半導(dǎo)體膜來形成島狀半導(dǎo)體膜103時(shí)，存在用于直接在絕緣膜102之上形成結(jié)晶半導(dǎo)體膜的方法，和在絕緣膜102之上形成非晶半導(dǎo)體膜、然后通過熱處理結(jié)晶化該非晶半導(dǎo)體膜以形成結(jié)晶半導(dǎo)體膜的方法。在后一種方法中，通過加熱爐、激光輻照、從燈發(fā)射的光代替激光的輻照(下文稱為燈退火)、或它們的組合來進(jìn)行結(jié)晶化中的熱處理。
此外，可以通過其中對非晶半導(dǎo)體膜摻雜鎳等、然后進(jìn)行上述熱處理的熱結(jié)晶化方法來形成結(jié)晶半導(dǎo)體膜。應(yīng)當(dāng)注意，在通過采用利用鎳的熱結(jié)晶化方法的結(jié)晶化來獲得結(jié)晶半導(dǎo)體膜的情況下，在結(jié)晶化之后，優(yōu)選進(jìn)行除氣處理，通過其鎳被去除。
在通過利用激光輻照的結(jié)晶化制造結(jié)晶半導(dǎo)體膜的情況下，可以采用連續(xù)波(CW)激光束或脈沖波(脈沖)激光束。作為在此可以使用的激光束，可以采用從以下的一種或多種激光器振蕩的光束諸如Ar激光器、Kr激光器或受激準(zhǔn)分子激光器的氣體激光器；采用摻雜有作為摻雜劑的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一種或多種的單晶YAG、YVO4、鎂橄欖石(Mg2SiO4)、YAlO3或GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或GdVO4作為介質(zhì)的激光器；玻璃激光器；紅寶石激光器；紫翠玉激光器；Ti藍(lán)寶石激光器；銅蒸汽激光器；以及金蒸汽激光器。通過具有這些激光束的基波或這些激光束的二次諧波、三次諧波和四次諧波之一的激光束的輻照，能夠獲得具有大晶粒尺寸的晶體。例如，可以采用NdYVO4激光器(基波為1,064nm)的二次諧波(532nm)或三次諧波(355nm)。這種激光器可以發(fā)射CW或脈沖波。在發(fā)射CW的激光的情況下，需要大約0.01～100MW/cm2(優(yōu)選為0.1～10MW/cm2)的激光功率密度。對于該輻照，將掃描速率設(shè)置為大約10～2,000cm/sec。
應(yīng)當(dāng)注意，采用摻雜有作為摻雜劑的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一種或多種的單晶YAG、YVO4、鎂橄欖石(Mg2SiO4)、YAlO3或GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或GdVO4作為介質(zhì)的激光器；Ar離子激光器；或Ti藍(lán)寶石激光器可以是連續(xù)振蕩的。而且，通過執(zhí)行Q切換操作、模式同步等，能夠以10MHz或更大的重復(fù)率執(zhí)行其脈沖振蕩。當(dāng)激光束以10MHz或更大的重復(fù)率進(jìn)行振蕩時(shí)，在通過激光束熔化的半導(dǎo)體膜凝固之前，利用下一個(gè)脈沖輻照半導(dǎo)體膜。因此，與采用低重復(fù)率的脈沖激光的情況不同，在半導(dǎo)體膜中能夠連續(xù)地移動(dòng)固體-液體界面，從而能夠獲得朝向掃描方向連續(xù)生長的晶粒。
當(dāng)采用陶瓷(多晶)作為介質(zhì)時(shí)，可以在短時(shí)間內(nèi)以低成本將該介質(zhì)形成為具有自由形狀。當(dāng)采用單晶時(shí)，通常使用直徑為幾mm以及長度為幾十mm的柱狀介質(zhì)。在采用陶瓷的情況下，可以形成更大得多的介質(zhì)。
在單晶和多晶這兩種情況下，不能顯著地改變在介質(zhì)中的直接有助于發(fā)光的諸如Nd或Yb的摻雜劑的濃度；因此，在通過提高濃度改善激光器的輸出中存在某種程度的限制。然而，在陶瓷的情況下，與單晶比較，可以顯著地提高介質(zhì)的尺寸；因此，能夠期望激光器輸出的明顯改善。
而且，在陶瓷的情況下，可以容易地形成具有平行六面體形狀或長方體形狀的介質(zhì)。在采用具有這種形狀的介質(zhì)的情況下，當(dāng)使振蕩光在介質(zhì)內(nèi)部沿Z字形(zigzag)傳播時(shí)，能夠獲得振蕩光的長路徑。因此，提高了幅度且激光束能夠以高輸出振蕩。而且，從具有這種形狀的介質(zhì)中發(fā)射的激光束的截面形狀是四邊形形狀；因此，與具有圓形截面的激光束相比，具有四邊形截面的激光束具有被定形為線性光束的優(yōu)點(diǎn)。通過采用光學(xué)系統(tǒng)來定形以上述方式發(fā)射的激光束，能夠容易地獲得具有1mm或更小的較短邊以及幾毫米至幾米的較長邊的線性光束。此外，當(dāng)介質(zhì)被受激光均勻輻照時(shí)，發(fā)射在長邊方向上均勻能量分布的線性光束。
通過對具有這種線性光束的半導(dǎo)體膜進(jìn)行輻照，能夠更加均勻地退火半導(dǎo)體膜的整個(gè)表面。在跨越其寬度是均勻的線性光束需要被輻照的情況下，例如，光束的兩側(cè)都被提供有縫隙以截取線性光束的能量被衰減的一部分的光。
當(dāng)采用按照這種方式獲得的具有均勻強(qiáng)度的線性光束來退火半導(dǎo)體膜并且采用該半導(dǎo)體膜來制造電子器件時(shí)，該電子器件的性能是優(yōu)異且均勻的。
然后，如果需要，對半導(dǎo)體膜摻雜非常少量的雜質(zhì)元素(硼或磷)，以控制晶體管的閾值電壓。這里，使用利用等離子體激發(fā)而沒有質(zhì)量分離的乙硼烷(B2H6)的離子摻雜方法。
接著，形成具有5～50nm的厚度的柵絕緣膜104，以便覆蓋島狀半導(dǎo)體膜103。柵絕緣膜104可以具有借助CVD方法或?yàn)R射方法、適當(dāng)?shù)厥褂醚趸?SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y)、包含氧的氮化硅(SiNxOy)(x＞y)等中的兩種或更多種的疊層結(jié)構(gòu)。在該實(shí)施例模式中，柵絕緣膜104具有包含SiNxOy膜和SiOxNy膜的疊層結(jié)構(gòu)。
然后，在柵絕緣膜104之上形成具有200～550nm的厚度的將作為柵電極的導(dǎo)電膜。作為導(dǎo)電膜，可以采用鋁(A1)膜、銅(Cu)膜、包含鋁或銅作為其主要成分的膜、鉻(Cr)膜、鉭(Ta)膜、氮化鉭(TaN)膜、鈦(Ti)膜、鎢(W)膜、鉬(Mo)膜、包含鉭作為其主要成分的膜等。在該實(shí)施例模式中，采用兩層的導(dǎo)電膜。作為導(dǎo)電膜的材料，形成氮化鉭膜作為第一層，并且形成鎢膜作為第二層。
然后，在導(dǎo)電膜之上形成光掩模，并通過采用光刻形成具有兩層結(jié)構(gòu)的柵電極105(圖16A)。柵電極105可以具有單層、兩層或更多層。
接著，利用雜質(zhì)離子106以高濃度摻雜島狀半導(dǎo)體膜103(圖16B)。雜質(zhì)元素穿過柵絕緣膜104，并且用該雜質(zhì)元素來摻雜島狀半導(dǎo)體膜103，以便形成雜質(zhì)區(qū)107和108以及溝道形成區(qū)109。作為摻雜方法，可以采用離子摻雜方法或離子注入方法。例如，在制造P型半導(dǎo)體的情況下，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，以及在制造N型半導(dǎo)體的情況下，采用磷(P)、砷(As)等。
接著，形成絕緣膜以覆蓋柵絕緣膜104和柵電極105。例如，通過借助等離子體CVD方法形成具有100nm的厚度的包括包含氮的氧化硅(SiOxNy)(x＞y)的膜、然后借助CVD方法形成具有200nm的厚度的氧化硅(SiO2)膜，來形成此絕緣膜。
然后，通過主要在垂直方向上進(jìn)行蝕刻的各向異性蝕刻來選擇性蝕刻此絕緣膜，以形成與柵電極105的側(cè)表面接觸的絕緣層(下文稱為側(cè)壁)110(圖16C)。在隨后形成硅化物中，使用側(cè)壁110作為掩模。此外，也可以通過這種蝕刻去除部分柵絕緣膜104，以形成柵絕緣膜111，以便暴露部分半導(dǎo)體膜。在絕緣膜和半導(dǎo)體膜的選擇比低的情況下，在一定程度上蝕刻了半導(dǎo)體膜的暴露部分，并且其厚度減小。在如圖16C中所示的半導(dǎo)體膜的厚度不均勻的情況下，可以通過采用島狀半導(dǎo)體的暴露部分的厚度作為半導(dǎo)體膜的厚度來計(jì)算半導(dǎo)體膜與硅化物層的膜厚比。
接著，去除在半導(dǎo)體膜的暴露部分的表面之上形成的自然氧化物膜，并且形成金屬膜112(圖16D)。金屬膜112包括通過與半導(dǎo)體的硅膜反應(yīng)形成硅化物的材料。作為金屬膜112，例如，可以采用鎳膜、鈦膜、鈷膜、鉑膜、包括包含至少兩種上述元素的合金的膜等。在該實(shí)施例模式中，通過濺射在室溫下、利用500W～1kW的膜形成功率來形成鎳膜作為金屬膜112。
在形成金屬膜112之后，通過熱處理形成硅化物層113(圖17A和17B)。通過RTA(快速熱退火)、爐退火等來進(jìn)行熱處理。在該實(shí)施例模式中，在形成金屬膜112之后，不用使金屬膜112暴露于大氣中，在減壓或真空環(huán)境下、利用600℃和30秒的條件，進(jìn)行RTA處理，通過此RTA處理，可以形成不受金屬膜112的氧化影響的高質(zhì)量硅化物層113。每一硅化物層113在位于溝道形成區(qū)側(cè)上且對應(yīng)于柵絕緣膜111的邊緣部分的部分中具有邊緣。每一硅化物層113具有其中厚度從該邊緣增加的區(qū)域、其中厚度均勻的區(qū)域、和沿著硅膜的側(cè)表面形成的區(qū)域。
可以通過控制在圖16D中形成的金屬膜112的厚度和熱處理的條件來控制通過這種熱處理形成的硅化物層113的每一個(gè)的厚度。在圖17A中，僅僅在島狀半導(dǎo)體膜103的表面之上形成硅化物層113，而在圖17B中沿島狀半導(dǎo)體膜103的幾乎整個(gè)厚度來形成硅化物層113，其是被稱為全硅化物的結(jié)構(gòu)。當(dāng)金屬膜112的厚度增加時(shí)，熱處理溫度提高或熱處理時(shí)間增加，硅化物層113的厚度增加，使得硅化物層113易于具有全硅化物結(jié)構(gòu)。即，當(dāng)熱處理時(shí)間增加并且金屬膜112的厚度加厚時(shí)，能夠形成厚的硅化物層113。
此外，可以通過金屬膜112的形成方法來控制每個(gè)硅化物層113的其中厚度增加的區(qū)域在溝道長度方向上的長度。
例如，如圖18A中所示，以差覆蓋率形成金屬膜112，特別是在側(cè)表面之上。在柵絕緣膜111的側(cè)表面之上，金屬膜112最薄，并且朝向柵電極的頂表面并且朝向島狀半導(dǎo)體膜103的側(cè)表面，金屬膜112的厚度增加。在圖18B中，在以差覆蓋率形成金屬膜112之后，進(jìn)行熱處理，以形成硅化物層113。每個(gè)硅化物層113的厚度反映金屬膜112的厚度并且也朝向島狀半導(dǎo)體膜103的側(cè)表面從溝道形成區(qū)側(cè)處增加。即，當(dāng)在A-A’、B-B’和C-C’的部分中比較每個(gè)硅化物層113的厚度時(shí)，獲得(A-A’)＜(B-B’)＜(C-C’)的結(jié)果。
因此，通過控制金屬膜112的覆蓋率程度，能夠在尺寸上增大硅化物層113的溝道形成區(qū)側(cè)上的邊緣部分的其中厚度增加的區(qū)域。即，圖1B的第一區(qū)13a可以在溝道長度方向上延伸，并且能夠降低圖1B中的角度θ。
可以通過膜形成條件來控制金屬膜112的覆蓋率。如果通過濺射形成金屬膜112，那么在半導(dǎo)體和靶之間的距離越短，從靶發(fā)射的濺射原子的方向就變得越不規(guī)則，使得金屬膜112的覆蓋率變得更糟。此外，濺射過程中的大氣壓力越高，濺射到半導(dǎo)體的原子的軌跡波動(dòng)越大；因此，金屬膜112的覆蓋率變得更糟。通過控制這些條件，能眵形成角度θ為0°＜θ＜45°的硅化物層。
當(dāng)以差覆蓋率將金屬膜112形成得薄時(shí)，可以減小在柵絕緣膜111的側(cè)表面上的金屬膜112的一部分和在島狀半導(dǎo)體膜103的邊緣處的金屬膜112的一部分之間的厚度差。因此，能夠在溝道長度方向上增大每個(gè)硅化物層113的其中厚度增加的區(qū)域(圖1B的第一區(qū)13a)的長度，并且能夠形成具有小角度θ的硅化物層113。
如上所述，通過控制金屬膜112的膜形成條件或在形成硅化物層113中的熱處理?xiàng)l件，能夠控制硅化物層的厚度和形狀。在該實(shí)施例模式中，形成金屬膜112，使得硅化物層113具有是島狀半導(dǎo)體膜103的厚度的60％或更大的厚度。
接著，去除沒有反應(yīng)的金屬膜112的一部分。
此后，形成層間絕緣膜114(圖17C)。通過采用有機(jī)材料或無機(jī)材料，形成層間絕緣膜114。層間絕緣膜114可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。通過蝕刻，在層間絕緣膜114中形成用于暴露硅化物層113的接觸孔。然后，形成導(dǎo)電層以填充接觸孔，并對該導(dǎo)電層進(jìn)行蝕刻以形成布線115。
另一方面，在使半導(dǎo)體膜的整個(gè)厚度變?yōu)槿鐖D17B中的硅化物之后，與圖17C類似地形成層間絕緣膜114并形成布線115，從而獲得圖17D的結(jié)構(gòu)。在圖17D中，通過采用硅化物層113，能夠形成源區(qū)和漏區(qū)。
注意，在形成層間絕緣膜之前、或者如果層間絕緣膜具有疊層結(jié)構(gòu)，則在形成第一層或第二層之后，可以進(jìn)行雜質(zhì)區(qū)的熱激活?？梢酝ㄟ^使用諸如激光輻照、RTA或采用爐的熱處理的方法來進(jìn)行熱激活。由于在該結(jié)構(gòu)中硅化物連接到布線，所以可以省略雜質(zhì)區(qū)的熱激活。
與圖17D的結(jié)構(gòu)相比，圖17C的結(jié)構(gòu)具有更大的區(qū)域，其中硅化物層113與雜質(zhì)區(qū)107和108接觸。因此，在硅化物層113和雜質(zhì)區(qū)107和108之間的接觸電阻變低，從而圖17C的寄生電阻小于圖17D的寄生電阻。
另一方面，在圖17D的結(jié)構(gòu)中，與圖17C的結(jié)構(gòu)相比，源區(qū)和漏區(qū)的電阻低。在該實(shí)施例模式中形成的晶體管對應(yīng)于在借助計(jì)算機(jī)的分析中采用的圖2A的結(jié)構(gòu)，并且圖2A的區(qū)31對應(yīng)于溝道形成區(qū)109。當(dāng)將該實(shí)施例模式的柵電極105形成為具有錐形截面并具有比底部側(cè)更短的頂部側(cè)時(shí)，該柵電極的底部側(cè)的邊緣部分對應(yīng)于溝道形成區(qū)109和雜質(zhì)區(qū)107和108之間的界面。
注意，盡管在形成側(cè)壁110之后形成金屬膜112，但本發(fā)明不限于此。代替采用側(cè)壁，也可以采用掩模。
在該實(shí)施例模式中，已經(jīng)說明了通過控制一對硅化物層113的形狀和厚度來制造具有高導(dǎo)通電流的半導(dǎo)體器件，該對硅化物層113與插入其間的溝道形成區(qū)一起形成。然而，在本發(fā)明中，不一定控制該對硅化物層113的形狀和厚度，只要至少其中一個(gè)硅化物層具有與硅膜的0.6或更大的膜厚比，并且具有小于45°(θ≠0°)的角度θ。
該實(shí)施例模式描述了TFT的制造方法。然而，可以通過在硅襯底或SOI襯底之上形成雜質(zhì)區(qū)和硅化物層來形成晶體管。當(dāng)將上述晶體管的制造工藝施加到硅襯底或SOI襯底時(shí)，可以在通過采用隔離技術(shù)等來進(jìn)行元件隔離之后，順序地進(jìn)行棚絕緣膜104和柵電極105的形成步驟。
該實(shí)施例模式可以與實(shí)施例模式1自由組合。
實(shí)施例模式3將參照圖19A～20F，描述包含低濃度雜質(zhì)區(qū)的半導(dǎo)體器件的制造方法。相同的參考數(shù)字通常賦予相同的部件或與實(shí)施例模式2中的部件具有相同功能的部件，并且將省略其詳細(xì)解釋。
首先，直至已經(jīng)形成圖19A的結(jié)構(gòu)為止的工藝是與直至已經(jīng)形成實(shí)施例模式2中的圖16A的結(jié)構(gòu)為止的工藝相同。然后，進(jìn)行以低濃度利用雜質(zhì)離子201摻雜(圖193)。雜質(zhì)離子201穿過柵絕緣膜104，以摻雜島狀半導(dǎo)體膜103，以形成低濃度雜質(zhì)區(qū)202和203以及溝道形成區(qū)109。作為摻雜方法，可以使用離子摻雜方法或離子注入方法。例如，在制造P型半導(dǎo)體的情況下，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，并且在制造N型半導(dǎo)體的情況下，采用磷(P)、砷(As)等。
接著，形成側(cè)壁110，以及形成柵絕緣膜111(圖19C)。半導(dǎo)體膜的該暴露部分隨后變成源區(qū)和漏區(qū)。在柵絕緣膜和半導(dǎo)體膜的蝕刻選擇比低的情況下，在一定程度上蝕刻了半導(dǎo)體膜的暴露部分，并且其厚度減小。
此后，通過與實(shí)施例模式2中類似的方法，形成金屬膜112(圖19D)。然后，進(jìn)行熱處理，以形成如圖20A或20B中所示的硅化物層113。通過實(shí)施例模式2中所述的方法，控制硅化物層113的厚度和形狀，并且形成硅化物層，使得硅化物層與硅膜的膜厚比為0.6或更大且角度θ大于0°且小于45°。
接著，通過采用柵電極105和側(cè)壁110作為掩模，進(jìn)行以高濃度利用雜質(zhì)離子204摻雜(圖20C和20D)。在島狀半導(dǎo)體膜103中形成高濃度雜質(zhì)區(qū)205和206。利用此形成，形成了低濃度雜質(zhì)區(qū)207和208。例如，在制造P型半導(dǎo)體的情況下，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，并且在制造N型半導(dǎo)體的情況下，采用磷(P)、砷(As)等。
在形成層間絕緣膜114之后，進(jìn)行蝕刻，以形成連接到硅化物層113的布線115(圖20E和20F)。在該實(shí)施例模式中，能夠形成沒有與柵電極重疊的低濃度雜質(zhì)區(qū)207和208。沒有與柵電極重疊的低濃度雜質(zhì)區(qū)稱為Loff區(qū)，并且Loff區(qū)具有抑制關(guān)斷(OFF)電流值的顯著效果。因此，在根據(jù)該實(shí)施例模式制造半導(dǎo)體器件中，能夠形成具有高導(dǎo)通電流且進(jìn)一步具有低漏電流的半導(dǎo)體器件。
在該實(shí)施例模式中形成的晶體管對應(yīng)于在借助計(jì)算機(jī)的分析中采用的圖2B的結(jié)構(gòu)，并且圖2B的區(qū)31對應(yīng)于溝道形成區(qū)109。
注意，在形成層間絕緣膜之前、或者如果層間絕緣膜具有疊層結(jié)構(gòu)，則在形成第一層或第二層之后，可以進(jìn)行雜質(zhì)區(qū)的熱激活?？梢酝ㄟ^使用諸如激光輻照、RTA或采用爐的熱處理的方法來進(jìn)行熱激活。由于在該結(jié)構(gòu)中硅化物連接到布線，所以可以省略雜質(zhì)區(qū)的熱激活。
在圖19A～20F中，在形成硅化物層113之后，進(jìn)行以高濃度利用雜質(zhì)離子204摻雜；然而，可以在利用雜質(zhì)離子204進(jìn)行摻雜之后通過形成金屬膜112來形成硅化物。由于在圖20D中形成了全硅化物結(jié)構(gòu)，因此只要能夠獲得充分的歐姆接觸，就不必進(jìn)行利用雜質(zhì)離子204摻雜。
此外，盡管在形成側(cè)壁之后形成金屬膜112，但本發(fā)明不限于此方法。代替采用側(cè)壁，可以使用掩模。
該實(shí)施例模式已經(jīng)描述了TFT的制造方法。然而，可以通過在硅襯底或SOI襯底之上形成雜質(zhì)區(qū)和硅化物層來形成晶體管。當(dāng)將上述晶體管的制造工藝施加于硅襯底或SOI襯底時(shí)，可以在通過采用隔離技術(shù)等進(jìn)行元件隔離之后，順序地進(jìn)行柵絕緣膜104和柵電極105的形成步驟。
該實(shí)施例模式可以與實(shí)施例模式1或2自由組合，只要可以實(shí)施。
實(shí)施例模式4將描述包含柵電極的半導(dǎo)體器件的制造方法，該柵電極具有疊層結(jié)構(gòu)，其中柵電極的頂層和底層具有不同寬度。在該實(shí)施例模式中，相同參考數(shù)字通常也賦予相同的部件或與實(shí)施例模式1～3中的部件具有相同功能的部件，并且將省略它們的詳細(xì)解釋。
首先，以與實(shí)施例模式1中類似的方式，在襯底101之上形成絕緣膜102、島狀半導(dǎo)體膜103、柵絕緣膜104。然后，在柵絕緣膜104之上，形成作為第一層的將成為柵電極的第一導(dǎo)電膜301和作為第二層的第二導(dǎo)電膜302。注意，必須考慮第一導(dǎo)電膜301和第二導(dǎo)電膜302的組合，以便在進(jìn)行蝕刻中能夠獲得它們的蝕刻比。作為用于獲得蝕刻比的第一導(dǎo)電膜和第二導(dǎo)電膜的組合，可以使用例如Al和Ta、Al和Ti、TaN和W。在該實(shí)施例模式中，采用氮化鉭膜和鎢膜分別作為第一導(dǎo)電膜301和第二導(dǎo)電膜302。
然后，在第二導(dǎo)電膜302之上形成第一抗蝕劑303(圖21A)。
然后，通過采用第一抗蝕劑303作為掩模，進(jìn)行第一蝕刻(圖21B)。在第一蝕刻中，蝕刻第二導(dǎo)電膜302，以形成導(dǎo)電膜304。此時(shí)，優(yōu)選在相對于第一導(dǎo)電膜301的高選擇比的蝕刻條件下進(jìn)行蝕刻，以便不蝕刻第一導(dǎo)電膜301。應(yīng)當(dāng)注意，還將第一抗蝕劑303蝕刻為第二抗蝕劑305。然而，該圖中未示出第一抗蝕劑303縮減為第二抗蝕劑305的寬度。此時(shí)，導(dǎo)電膜304的側(cè)表面具有80°≤θ≤90°的錐角θ，其幾乎為垂直錐角。
在第一蝕刻中，采用Cl2、SF6和O2的混合氣體作為蝕刻氣體，并且流量為Cl2/SF6/O2＝33/33/10sccm。通過在0.67Pa壓力下將2000W的功率施加到線圈形電極，產(chǎn)生等離子體。將50W的功率施加到襯底側(cè)(樣品臺(tái))。
接著，通過采用導(dǎo)電膜304作為掩模，對第一導(dǎo)電膜301進(jìn)行第二蝕刻(圖21C)。通過第二蝕刻，由第一導(dǎo)電膜301形成第一柵電極306。此時(shí)，優(yōu)選在相對于柵絕緣膜104的高選擇比的蝕刻條件下進(jìn)行蝕刻，以便不蝕刻?hào)沤^緣膜104。在第二蝕刻條件中，通過在0.67Pa壓力下將2000W的功率施加到線圈形電極，產(chǎn)生等離子體，然后，將50W的功率施加到襯底側(cè)(樣品臺(tái))。蝕刻氣體是Cl2。應(yīng)當(dāng)注意，還蝕刻第二抗蝕劑305，并使第二抗蝕劑305縮減為第三抗蝕劑307；然而，該圖中未示出此縮減的狀態(tài)。
然后，進(jìn)行第三蝕刻(圖21D)。在第三蝕刻條件中，通過在1.33Pa壓力下將2000W的功率施加到線圈形電極，產(chǎn)生等離子體。沒有功率施加到襯底側(cè)(樣品臺(tái))。蝕刻氣體是Cl2、SF6和O2的混合氣體，并且流量為Cl2/SF6/O2＝22/22/30sccm。通過第三蝕刻，同時(shí)使第三抗蝕劑307縮減，通過采用縮減的第三抗蝕劑307作為掩模，也使溝道長度方向上的導(dǎo)電膜304的長度縮短，并形成第二柵電極308。應(yīng)當(dāng)注意，縮減的第三抗蝕劑307變?yōu)榈谒目刮g劑309。此后，去除第四抗蝕劑309。
通過上述工藝，形成具有疊層結(jié)構(gòu)的柵電極，其中溝道長度方向上的作為底層的第一柵電極306的長度比作為頂層的第二柵電極308的長度長。通過在蝕刻中利用抗蝕劑縮減寬度來形成在該實(shí)施例模式中的柵電極結(jié)構(gòu)。特別地，在第三蝕刻中從第三抗蝕劑307到第四抗蝕劑309的縮減寬度等于在溝道長度方向上的第一柵電極的柵極長度和第二柵電極308的長度之間的長度差。
在該實(shí)施例模式中，可以使在溝道長度方向上的第一柵電極306的長度和在溝道長度方向上的第二柵電極308的長度之間的差為20～200nm，并且可以形成相當(dāng)微小的柵電極結(jié)構(gòu)。
可以通過干法蝕刻來進(jìn)行該實(shí)施例模式的第一～第三蝕刻，并且特別地，可以采用ICP(感應(yīng)耦合等離子體)蝕刻方法。
接著，對島狀半導(dǎo)體膜103進(jìn)行以低濃度利用雜質(zhì)離子201摻雜(圖22A)。通過第一柵電極306和柵絕緣膜104，以低濃度利用雜質(zhì)元素?fù)诫s島狀半導(dǎo)體膜103，以在一部分島狀半導(dǎo)體膜中形成低濃度雜質(zhì)區(qū)310和311，其與第一柵電極306重疊。此外，同時(shí)，僅僅通過柵絕緣膜也利用該雜質(zhì)元素?fù)诫s島狀半導(dǎo)體膜的兩個(gè)端部，以形成低濃度雜質(zhì)區(qū)312和313。還形成了溝道形成區(qū)314。低濃度雜質(zhì)區(qū)310～313的元素濃度均為1×1016～1×1020原子/cm3(優(yōu)選為1×1016～5×1018原子/cm3)。可以采用離子摻雜方法或離子注入方法作為摻雜方法。例如，在制造P型半導(dǎo)體中，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，而在制造N型半導(dǎo)體中，采用磷(P)、砷(As)等。
不僅通過柵絕緣膜而且通過第一柵電極306來對低濃度雜質(zhì)區(qū)310和311進(jìn)行摻雜。因此，低濃度雜質(zhì)區(qū)310和311的雜質(zhì)元素的濃度低于低濃度雜質(zhì)區(qū)312和313的濃度。
接著，絕緣膜被形成以覆蓋柵絕緣膜104、第一柵電極306和第二柵電極308，并且被蝕刻以形成與第一柵電極306和第二柵電極308的側(cè)表面接觸的側(cè)壁110(圖22B)。在隨后形成硅化物中，采用側(cè)壁110作為掩模。此外，通過這種蝕刻，也去除了部分柵絕緣膜104以形成棚絕緣膜111，并且暴露出部分半導(dǎo)體膜。
接著，在去除在半導(dǎo)體膜的暴露部分的表面之上形成的自然氧化膜之后，形成金屬膜112(圖22C)。通過實(shí)施例模式2中所述的方法，形成金屬膜112，并控制硅化物層的形狀和厚度。然后，通過熱處理形成硅化物層113。
這里，硅化物層113是硅化鎳。作為熱處理，可以采用RTA、爐退火等。此時(shí)，通過控制金屬膜112的膜厚度、加熱溫度和加熱時(shí)間，能眵獲得圖22D或22G的任何一種結(jié)構(gòu)。
然后，去除沒有進(jìn)行反應(yīng)的鎳。這里，通過采用由HCl∶HNO3∶H2O＝3∶2∶1構(gòu)成的蝕刻劑，去除沒有進(jìn)行反應(yīng)的鎳。
控制用于形成硅化物層113的熱處理?xiàng)l件，使得硅化物層113均具有等于或小于圖22D中所示的半導(dǎo)體膜的膜厚度的膜厚度?？商鎿Q地，控制待形成的金屬膜112的厚度。通過采用側(cè)壁110作為掩模，進(jìn)行以高濃度利用雜質(zhì)離子315摻雜。通過這種摻雜，形成了用作源區(qū)和漏區(qū)的高濃度雜質(zhì)區(qū)318和319。利用雜質(zhì)元素來摻雜高濃度雜質(zhì)區(qū)318和319，使得該濃度為1×1019～1×1021原子/cm3。同時(shí)，形成低濃度雜質(zhì)區(qū)316和317?？梢圆捎秒x子摻雜方法或離子注入方法作為摻雜方法。在制造P型半導(dǎo)體中，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，而在制造N型半導(dǎo)體中，采用磷(P)、砷(As)等。
然后，形成層間絕緣膜114，并形成布線115(圖22F)。
另一方面，在圖22G中，形成硅化物層113，使得半導(dǎo)體膜的整個(gè)膜厚度變?yōu)楣杌?。然后，通過采用側(cè)壁110作為掩模，進(jìn)行以高濃度利用雜質(zhì)離子315摻雜，從而形成低濃度雜質(zhì)區(qū)320和321以及高濃度雜質(zhì)區(qū)322和323(圖22H)。然后，與圖22F類似地形成層間絕緣膜114和布線115，并形成圖22I的結(jié)構(gòu)。
在圖22F中的該實(shí)施例模式的結(jié)構(gòu)中，高濃度雜質(zhì)區(qū)318和319用作源區(qū)和漏區(qū)。低濃度雜質(zhì)區(qū)316和317，其是半導(dǎo)體膜的部分且通過柵絕緣膜111與在第一柵電極306的側(cè)表面上形成的側(cè)壁的底表面重疊，以成為Loff區(qū)。此外，與柵電極重疊的低濃度雜質(zhì)區(qū)稱為Lov區(qū)，并且通過柵絕緣膜111與第一柵電極306重疊的低濃度雜質(zhì)區(qū)310和311是Lov區(qū)。
在圖22I中，硅化物層113成為源區(qū)和漏區(qū)。此外，低濃度雜質(zhì)區(qū)320和321是Loff區(qū)，且低濃度雜質(zhì)區(qū)310和311是Lov區(qū)。
當(dāng)圖22F的結(jié)構(gòu)與圖22H的結(jié)構(gòu)相比較時(shí)，與高濃度雜質(zhì)區(qū)318和319接觸的硅化物層113的一部分的面積更大。因此，在硅化物層113和高濃度雜質(zhì)區(qū)318和319之間的接觸電阻更低，并且寄生電阻比圖22I的結(jié)構(gòu)低。
另一方面，當(dāng)圖22I的結(jié)構(gòu)與圖22F的結(jié)構(gòu)相比較時(shí)，由于圖22I的硅化物層113更厚，所以雜質(zhì)區(qū)的薄層電阻更低。
在該實(shí)施例模式中，不僅能夠防止導(dǎo)通電流值的退化以及可以實(shí)現(xiàn)高可靠性，而且還能夠形成具有高導(dǎo)通電流的結(jié)構(gòu)。此外，能夠形成微小的TFT，其中Lov長度為20～200nm，Loff長度為30～500nm，并且溝道長度為0.1～1.0μm。因此，即使在極其微小的TFT的情況下，也能夠形成適合于其尺寸的低濃度雜質(zhì)區(qū)，并且能夠獲得預(yù)定的導(dǎo)通電流。
在該實(shí)施例模式中形成的晶體管對應(yīng)于在借助計(jì)算機(jī)的分析中采用的圖2B的結(jié)構(gòu)。圖2B中的區(qū)31對應(yīng)于溝道形成區(qū)314和低濃度雜質(zhì)區(qū)310和311。
在圖22A～22I中，在形成硅化物層113之后進(jìn)行以高濃度利用雜質(zhì)離子315摻雜；然而，可以在利用雜質(zhì)離子315進(jìn)行摻雜之后，提供金屬膜112，以形成硅化物。由于在圖22H中形成了全硅化物結(jié)構(gòu)，因而只要能夠獲得充分的歐姆接觸，就不必進(jìn)行利用雜質(zhì)離子315摻雜。
此外，這里在形成側(cè)壁之后形成金屬膜112；然而，本發(fā)明不限于此方法?？梢圆捎醚谀泶?zhèn)缺凇?br> 該實(shí)施例模式已經(jīng)描述了TFT的制造方法。然而，可以通過在硅襯底或SOI襯底之上形成雜質(zhì)區(qū)和硅化物層，形成晶體管。當(dāng)將上述晶體管的制造工藝施加于硅襯底或SOI襯底時(shí)，可以在通過采用隔離技術(shù)等來進(jìn)行元件隔離之后，順序地進(jìn)行柵絕緣膜104、第一柵電極306和第二柵電極308的形成步驟。
該實(shí)施例模式可以與實(shí)施例模式1～3中的任何一個(gè)自由組合，只要可以實(shí)施。
實(shí)施例模式5在該實(shí)施例模式中，將參照圖23A～23G，描述半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包括具有疊層結(jié)構(gòu)的柵電極并且僅僅包括Lov區(qū)，在該疊層結(jié)構(gòu)中該柵電極的頂層和底層具有不同的寬度。在該實(shí)施例模式中，相同的參考數(shù)字通常也賦予相同的部件或具有與實(shí)施例模式1～4中的部件相同功能的部件，并將省略它們的詳細(xì)說明。
在該實(shí)施例模式中，按照與實(shí)施例模式4中的圖21A～21D類似的方式，形成半導(dǎo)體器件。然后，與圖22A類似地進(jìn)行以低濃度利用雜質(zhì)離子201摻雜，以形成低濃度雜質(zhì)區(qū)310和311、低濃度雜質(zhì)區(qū)312和313以及溝道形成區(qū)314(圖23A)。
接著，通過采用第一柵電極306作為掩模，進(jìn)行以高濃度利用雜質(zhì)離子401摻雜，以便形成高濃度雜質(zhì)區(qū)402和403(圖23B)。注意，通過使圖23A中的以低濃度利用雜質(zhì)離子201的摻雜和在圖23B中的以高濃度利用雜質(zhì)離子401的摻雜的順序顛倒，可以獲得圖23B的狀態(tài)?？商鎿Q地，可以省略以低濃度利用雜質(zhì)離子201的摻雜，并且可以只進(jìn)行以高濃度利用雜質(zhì)離子401的摻雜。當(dāng)通過以高濃度利用雜質(zhì)離子401進(jìn)行摻雜來形成高濃度雜質(zhì)區(qū)402和403時(shí)，也利用該雜質(zhì)離子稍微摻雜了與第一柵電極306重疊的低濃度雜質(zhì)區(qū)310和311。通過利用這種現(xiàn)象，在不進(jìn)行利用雜質(zhì)離子201摻雜的情況下，也能夠通過僅利用雜質(zhì)離子401進(jìn)行摻雜來形成低濃度雜質(zhì)區(qū)310和311。例如，在制造P型半導(dǎo)體中，采用硼(B)、鎵(Ga)等作為雜質(zhì)元素，而在制造N型半導(dǎo)體中，采用磷(P)、砷(As)等。
接著，形成側(cè)壁110，并且蝕刻?hào)沤^緣膜，以重新形成柵絕緣膜111(圖23C)。
然后，形成金屬膜以覆蓋側(cè)壁110和島狀半導(dǎo)體膜103，并且進(jìn)行熱處理以形成硅化物層113。在形成如圖23D或23F中所示的硅化物層113之后，形成層間絕緣膜114和布線115，并且獲得了圖23E或23G的結(jié)構(gòu)。
在該實(shí)施例模式中形成的晶體管對應(yīng)于在借助計(jì)算機(jī)的分析中采用的圖2A的結(jié)構(gòu)。圖2A中的區(qū)31對應(yīng)于溝道形成區(qū)314和低濃度雜質(zhì)區(qū)310和311。
類似于實(shí)施例模式1，可以采用掩模來代替?zhèn)缺?，以形成該?shí)施例模式的晶體管的結(jié)構(gòu)。
通過上述工藝，完成了包含作為Lov區(qū)的低濃度雜質(zhì)區(qū)310和311的TFT。由于在該實(shí)施例模式中形成的TFT沒有Loff區(qū)，所以與實(shí)施例模式4中的TFT相比，此TFT可以具有更低的寄生電阻和更高的導(dǎo)通電流。
該實(shí)施例模式已經(jīng)描述了TFT的制造方法。然而，可以通過在硅襯底或SOI襯底之上形成雜質(zhì)區(qū)或硅化物層，形成晶體管。當(dāng)將上述晶體管的制造工藝施加于硅襯底或SOI襯底時(shí)，可以在通過采用隔離技術(shù)等來進(jìn)行元件隔離之后，順序地進(jìn)行柵絕緣膜104、第一柵電極306和第二柵電極308的形成步驟。
該實(shí)施例模式可以與實(shí)施例模式1～4中的任何一個(gè)自由組合，只要可以實(shí)施。
實(shí)施例模式6將參照圖24A～26，描述本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)。在該實(shí)施例模式中待描述的半導(dǎo)體器件是用作存儲(chǔ)單元的DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。
如圖24A中所示，在SIMOX襯底之上，形成無機(jī)絕緣膜614，其是第一單晶硅層511、絕緣層512和第二單晶半導(dǎo)體層513的疊層。
然后，形成包括導(dǎo)電材料的柵電極616。柵電極616可以具有單層或疊層。在此階段，獲得了圖24B的狀態(tài)。
接著，為了形成低濃度雜質(zhì)區(qū)，通過離子摻雜方法進(jìn)行以低濃度利用雜質(zhì)摻雜，從而形成第一雜質(zhì)區(qū)617。在此階段，獲得了圖24C的狀態(tài)。
接著，形成氮化硅膜以覆蓋柵電極616，并進(jìn)行各向異性干法蝕刻。因此，如圖24D中所示，形成與柵電極616的側(cè)表面接觸的側(cè)壁618。通過采用側(cè)壁618作為掩模，蝕刻無機(jī)絕緣膜614，從而形成柵絕緣膜510。
然后，為了形成用作源區(qū)和漏區(qū)的高濃度雜貨區(qū)，通過離子摻雜方法進(jìn)行以高濃度利用雜質(zhì)摻雜，從而形成第二雜質(zhì)區(qū)619。在此階段，獲得了圖24E的狀態(tài)。
接著，形成用于通過與第一單晶硅層511反應(yīng)而形成硅化物層的金屬膜，以便覆蓋柵電極616、側(cè)壁618、第二雜質(zhì)區(qū)619和柵絕緣膜510。如同實(shí)施例模式1～5中所述的，通過控制膜形成條件來形成金屬膜，以便形成均具有本發(fā)明的形狀的硅化物層。進(jìn)行熱處理，以形成硅化物層509，并去除沒有進(jìn)行反應(yīng)的部分金屬膜(圖24F)。
接著，進(jìn)行第二雜質(zhì)區(qū)619的激活。作為這種激活，通過采用YAG激光器或XeCl激光器，進(jìn)行大約0.1～1 J/cm2的能量密度的激光退火。代替這種激光退火，還可以使用通過采用激光束的激光退火，該激光束是基波且具有10ps或更低的脈沖寬度。注意，也可以省略該激活步驟。
接著，如圖25中所示，通過CVD(化學(xué)汽相淀積)方法形成第一氧化硅膜620，并且通過CMP(化學(xué)機(jī)械拋光)平坦化該第一氧化硅膜620，并進(jìn)行接觸孔的光刻。用多晶硅填充通過蝕刻第一氧化硅膜620形成的接觸孔，以形成與硅化物層509接觸的引線端子(也稱為插塞(plug))621。同時(shí)，形成用于電容器的插塞624和625。
然后，在整個(gè)表面之上形成第二氧化硅膜622之后，對用于形成位線的部分進(jìn)行開口。然后，通過濺射方法疊置氮化鈦膜和鎢膜并對其進(jìn)行構(gòu)圖，以形成位線623。位線623由兩個(gè)存儲(chǔ)單元共享。
在通過CVD方法在位線623之上形成第三氧化硅膜626和氮化硅膜627之后，通過CMP對它們進(jìn)行平坦化，并且通過光刻形成接觸孔。利用多晶硅填充通過蝕刻第三氧化硅膜626和氮化硅膜627形成的接觸孔，以形成用于電容器的第二插塞628和629，其連接到第一插塞624和625。
此后，形成柱狀電容器。首先，形成電容器的下電極。通過CVD方法，形成具有對應(yīng)于待形成的電容器的高度的厚度的第四氧化硅膜。通過光刻，在第四氧化硅膜中形成用于電容器的下電極的孔。設(shè)計(jì)用于電容器的下電極的孔，以便將電容器形成得盡可能大，但不與相鄰電容器接觸。
接著，通過CVD方法，在包含第四氧化硅膜的孔的內(nèi)表面的第四氧化硅膜的整個(gè)表面之上，形成薄多晶硅膜。此后，通過回蝕刻(etching-back)選擇性去除多晶硅膜，以去除除了第四硅膜的孔內(nèi)之外的多晶硅，并且僅保留孔中的多晶硅膜，由此形成多個(gè)柱狀電極(電容器的下電極)630。然后，去除第四氧化硅膜，以暴露下電極630的外圍部分。
此外，本發(fā)明不限于圖25中所示的存儲(chǔ)單元的結(jié)構(gòu)，并且可以采用例如平面型、疊置型或溝槽型。
接著，形成Ta2O5膜，并且通過CVD方法形成TiN膜。構(gòu)圖TiN膜，以形成由TiN膜制成的上電極(也稱為極板)631。Ta2O5膜用作電容器的電介質(zhì)637。通過上述工藝，完成了存儲(chǔ)單元。而且，可以采用BaSrTiO3、SiO2、Si3N4等來作為代替Ta2O5膜的電介質(zhì)637。
在形成第一層間絕緣膜632之后，形成均包含TiN膜634a和主要包含Al的膜634b的疊層的第一布線634。在第一布線634之上，形成第二層間絕緣膜633，并且此外，形成包含TiN膜635a和主要包含Al的膜635b的疊層的第二布線635。
存儲(chǔ)單元通過第一布線634和第二布線635連接到在存儲(chǔ)單元外圍處設(shè)置的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)電路。注意，如圖25中所示，在存儲(chǔ)單元中不存在布線的連接，并且只有第一和第二布線跨越設(shè)置有存儲(chǔ)單元的存儲(chǔ)器陣列。形成位線、第一布線和第二布線的三條布線的布線結(jié)構(gòu)用于設(shè)置在外圍的CMOS電路。
在氫氣氛下進(jìn)行退火，以恢復(fù)損傷。形成例如氧化硅膜或氮化硅膜的保護(hù)膜636。盡管在此未示出，形成開口以便僅暴露第二布線的接合焊盤(連接到封裝的端子部分)。
最后，通過研磨去除第二單晶半導(dǎo)體層513。按照這種方式，完成了在圖25中部分地示出其結(jié)構(gòu)的DRAM。由于按照上述方式能夠制造出包含其硅化物形狀被優(yōu)化的晶體管的存儲(chǔ)單元，所以能夠制造出其中可進(jìn)行高速讀取的存儲(chǔ)單元。
作為用于去除第二單晶半導(dǎo)體層513的方法，可以采用諸如磨石的研磨拋光裝置?？商鎿Q地，可以采用蝕刻劑。進(jìn)一步可替換地，可以使用研磨拋光裝置和蝕刻劑的組合。優(yōu)選地，第二單晶半導(dǎo)體層513接地并被拋光，直至將第二單晶半導(dǎo)體層513蝕刻到一定程度的厚度為止，然后利用蝕刻劑將其去除，以暴露出絕緣層512。作為蝕刻劑，在濕法蝕刻的情況下，采用其中用水或氟化銨稀釋氫氟酸的混合溶液；氫氟酸和硝酸的混合溶液；氫氟酸、硝酸、和乙酸的混合溶液；過氧化氫和硫酸的混合溶液；過氧化氫、氨水和水的混合溶液；過氧化氫、鹽酸和水的混合溶液；等等。在干法蝕刻的情況下，采用包含諸如氟的鹵素的分子或原子的氣體或包含氧的氣體。優(yōu)選采用包含鹵素氟化物或鹵素化合物的氣體或液體。例如，可以采用三氟化氯(ClF3)作為包含鹵素氟化物的氣體。
進(jìn)行切片，以便從晶片單個(gè)地隔離均具有DRAM的芯片。然后，從晶片一個(gè)接一個(gè)地拾取芯片，并將這些芯片裝配在圖26中所示的引線框架701上。芯片702的電極端子借助直徑為大約20～30μm的金線707電連接到引線框架701的內(nèi)引線。為了易于加工，采用模鑄樹脂層703進(jìn)行密封。利用焊料電鍍引線，以防止元件銹蝕。此后，將引線框架701分成單個(gè)封裝，以形成引線。按照這種方式，完成了封裝。
圖26是示出封裝器件的截面結(jié)構(gòu)的透視圖。在圖26中所示的結(jié)構(gòu)中，芯片702通過線接合方法連接到引線框架701。此外，利用模鑄樹脂層703密封芯片702。借助用于進(jìn)行安裝的粘接劑704，將芯片702裝配到引線框架701上。
引線框架701是其中設(shè)置有焊球705的球柵陣列型。在引線框架701的與設(shè)置有芯片702的側(cè)相對的側(cè)上形成焊球705。通過在引線框架中設(shè)置的接觸孔，將在引線框架701上設(shè)置的布線706電連接到焊球705。
在該實(shí)施例模式中，在引線框架701的設(shè)置有芯片的表面之上設(shè)置用于電連接芯片702和焊球705的布線706；然而，引線框架不限于這種結(jié)構(gòu)。例如，可以在引線框架內(nèi)形成多層布線。
在圖26中，芯片702和布線706通過金線707彼此電連接。設(shè)置包含DRAM的半導(dǎo)體元件用于芯片702，并且在芯片702的與設(shè)置有引線框架701的側(cè)相對的側(cè)上設(shè)置焊盤。該焊盤電連接到半導(dǎo)體元件。該焊盤通過金線707電連接到在引線框架701上設(shè)置的布線706。
該實(shí)施例模式可以與實(shí)施例模式1～5中的任何一個(gè)自由組合，只要可以實(shí)施。
實(shí)施例模式7將參照圖27，描述本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)。本發(fā)明的半導(dǎo)體器件1100包括運(yùn)算處理電路1101，存儲(chǔ)器電路1103，天線1104，電源電路1109，解調(diào)電路1110和調(diào)制電路1111。天線1104和電源電路1109是用于半導(dǎo)體器件1100的基本構(gòu)成元件，并且其它元件可以根據(jù)半導(dǎo)體器件1100的用途來適當(dāng)提供。
運(yùn)算處理電路1101根據(jù)從解調(diào)電路1110輸入的信號(hào)分析命令，控制存儲(chǔ)器電路1103，將待傳送到外部的數(shù)據(jù)輸出到調(diào)制電路1111中等等。
存儲(chǔ)器電路1103包括具有存儲(chǔ)元件的電路，以及用于控制布線和數(shù)據(jù)讀出的控制電路。存儲(chǔ)器電路1103至少存儲(chǔ)半導(dǎo)體器件自身的標(biāo)識(shí)號(hào)碼。該標(biāo)識(shí)號(hào)碼用于使該半導(dǎo)體器件與其它半導(dǎo)體器件區(qū)分開。此外，存儲(chǔ)器電路1103包括有機(jī)存儲(chǔ)器、DRAM、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)、掩模型ROM(只讀存儲(chǔ)器)、PROM(可編程只讀存儲(chǔ)器)、EPROM(電可編程只讀存儲(chǔ)器)、EEPROM(電可擦除可編程只讀存儲(chǔ)器)、和快閃存儲(chǔ)器中的一種或多種。有機(jī)存儲(chǔ)器具有其中在一對導(dǎo)電層之間插入包含有機(jī)化合物的層的結(jié)構(gòu)。由于有機(jī)存儲(chǔ)器具有簡單結(jié)構(gòu)，所以能夠簡化制造工藝并能夠降低成本。此外，借助該簡單結(jié)構(gòu)，能夠容易地減小層疊體的面積，并能夠容易地獲得高集成度。另外，還存在的優(yōu)點(diǎn)是有機(jī)存儲(chǔ)器是非易失性的且不需要并入電池。因此，優(yōu)選采用有機(jī)存儲(chǔ)器作為存儲(chǔ)器電路1103。
天線1104將從讀寫器1112提供的載波轉(zhuǎn)變?yōu)榻蛔冸娦盘?hào)。此外，從調(diào)制電路1111施加負(fù)載調(diào)制。電源電路1109通過采用由天線1104轉(zhuǎn)變的交變電信號(hào)產(chǎn)生電源電壓并將此電源電壓提供給每個(gè)電路。
解調(diào)電路1110解調(diào)由天線1104轉(zhuǎn)變的交變電信號(hào)并將解調(diào)的信號(hào)提供到運(yùn)算處理電路1101中。調(diào)制電路1111根據(jù)從運(yùn)算處理電路1101提供的信號(hào)將負(fù)載調(diào)制提供給天線1104。
讀寫器1112接收作為載波的施加到天線1104的負(fù)載調(diào)制。此外，讀寫器1112將該載波傳送給半導(dǎo)體器件1100。注意，所述載波指的是在讀寫器1112中產(chǎn)生的電磁波。
可以通過采用在實(shí)施例模式1～5中所述的晶體管，形成在半導(dǎo)體器件1100中包含的各種電路。此外，可以通過采用實(shí)施例模式6的DRAM來形成存儲(chǔ)器電路1103。因此，能夠制造具有高性能的半導(dǎo)體器件。
通過利用半導(dǎo)體器件1100和讀寫器1112，不用彼此接觸就能眵發(fā)送并接收數(shù)據(jù)。通過附著或嵌入將半導(dǎo)體器件1100固定到多種物體，能夠通過讀寫器1112來讀出或?qū)懭脒@些物體的信息。
該多種物體包括，例如，鑰匙(參見圖28A)、票據(jù)、硬幣、證券、不記名債券、證件(駕駛證、居住卡等)、書籍、包裝容器(陪替氏培養(yǎng)皿(petri dish)等；參見圖28B)、個(gè)人附屬品和飾品(提包、眼鏡等；參見圖28C)、包裝和包裹容器(包裝紙、瓶等；參見圖28D)、記錄介質(zhì)(盤、錄像帶等)、車輛(自行車等)、食品、衣物、關(guān)鍵日用品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機(jī)裝置、便攜式終端等)等等。
此外，通過利用半導(dǎo)體器件1100和讀寫器1112，能夠構(gòu)造系統(tǒng)。此系統(tǒng)指的是實(shí)物分配庫存管理(physical distribution-inventory management)系統(tǒng)、認(rèn)證系統(tǒng)、分配系統(tǒng)、生產(chǎn)記錄系統(tǒng)、書籍管理系統(tǒng)等。通過利用本發(fā)明的半導(dǎo)體器件1110，能夠構(gòu)造具有高速讀取和寫入且具有高性能的系統(tǒng)。
例如，在身份證內(nèi)部設(shè)置本發(fā)明的半導(dǎo)體器件1110，并且在建筑物等的入口處設(shè)置讀寫器1112(參見圖28E)。讀寫器1112讀取每個(gè)人擁有的身份證內(nèi)的身份編號(hào)，并且將與已經(jīng)被讀取的該身份編號(hào)相關(guān)的信息提供給計(jì)算機(jī)1122。計(jì)算機(jī)1122根據(jù)從讀寫器1112提供的信息決定授權(quán)該人進(jìn)入還是退出。由此，通過利用本發(fā)明的半導(dǎo)體器件，能夠提供其中改善了方便性的入-出管理系統(tǒng)。
該實(shí)施例模式可以與實(shí)施例模式1～6中的任何一個(gè)自由組合，只要可以實(shí)施。
實(shí)施例模式8實(shí)施例模式8將描述利用本發(fā)明的中央處理單元(CPU)的制造實(shí)例。這里，通過采用根據(jù)實(shí)施例模式5所制造的晶體管來制造CPU。應(yīng)當(dāng)注意，在該實(shí)施例模式中，相同參考數(shù)字通常賦予相同部件或具有與實(shí)施例模式1～7中的部件相同結(jié)構(gòu)的部件，并將省略它們的詳細(xì)說明。
首先，根據(jù)實(shí)施例模式5中所述的工藝，在硅襯底900之上形成均包含Lov區(qū)的P溝道晶體管820和N溝道晶體管810，如圖29中所示。P溝道晶體管820和N溝道晶體管810被元件隔離區(qū)800分開。借助已知的隔離技術(shù)諸如LOCOS方法(選擇性氧化)或STI方法(淺溝槽隔離)，形成元件隔離區(qū)800，并且與此相符合，在硅襯底中形成有源層。然后，類似于實(shí)施例模式5，形成柵絕緣膜和柵電極，并進(jìn)行離子摻雜等。
形成絕緣層901以覆蓋在實(shí)施例模式5中形成的布線115。通過采用無機(jī)材料或有機(jī)材料，由單層或疊層形成絕緣層901。絕緣層901是為了平坦化的目的而形成以便減少由于晶體管所產(chǎn)生的突出和凹陷的薄膜。因此，優(yōu)選通過采用有機(jī)材料來形成絕緣層901。
然后，通過光刻蝕刻絕緣層901，以形成暴露用作源電極和漏電極的布線115的接觸孔。此后，形成導(dǎo)電層以便填充接觸孔，并且處理導(dǎo)電層的形狀以形成用作布線等的導(dǎo)電層902和903。由包含下述的單層或疊層形成導(dǎo)電層902和903選自鋁(Al)、鈦(Ti)、銀(Ag)或銅(Cu)的元素、或包含該元素作為其主要成分的合金材料或化合物材料。例如，可以使用包含按此順序的阻擋層、鋁層和阻擋層的三層結(jié)構(gòu)。阻擋層對應(yīng)于鈦、氮化鈦、鉬、氮化鉬等。
將包含多個(gè)n溝道晶體管810和多個(gè)p溝道晶體管820以及用作布線等的多個(gè)導(dǎo)電層902和903的元件組統(tǒng)稱為薄膜集成電路904。盡管在本工藝中未示出，可以通過已知方法來形成保護(hù)層，以覆蓋薄膜集成電路904。該保護(hù)層可以是包含碳諸如DLC(類金剛石碳)的層、包含氮化硅的層、包含氧氮化硅的層等。
可以通過在相同襯底之上形成按照上述方式形成的多個(gè)薄膜集成電路904來制造CPU。
然而，本發(fā)明不限于這種晶體管結(jié)構(gòu)，并且實(shí)施例模式1～5中的任何結(jié)構(gòu)都可以根據(jù)用途應(yīng)用于N溝道晶體管810和P溝道晶體管820。此外，本發(fā)明不限于采用硅襯底的晶體管，并且可以通過采用SOI襯底和TFT來形成薄膜集成電路904。
當(dāng)期望所完成的CPU是柔性的或重量更輕時(shí)，可以通過拋光來減薄硅襯底900。
另外，將參照方框圖來描述該實(shí)施例模式的CPU的具體結(jié)構(gòu)。
圖30中所示的CPU主要包括在襯底3600之上的算術(shù)邏輯單元(ALU)3601、ALU控制器3602、指令解碼器3603、中斷控制器3604、定時(shí)控制器3605、寄存器3606、寄存器控制器3607、總線接口(總線I/F)3608、可重寫ROM 3609和ROM接口(ROMI/F)3620。也可以在另一芯片之上設(shè)置ROM 3609和ROM接口3620。通過多個(gè)薄膜集成電路904形成這些形成CPU的各種電路。
顯然，圖30中所示的CPU僅僅是實(shí)例，其中簡化了結(jié)構(gòu)，并且實(shí)際的CPU可以根據(jù)用途具有多種結(jié)構(gòu)。
將通過總線接口3608輸入到CPU的指令輸入到指令解碼器3603并且在其中對該指令進(jìn)行解碼，然后將該指令輸入到ALU控制器3602、中斷控制器3604、寄存器控制器3607和定時(shí)控制器3605。
ALU控制器3602、中斷控制器3604、寄存器控制器3607和定時(shí)控制器3605根據(jù)已解碼的指令進(jìn)行多種控制。具體地說，ALU控制器3602產(chǎn)生用于控制ALU 3601的驅(qū)動(dòng)的信號(hào)。雖然CPU正在執(zhí)行程序，但是中斷控制器3604根據(jù)其優(yōu)先級或屏蔽狀態(tài)來判斷來自外部輸入/輸出裝置或外圍電路的中斷請求，并處理此請求。寄存器控制器3607產(chǎn)生寄存器3606的地址，并且根據(jù)CPU的狀態(tài)從寄存器3606中讀取數(shù)據(jù)/將數(shù)據(jù)寫入寄存器3606。
定時(shí)控制器3605產(chǎn)生用于控制ALU 3601、ALU控制器3602、指令解碼器3603、中斷控制器3604和寄存器控制器3607的驅(qū)動(dòng)定時(shí)的信號(hào)。例如，定時(shí)控制器3605設(shè)置有用于根據(jù)參考時(shí)鐘信號(hào)CLK1(3621)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)CLK2(3622)的內(nèi)部時(shí)鐘產(chǎn)生器，并將該時(shí)鐘信號(hào)CLK2提供給該多種上述電路。
圖31A～31C示出了已封裝CPU的模式。在晶體管陣列3801之上，設(shè)置多個(gè)薄膜集成電路904。
在圖31A中，按面朝下位置方式封裝CPU，其中將在襯底3800之上形成的具有CPU功能的晶體管陣列3801和在CPU的表面之上設(shè)置的電極(源電極和漏電極，或形成在其上且其間插入絕緣膜的電極)3802設(shè)置成面對底側(cè)。此外，制備設(shè)置有由銅或其合金形成的布線3803的布線板，例如印刷板3807。印刷板3807設(shè)置有連接端子(引腳)3804。電極3802和布線3803利用其間插入的各向異性導(dǎo)電膜3808等彼此連接。此后，利用樹脂3805諸如環(huán)氧樹脂從襯底3800的上側(cè)覆蓋CPU，由此完成封裝的CPU?？商鎿Q地，可以利用塑料等包圍CPU的外圍，同時(shí)保持中空(hollow)空間而不用樹脂來覆蓋CPU。
在圖31B中，與圖31A不同，按照面朝上位置方式封裝CPU，其中將在CPU的表面之上形成的電極3802設(shè)置成面對上側(cè)。在印刷板3807之上固定襯底3800，并利用線3818使電極3802和布線3803彼此連接。這種采用線的連接稱為線接合。連接到布線3803的電極3802和凸起3814彼此電連接。此后，利用塑料3815等包圍CPU，同時(shí)保持中空空間，由此完成封裝的CPU。
圖31C示出了一個(gè)實(shí)例，其中具有CPU功能的晶體管陣列3801被固定到柔性襯底，例如FPC(柔性印刷電路)3817。按照面朝下位置方式封裝CPU，其中設(shè)置在襯底3800之上形成的具有CPU功能的晶體管陣列3801，使得將在CPU的表面之上設(shè)置的電極3802設(shè)置為面對底側(cè)。此外，具有柔性的FPC 3817設(shè)置有由銅或其合金形成的布線3803。然后，利用其間插入的各向異性導(dǎo)電膜3808，使電極3802和布線3803彼此連接。此后，形成樹脂3805諸如環(huán)氧樹脂，以便覆蓋襯底3800，由此完成封裝的CPU。
保護(hù)按照這種方式封裝的CPU不受外部環(huán)境影響，從而它能夠更易于攜帶。此外，可以將CPU安裝到所需位置上。
能夠制造具有高速運(yùn)算處理和高性能的CPU，其是本發(fā)明的半導(dǎo)體器件的實(shí)例。
該實(shí)施例模式可以與實(shí)施例模式1～7中的任何一個(gè)自由組合，只要可以實(shí)施。
本申請基于在2005年12月2日在日本專利局提交的日本專利申請序列號(hào)no.2005-349574，在此并入其全部內(nèi)容作為參考。
權(quán)利要求
1.一種半導(dǎo)體器件，包括硅襯底，其包括溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；在該硅襯底之上的柵絕緣膜；在該柵絕緣膜之上的柵電極；以及通過該硅化物層電連接到該雜質(zhì)區(qū)的布線，其中該硅化物層包括其中厚度從溝道形成區(qū)側(cè)上的邊緣增加的第一區(qū)和其中厚度比該第一區(qū)的厚度更加均勻的第二區(qū)，其中，當(dāng)該第一區(qū)和該第二區(qū)被垂直于水平線的第一線分開并且將該第一線與在該硅化物層和該雜質(zhì)區(qū)之間的界面相交處的點(diǎn)假設(shè)為第一點(diǎn)時(shí)，經(jīng)過該第一點(diǎn)和該邊緣的第二線與該水平線形成角度θ(0°＜θ＜45°)，并且其中該第二區(qū)的厚度與該硅襯底的厚度之比為0.6或更大。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該硅化物層的所述邊緣對應(yīng)于該柵絕緣膜的邊緣。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或中央處理單元。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括與該柵絕緣膜和該柵電極接觸的側(cè)壁。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括天線。
6.一種半導(dǎo)體器件，包括硅襯底，其包括溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；在該硅襯底之上的柵絕緣膜；在該柵絕緣膜之上的柵電極；以及通過該硅化物層電連接到該雜質(zhì)區(qū)的布線，其中該硅化物層包括其中厚度從溝道形成區(qū)側(cè)上的邊緣增加的第一區(qū)和具有等于該硅襯底的厚度的厚度的第二區(qū)，以及其中，當(dāng)該第一區(qū)和該第二區(qū)被垂直于水平線的第一線分開并且將該第一線與該硅襯底的底表面相交處的點(diǎn)假設(shè)為第一點(diǎn)時(shí)，經(jīng)過該第一點(diǎn)和該邊緣的第二線與該水平線形成角度θ(0°＜θ＜45°)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中該硅化物層的該邊緣對應(yīng)于該柵絕緣膜的邊緣。
8.根據(jù)權(quán)利要求6的半導(dǎo)體器件，包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或中央處理單元。
9.根據(jù)權(quán)利要求6的半導(dǎo)體器件，還包括與該柵絕緣膜和該柵電極接觸的側(cè)壁。
10.根據(jù)權(quán)利要求6的半導(dǎo)體器件，還包括天線。
11.一種半導(dǎo)體器件，包括硅膜，其包括在襯底上的溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；在該硅膜之上的柵絕緣膜；在該柵絕緣膜之上的柵電極；以及通過該硅化物層電連接到該雜質(zhì)區(qū)的布線，其中該硅化物層包括其中厚度從溝道形成區(qū)側(cè)上的邊緣增加的第一區(qū)和其中厚度比該第一區(qū)的厚度更加均勻的第二區(qū)，其中，當(dāng)該第一區(qū)和該第二區(qū)被垂直于水平線的第一線分開并且將該第一線與在該硅化物層和該雜質(zhì)區(qū)之間的界面相交處的點(diǎn)假設(shè)為第一點(diǎn)時(shí)，經(jīng)過該第一點(diǎn)和該邊緣的第二線與該水平線形成角度θ(0°＜θ＜45°)，并且其中該第二區(qū)的厚度與該硅膜的厚度之比為0.6或更大。
12.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中該硅化物層的該邊緣對應(yīng)于該柵絕緣膜的邊緣。
13.根據(jù)權(quán)利要求11的半導(dǎo)體器件，包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或中央處理單元。
14.根據(jù)權(quán)利要求11的半導(dǎo)體器件，還包括與該柵絕緣膜和該柵電極接觸的側(cè)壁。
15.根據(jù)權(quán)利要求11的半導(dǎo)體器件，還包括天線。
16.一種半導(dǎo)體器件，包括硅膜，其包括在襯底上的溝道形成區(qū)、雜質(zhì)區(qū)和硅化物層；在該硅膜之上的柵絕緣膜；在該柵絕緣膜之上的柵電極；以及通過該硅化物層電連接到該雜質(zhì)區(qū)的布線，其中該硅化物層包括其中厚度從溝道形成區(qū)側(cè)上的邊緣增加的第一區(qū)和具有等于該硅膜的厚度的厚度的第二區(qū)，并且其中，當(dāng)該第一區(qū)和該第二區(qū)被垂直于水平線的第一線分開并且將該第一線與該硅膜的底表面相交處的點(diǎn)假設(shè)為第一點(diǎn)時(shí)，經(jīng)過該第一點(diǎn)和該邊緣的第二線與該水平線形成角度θ(0°＜θ＜45°)。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中該硅化物層的該邊緣對應(yīng)于該柵絕緣膜的邊緣。
18.根據(jù)權(quán)利要求16的半導(dǎo)體器件，包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器或中央處理單元。
19.根據(jù)權(quán)利要求16的半導(dǎo)體器件，還包括與該柵絕緣膜和該柵電極接觸的側(cè)壁。
20.根據(jù)權(quán)利要求16的半導(dǎo)體器件，還包括天線。
21.一種半導(dǎo)體器件的制造方法，包括以下步驟在硅膜或硅襯底之上形成柵絕緣膜；在柵絕緣膜上形成柵電極；通過選擇性去除該柵絕緣膜，選擇性暴露該硅膜或該硅襯底；形成與暴露的硅膜的表面或暴露的硅襯底的表面接觸的金屬膜；以及通過熱處理在該硅膜或該硅襯底中形成硅化物層，其中該硅化物層包括其中厚度從對應(yīng)于該柵絕緣膜的邊緣部分的邊緣增加的第一區(qū)和具有等于該硅膜的厚度或該硅襯底的厚度的厚度的第二區(qū)，并且其中通過形成該金屬膜使得在該柵絕緣膜的該邊緣部分處該金屬膜的厚度最薄并且通過進(jìn)行熱處理來形成該第一區(qū)。
22.根據(jù)權(quán)利要求21的半導(dǎo)體器件的制造方法，其中通過快速熱退火來進(jìn)行熱處理。
23.根據(jù)權(quán)利要求21的半導(dǎo)體器件的制造方法，其中在減壓或真空環(huán)境下進(jìn)行熱處理。
24.一種半導(dǎo)體器件的制造方法，包括以下步驟在硅膜或硅襯底之上形成柵絕緣膜；在該柵絕緣膜之上形成柵電極；通過選擇性去除該柵絕緣膜，選擇性暴露該硅膜或該硅襯底；形成與暴露的硅膜的表面或暴露的硅襯底的表面接觸的金屬膜；以及通過熱處理在該硅膜或該硅襯底中形成硅化物層，其中該硅化物層包括其中厚度從對應(yīng)于該柵絕緣膜的邊緣部分的邊緣增加的第一區(qū)和其中厚度比該第一區(qū)的厚度更加均勻的第二區(qū)，其中該第二區(qū)的厚度與該硅膜或該硅襯底的厚度之比為0.6或更大，并且其中通過形成該金屬膜使得在該柵絕緣膜的該邊緣部分處該金屬膜的厚度最薄并且通過進(jìn)行熱處理來形成該第一區(qū)。
25.根據(jù)權(quán)利要求24的半導(dǎo)體器件的制造方法，其中通過快速熱退火來進(jìn)行熱處理。
26.根據(jù)權(quán)利要求24的半導(dǎo)體器件的制造方法，其中在減壓或真空環(huán)境下進(jìn)行熱處理。
全文摘要
本發(fā)明的目的在于不用增加步驟數(shù)量來獲得包含硅化物層的具有高導(dǎo)通電流的晶體管。包括該晶體管的半導(dǎo)體器件包括其中厚度從溝道形成區(qū)側(cè)上的邊緣增加的第一區(qū)和其中厚度比第一區(qū)的厚度更均勻的第二區(qū)。第一和第二區(qū)被垂直于水平線的線分開，該線經(jīng)過穿過硅化物層的邊緣且與水平線形成角度θ(0°＜θ＜45°)的線與硅化物層和雜質(zhì)區(qū)之間的界面交叉處的點(diǎn)，并且第二區(qū)的厚度與硅膜的厚度之比為0.6或更大。
文檔編號(hào)H01L29/49GK101013722SQ20061006438
公開日2007年8月8日 申請日期2006年12月4日 優(yōu)先權(quán)日2005年12月2日
發(fā)明者鄉(xiāng)戶宏充, 德永肇 申請人:株式會(huì)社半導(dǎo)體能源研究所