專利名稱：具有雙電壓源的熔絲記憶位與其電源供應方法
技術領域：
本發(fā)明涉及一種具有電源供應電路的熔絲記憶位與其電源供應方法，特別涉及一種具有雙電壓源的熔絲記憶位與其電源供應方法。
背景技術：
目前，熔絲記憶位應用于很多方面，例如可應用于需要永久地程序化為一個或多個位的數(shù)字值的情況。在溫度傳感器的應用中，金屬氧化物半導體(metal oxide semiconductor，簡稱MOS)的溫度參數(shù)的變化將會隨著每一個制造過程而改變。在芯片完成后，不分等級的溫度傳感器芯片將是沒有用的。因此，在這樣的情況下，則必須利用額外的參數(shù)來程序化此芯片，以使其能正常的運作。
如第6654304號美國專利所述，請參照圖1，其示出了一種傳統(tǒng)的熔絲記憶位，在圖1中，在節(jié)點10的地方，熔絲F1以串聯(lián)方式電耦接至晶體管MN0，而熔絲F1與晶體管MN0在VDD電壓至GND電壓的電源供給路徑之間?？刂菩盘朤RIM經(jīng)過轉換器U1與U2后，被輸入至晶體管MN0，而當晶體管MN0被導通時，晶體管MN0將流過足以使熔絲F1燒斷的電流，使其形成開路。電流源電路12電耦接至節(jié)點10，其由晶體管MN1所組成，用以根據(jù)偏壓VB提供一個小電流(例如2-5μA)。轉換器U3則對節(jié)點10的電壓進行轉換，然后輸出。
在操作時，當熔絲F1還未被燒斷時，在熔絲F1的兩端僅有一很小的電壓降，從而使得節(jié)點10處的電壓幾乎等于VDD，因此，轉換器U3的輸出將會是邏輯低值(Low)。當晶體管MN0被導通時，熔絲F1將被燒斷，而電流I1將會使節(jié)點10處的電壓幾乎等于接地電壓，并使得轉換器U3的輸出變成邏輯高值(High)。因此，轉換器U3的輸出的狀態(tài)將是可程序化的。
綜上所述，傳統(tǒng)的熔絲記憶位利用將控制信號TRIM輸入至晶體管MN0柵極，但是由于晶體管制造工藝上的誤差，其導通電壓會產(chǎn)生偏移，從而將會影響流經(jīng)熔絲F1的電流大小，進而影響到熔絲F1的燒斷。

發(fā)明內容
本發(fā)明公開了一種具有雙電壓源的熔絲記憶位，其中熔絲連接修整電壓源，第一檢查電路與第二檢查電路被系統(tǒng)電壓源所驅動，第一檢查電路與第二檢查電路檢查熔絲的第一端與第二端的電位差，以判斷熔絲是否被燒斷。
本發(fā)明還提供了一種熔絲記憶位的電源供應方法，包括提供修整電壓源和系統(tǒng)電壓源，控制修整電壓源對熔絲進行燒錄動作，利用系統(tǒng)電壓源驅動檢查電路，檢查電路根據(jù)熔絲的第一端與第二端的電位差，來判定熔絲是否被燒斷及儲存于其中的數(shù)據(jù)狀態(tài)。


圖1顯示了一種熔絲修整單元的電路圖；圖2是根據(jù)本發(fā)明的具體實施例，顯示具有多個參考電壓的熔絲檢查電路的電路圖；圖3是根據(jù)本發(fā)明的具體實施例，說明在熔絲未燒斷時的熔絲檢查電路的電路圖；圖4是根據(jù)本發(fā)明的具體實施例，說明在熔絲燒斷后的熔絲檢查電路的電路圖；圖5是根據(jù)本發(fā)明的具體實施例，說明在熔絲燒斷后且移除修整電壓源的熔絲檢查電路的電路圖。
附圖中，各標號所代表的部件列表如下10、N0～N7節(jié)點12電流源電路C1第一檢查電路C2第二檢查電路C3熔絲修整電路EN使能信號F1熔絲MEA1第一量測信號MEA2第二量測信號 MN0～MN9晶體管TRIM控制信號 U0判斷組件
U1、U2、U3轉換器VDD系統(tǒng)電壓源VDDF修整電壓源具體實施方式
有關本發(fā)明的具體實施例及其詳細說明，現(xiàn)結合

如下本發(fā)明公開了一種具有雙電壓源的熔絲記憶位與其電源供應方法，即利用修整電壓源來燒錄熔絲，利用系統(tǒng)電壓源驅動檢查電路，檢查電路依據(jù)熔絲兩端的電位差變化，來確認熔絲是否被燒斷。在讀取熔絲所儲存的數(shù)據(jù)時，利用系統(tǒng)電壓源驅動檢查電路，檢查熔絲兩端的電位差，以確認熔絲是否被燒斷，讀取儲存于熔絲內的數(shù)據(jù)狀態(tài)。
圖2是根據(jù)本發(fā)明的具體實施例的熔絲記憶位示意圖。在本實施例中，一個熔絲記憶位可以儲存一個數(shù)字值(例如是“High”或“Low”)。此熔絲記憶位具有兩個電源，一個是用作系統(tǒng)電壓的電壓源VDD，另一個是用于熔絲修整的電壓源VDDF，GND為系統(tǒng)的接地電壓，標號C3為熔絲修整電路，標號C1為第一檢查電路，標號C2為第二檢查電路。
在熔絲修整電路C3中，電壓源VDDF連接至晶體管MN0的一個源漏極，晶體管MN0的另一源漏極連接至熔絲F1的N0端，熔絲F1的N1端接地，所以，晶體管MN0與熔絲F1以串聯(lián)方式電耦接于VDDF與GND之間，而晶體管MN0的柵極則連接控制信號TRIM。在進行熔絲F1的修整時，由控制信號TRIM控制晶體管MN0的柵極，使晶體管MN0的通道成為導通狀態(tài)，使得電流從電壓源VDDF流經(jīng)晶體管MN0與熔絲F1，然后流向接地端，熔絲F1經(jīng)過時間較長的大電流通過，會因發(fā)熱而被燒斷。
第一檢查電路C1與第二檢查電路C2用來檢查熔絲F1的狀態(tài)(例如導通或燒斷)，節(jié)點N2與N7的兩個電壓值為判斷組件U0的輸入，判斷組件U0為比較器或邏輯門的任一種組件，節(jié)點N2與N7分別為第一檢查電路C1與第二檢查電路C2的輸出端。判斷組件U0在判斷后將輸出“High”或“Low”的數(shù)字值，根據(jù)判斷組件U0的輸出可得知熔絲已燒斷或者尚未燒斷。
第二檢查電路C2與第一檢查電路C1分別連接至熔絲F1的N0端與N1端，根據(jù)N0端與N1端的電位差，來控制輸出端(節(jié)點N2與N7)的輸出電壓，然后比較兩個輸出端的輸出電壓，以判定熔絲F1是否已被燒斷。
在本實施例中，第一檢查電路C1由晶體管MN1、MN2、MN3、MN4、MN5組成，第二檢查電路C2由晶體管MN6、MN7、MN8、MN9組成。
參考圖2，第一檢查電路C1由晶體管MN1、MN2、MN3、MN4與MN5所組成，系統(tǒng)電壓VDD連接至晶體管MN3的第一源漏極，晶體管MN3的第二源漏極連接至晶體管MN4的第一源漏極，晶體管MN4的第二源漏極連接至晶體管MN5的第一源漏極，晶體管MN5的第二源漏極連接至熔絲F1的N1端，并且連接至接地端。即，晶體管MN3、MN4與MN5是通過源漏極串聯(lián)聯(lián)接于系統(tǒng)電壓VDD與接地端(熔絲F1的N1端)之間，晶體管MN3、MN4與MN5的柵極則由使能信號EN所控制。晶體管MN1的第一源漏極連接節(jié)點N3(晶體管MN3的第二源漏極)，晶體管MN2的第一源漏極連接節(jié)點N4(晶體管MN4的第二源漏極與晶體管MN5的第一源漏極)，晶體管MN1與MN2的第二源漏極連接至節(jié)點N2，而晶體管MN1與MN2的柵極由第一量測信號MEA1所控制。簡而言之，第一檢查電路C1的輸入端為熔絲F1的N1端、系統(tǒng)電壓VDD、使能信號EN與第一量測信號MEA1，而輸出端在節(jié)點N2。
參考圖2，第二檢查電路C2由晶體管MN6、MN7、MN8與MN9所組成，系統(tǒng)電壓VDD連接至晶體管MN6的第一源漏極，晶體管MN6的第二源漏極連接至晶體管MN7的第一源漏極，晶體管MN7的第二源漏極連接至熔絲F1的N0端。即，晶體管MN6與MN7是通過源漏極串聯(lián)聯(lián)接于系統(tǒng)電壓VDD與熔絲F1的N0端之間，晶體管MN6與MN7的柵極則由使能信號EN所控制。晶體管MN8的第二源漏極連接節(jié)點N5(晶體管MN6的第二源漏極)，晶體管MN9的第二源漏極連接節(jié)點N6(晶體管MN7的第二源漏極與熔絲F1的N0端)，晶體管MN8與MN9的第一源漏極連接至節(jié)點N7，而晶體管MN8與MN9的柵極由第一量測信號MEA2所控制。
在未開始進行燒錄程序前，使能信號EN、第一量測信號MEA1、第二量測信號MEA2與控制信號TRIM為邏輯低值(Low)，此時，判斷組件U0的輸出也為邏輯低值(Low)，其中，控制信號TRIM為熔絲記憶位C3中的控制熔絲修整操作的信號。進行燒錄時，控制信號TRIM會被設為邏輯高值(High)，電流將會從修整電壓源VDDF經(jīng)由熔絲F1流向接地端GND，由于熔絲F1本身為高阻值的半導體組件，它將會在電流流過一段時間后熔化，形成斷路狀態(tài)。使能信號EN、第一量測信號MEA1與第二量測信號MEA2為第一檢查電路C1與第二檢查電路C2的使能信號，通過電路C1與C2檢查熔絲修整狀態(tài)。如果熔絲F1從未燒斷變?yōu)橐褵龜?，則判斷組件U0的輸出將由邏輯低值(Low)變成邏輯高值(High)。
圖3是顯示了本實施例的熔絲記憶位的示意圖，說明在燒錄動作開始但熔絲F1尚未被燒斷前，各節(jié)點的電壓值與檢查電路的操作方式。在此僅通過一個示例進行說明，但實際電路設計方法自然不以此為限。當熔絲燒斷程序開始時，系統(tǒng)電壓源VDD提供5伏特的電壓，修整電壓源VDDF提供5.7伏特的電壓，第一量測信號MEA1與使能信號EN將被設為邏輯高值，第二量測信號MEA2將被設為邏輯低值。因此，節(jié)點N3處的電壓約為1.6伏特，節(jié)點N4處的電壓約為0.9伏特，節(jié)點N5處的電壓約為1.2伏特，節(jié)點N6處的電壓約為0.8伏特。此時，晶體管MN1導通(V1為1.6伏特)，晶體管MN2關閉，所以節(jié)點N2的電壓將為1.6伏特。同樣地，晶體管MN8關閉，晶體管MN9導通(V4為0.8伏特)，所以節(jié)點N7的電壓將為0.8伏特。判斷組件U0將以1.6伏特與0.8伏特作比較，且將輸出邏輯低值來表示熔絲F2并未燒斷。
圖4顯示了本實施例的熔絲記憶位的示意圖，說明在燒錄動作開始后且熔絲F1已被燒斷時，各節(jié)點的電壓值與檢查電路的操作方式。在本實施例中，如上所述，由于熔絲F1燒斷后已形成開路，節(jié)點N5與N6處的電壓將被拉升至接近邏輯高值，而節(jié)點N3與N4處的電壓則為接近于邏輯低值。因此，節(jié)點N5的電壓將被拉升至約3.8伏特，節(jié)點N6的電壓將被拉升至約3.5伏特。此時，由于第一量測信號MEA1為邏輯高值，第二量測信號MEA2為邏輯低值，因此，節(jié)點N2處的電壓為1.6伏特(晶體管MN1導通，晶體管MN2關閉)，節(jié)點N7處的電壓為3.5伏特(晶體管MN8關閉，晶體管MN9導通)。因此，判斷組件U0的輸出將由邏輯低值轉為邏輯高值。熔絲燒錄程序將在執(zhí)行燒錄的過程中，持續(xù)檢測并判斷組件U0的輸出是否由Low變?yōu)镠igh，以得知熔絲F1是否已被燒斷。倘若檢測到熔絲F1已被燒斷，則熔絲燒錄程序將進行到下一步驟，準備結束燒錄程序。在此選用V1及V4進行判斷燒錄成功與否是比較嚴格的。因為在某些情況下，F(xiàn)1可能并未完全斷開，進行較嚴格的判斷可確保F1是完全燒斷的。
為結束熔絲程序化程序，使能信號EN、第一量測信號MEA1、第二量測信號MEA2與控制信號TRIM均被設為邏輯低值，修整電壓源VDDF將被移除成為浮置狀態(tài)。這樣的設定，可節(jié)省電路C1至接地GND以及電路C2至接地端GND的電源損失。
圖5顯示了熔絲燒斷后且移除熔絲修整電壓源后的熔絲記憶位的示意圖。本實施例應用于程序化熔絲工作完成后，讀取熔絲狀態(tài)的工作狀態(tài)。此時熔絲修整電壓源VDDF已被移除而為浮置狀態(tài)。首先設定第一量測信號MEA1為邏輯低值，第二量測信號MEA2及使能信號EN為邏輯高值。此時，控制信號TRIM被設定為邏輯低值，晶體管MN1關閉，晶體管MN2導通，晶體管MN6導通，晶體管MN7關閉，因此如果F1處于燒斷的情形，節(jié)點N2處的電壓為0.9伏特，節(jié)點N7處的電壓為3.8伏特。判斷電路U0將輸出邏輯高值。在此選用V2及V3進行判斷燒錄結果是比較寬松的標準，這配合嚴格的燒錄判斷會使得燒錄的成品率提高。當在讀取數(shù)據(jù)時只使用VDD電壓，而第二量測信號MEA2設為邏輯高值(High)，使能信號EN及第一量測信號MEA1設為邏輯低值(Low)。如果熔絲記憶位已被程序化，也就是說，熔絲F1已經(jīng)燒斷，則節(jié)點N0與N1將形成開路。節(jié)點N1處的電壓將會是邏輯低值，而節(jié)點N0則會被C2拉到邏輯高值。然后，節(jié)點N2處的電壓則為邏輯低值，節(jié)點N7處的電壓則為邏輯高值。而節(jié)點N2與N7為判斷組件U0的輸入端。因此，根據(jù)節(jié)點N0與N1所形成的開路，判斷組件U0的輸出將為邏輯高值。然后，信號EN、MEA1、MEA2將被設為邏輯低值，以結束讀取程序，并防止電力的損失。
在將輸入信號EN、MEA1、MEA2設為邏輯高值的情況時，如果熔絲單元并未被程序化，也就是說，熔絲F1還未被燒斷，節(jié)點N0與N1將電耦接至接地處。此時，節(jié)點N2與N7將會是邏輯低值。判斷電路U0的輸出將保持在邏輯低值。然后，輸入信號EN、MEA1、MEA2將被設為邏輯低值，以結束讀取程序，并防止電力的損失。
在本發(fā)明的優(yōu)選實施例中，當晶體管MN0為PMOS時，在晶體管MN0與電壓源VDDF間則需配置轉換器來將電位拉高，以使得晶體管MN0的柵極電壓大于漏極電壓。
綜上所述，本發(fā)明的熔絲記憶位的電源供應電路具有下列優(yōu)點1.在芯片完成后，可通過提供不同的VDDF電壓值，來將熔絲修整調整到最佳結果。
2.由于不需要調整熔絲與VDD電壓間的參數(shù)，所以可節(jié)省大量的金錢與時間。
3.由于只需要調整VDDF，而不需調整熔絲，因此可避免由制造工藝所造成的變化。
雖然已通過優(yōu)選實施例對本發(fā)明進行了說明，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍的情況下，可進行任何變化和修改，本發(fā)明的保護范圍僅由所附權利要求所限定。
權利要求
1.一種具有雙電壓源的熔絲記憶位，包括系統(tǒng)電壓源；修整電壓源；熔絲，與所述修整電壓源連接，所述修整電壓源提供電流以燒斷所述熔絲；以及控制電路，由所述系統(tǒng)電壓源驅動，以控制所述熔絲的讀取與燒斷；其中，通過所述控制電路檢查所述熔絲的第一端與第二端的電位差，以判斷所述熔絲是否被燒斷。
2.如權利要求1所述的熔絲記憶位，其中在燒斷所述熔絲時，所述修整電壓源輸出電流，流經(jīng)所述熔絲至接地端。
3.如權利要求1所述的熔絲記憶位，其中所述系統(tǒng)電壓源獨立于所述修整電壓源，當進行所述熔絲的燒斷動作時，所述修整電壓源的輸出電壓提高，不會影響到所述系統(tǒng)電壓源。
4.如權利要求1所述的熔絲記憶位，其中所述控制電路包括第一檢查電路和第二檢查電路。
5.如權利要求4所述的熔絲記憶位，其中所述第一檢查電路與所述第二檢查電路由所述系統(tǒng)電壓源驅動，以檢查所述熔絲是否被燒斷，從而確認儲存于所述熔絲中的數(shù)據(jù)。
6.一種熔絲記憶位的電源供應方法，包括提供修整電壓源；提供系統(tǒng)電壓源；控制所述修整電壓源對熔絲進行燒錄動作；以及利用所述系統(tǒng)電壓源驅動控制電路，以控制所述熔絲的讀取與燒斷。
7.如權利要求6所述的方法，其中所述修整電壓源輸出電流經(jīng)過所述熔絲流向接地端，以燒斷所述熔絲。
8.如權利要求6所述的方法，其中所述控制電路包括第一檢查電路和第二檢查電路。
9.如權利要求8所述的方法，其中在進行所述熔絲的燒錄動作時，所述系統(tǒng)電壓源驅動所述控制電路的第一檢查電路與第二檢查電路，在所述熔絲未被燒斷時，所述第一檢查電路的輸出電壓接近于所述第二檢查電路的輸出電壓。
10.如權利要求8所述的方法，其中在進行所述熔絲的燒錄動作時，所述系統(tǒng)電壓源驅動所述控制電路的第一檢查電路與第二檢查電路，在所述熔絲被燒斷時，所述第一檢查電路的輸出電壓小于所述第二檢查電路的輸出電壓。
11.如權利要求8所述的方法，其中在進行所述熔絲的數(shù)據(jù)讀取動作時，所述系統(tǒng)電壓源驅動所述控制電路的第一檢查電路與第二檢查電路，檢查所述熔絲的兩端的電位差，以確認儲存于所述熔絲的中的數(shù)據(jù)狀態(tài)。
全文摘要
一種具有雙電壓源的熔絲記憶位與其電源供應方法，其中熔絲連接修整電壓源，第一檢查電路與第二檢查電路被系統(tǒng)電壓源所驅動，檢查電路根據(jù)熔絲的第一端與第二端的電位差，來判斷熔絲是否被燒斷。
文檔編號H01L27/00GK101047166SQ200610066838
公開日2007年10月3日 申請日期2006年3月29日 優(yōu)先權日2006年3月29日
發(fā)明者黃一洲, 吳曉龍 申請人:富晶半導體股份有限公司