專利名稱：半導(dǎo)體器件以及圖像顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件以及圖像顯示裝置；特別涉及在液晶顯示裝置或有機(jī)EL(電致發(fā)光)顯示裝置等顯示裝置中所使用的半導(dǎo)體器件和使用這些半導(dǎo)體器件的圖像顯示裝置。
背景技術(shù)：
在顯示裝置中使用了薄膜晶體管。作為這樣的薄膜晶體管的一個例子，對在特開2002-076351號公報中所記載的GOLD(柵交疊輕摻雜漏區(qū))結(jié)構(gòu)的薄膜晶體管進(jìn)行說明。GOLD結(jié)構(gòu)的n溝道型薄膜晶體管具有源區(qū)、漏區(qū)、溝道區(qū)、GOLD區(qū)、柵絕緣膜以及柵電極等，并且形成在玻璃襯底上。
GOLD區(qū)是在溝道區(qū)和漏區(qū)之間的區(qū)域內(nèi)、特別是在位于柵電極的正下方的區(qū)域中形成的，而且在平面上與柵電極相交疊。該GOLD區(qū)的雜質(zhì)濃度被設(shè)定為比溝道區(qū)的雜質(zhì)濃度高、比漏區(qū)的雜質(zhì)濃度低。
其次，對該GOLD結(jié)構(gòu)的n溝道型薄膜晶體管的動作進(jìn)行說明。如果在柵極上施加規(guī)定的正電壓，則在溝道區(qū)中形成溝道，源區(qū)和漏區(qū)之間的電阻變小，成為在源區(qū)和漏區(qū)之間能夠流過電流的狀態(tài)。另一方面，如果在柵極上施加負(fù)電壓，由于在溝道區(qū)域中不會形成溝道，因此源區(qū)和漏區(qū)之間的電阻變大。因此，在源區(qū)和漏區(qū)之間基本不會流過電流，成為僅流過微小的泄漏電流的狀態(tài)。
該泄漏電流是通過在溝道中所形成的空穴與在源區(qū)和漏區(qū)中大量存在的電子在接合部分復(fù)合而引起的。由于當(dāng)接合部分的電場變高時，復(fù)合的概率變高，因此泄漏電流增加。
在顯示裝置中，直到圖像被重寫的一幀的時間內(nèi)，必須保持在液晶上施加的電壓。此時，在為了保持電壓而使用的像素薄膜晶體管中漏電流大的情況下，施加在液晶上的電壓隨時間而下降，使顯示特性劣化。因此，在像素薄膜晶體管中要求泄漏電流非常低。
其次，作為在顯示裝置中所使用的薄膜晶體管的另一個的例子，對在特開2001-345448號公報中記載的LDD(輕摻雜漏區(qū))結(jié)構(gòu)的薄膜晶體管進(jìn)行說明。LDD結(jié)構(gòu)的n溝道型薄膜晶體管具有源區(qū)、漏區(qū)、溝道區(qū)、LDD區(qū)、柵絕緣膜和柵電極，并且形成在玻璃襯底上。LDD區(qū)是在溝道區(qū)和漏區(qū)之間的區(qū)域內(nèi)形成的。而且，LDD區(qū)的雜質(zhì)濃度被設(shè)定為比溝道區(qū)雜質(zhì)濃度高，且比漏區(qū)雜質(zhì)濃度低。
在LDD結(jié)構(gòu)的薄膜晶體管中，雖然當(dāng)施加負(fù)電壓作為柵電壓時會在溝道區(qū)中形成積累層，但通過LDD區(qū)使源/漏附近的電場緩和，從而能夠抑制泄漏電流。
但是，在現(xiàn)有的薄膜晶體管中存在以下的問題點(diǎn)。如上所述，在作為像素薄膜晶體管而使用的薄膜晶體管中要求泄漏電流非常低。在現(xiàn)有的薄膜晶體管的一個例子的GOLD結(jié)構(gòu)的薄膜晶體管中，當(dāng)施加負(fù)電壓作為柵電壓時，在GOLD區(qū)內(nèi)形成累積層，從而在具有雜質(zhì)濃度比GOLD區(qū)高的源區(qū)·漏區(qū)的附近形成高的電場。因此，無法可靠地抑制漏電流。
另外，通過在漏極上施加比柵極高的電壓會在漏極一側(cè)的接合部分中產(chǎn)生比較大的電場。通過該電場而加速的電子引起撞擊電離現(xiàn)象從而生成電子空穴對。當(dāng)重復(fù)該現(xiàn)象時，電子空穴對會增加，使漏極電流增加，從而導(dǎo)致了雪崩擊穿破壞。此時的漏極電壓成為源/漏耐壓。
在上述的GOLD結(jié)構(gòu)的薄膜晶體管中，由于漏區(qū)附近的電場在溝道區(qū)和GOLD區(qū)之間的接合部分被緩和，因此撞擊電離化現(xiàn)象能夠被抑制到一定的程度。但是，實(shí)際上存在著以GOLD區(qū)沿溝道長度方向的長度(GOLD長度)無法得到足夠的源/漏耐壓的問題。
另一方面，在另一個例子的LDD結(jié)構(gòu)的薄膜晶體管內(nèi)，存在著同樣的問題。即，當(dāng)施加正電壓作為柵電壓而在溝道區(qū)域中形成溝道時，LDD區(qū)的電阻與溝道電阻串連連接。由于與源區(qū)和漏區(qū)相比，LDD區(qū)的雜質(zhì)濃度低，因此存在LDD區(qū)的電阻值變高，導(dǎo)通電流變低的問題。
另外，由于漏區(qū)附近的電場在溝道區(qū)和LDD區(qū)的接合部分上被緩和，因此可以把撞擊電離現(xiàn)象抑制到一定的程度。但是，在實(shí)際使用時，存在著以LDD區(qū)的溝道長度方向的長度(LDD長度)無法得到足夠的源/漏耐壓或?qū)τ贏C應(yīng)力(AC Stress)的可靠性的問題。如此，在現(xiàn)有的薄膜晶體管中，存在著得不到足夠的源/漏耐壓的問題。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的第一目的是提供一種提高了源/漏耐壓的半導(dǎo)體器件；另一個目的是提供一種包含使用了這樣的半導(dǎo)體器件的圖像顯示電路的圖像顯示裝置。
本發(fā)明的半導(dǎo)體器件是一種包含具有半導(dǎo)體層、絕緣膜和電極、并在規(guī)定的襯底上形成的半導(dǎo)體元件的半導(dǎo)體器件；該半導(dǎo)體元件包括第1雜質(zhì)區(qū)、第2雜質(zhì)區(qū)、溝道區(qū)、第3雜質(zhì)區(qū)以及第4雜質(zhì)區(qū)。第1雜質(zhì)區(qū)形成在半導(dǎo)體層中。第2雜質(zhì)區(qū)與第1雜質(zhì)區(qū)相隔一定距離地形成在半導(dǎo)體層中。溝道區(qū)形成在位于第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中，成為具有規(guī)定長度的溝道。第3雜質(zhì)區(qū)形成在位于第2雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中，且與溝道區(qū)相接觸。第4雜質(zhì)區(qū)形成在位于第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)之間的半導(dǎo)體層的部分中。在該半導(dǎo)體元件中，電極具有互相相對的一側(cè)部分和另一側(cè)部分。第4雜質(zhì)區(qū)與第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)相接觸。第1雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣與上述一側(cè)部分位于大致相同的平面上，同時第3雜質(zhì)區(qū)和第4雜質(zhì)區(qū)的接合部分與上述另一側(cè)部分位于大致相同的平面上。電極以分別與整個的溝道區(qū)和第3雜質(zhì)區(qū)相對且交疊的方式形成。絕緣膜按照分別與半導(dǎo)體層和電極相接觸的方式形成在半導(dǎo)體層和電極之間。第3雜質(zhì)和第4雜質(zhì)各自的雜質(zhì)濃度被設(shè)定為比第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低、且比溝道區(qū)的雜質(zhì)濃度高。第3雜質(zhì)區(qū)的雜質(zhì)濃度不同于第4雜質(zhì)區(qū)的雜質(zhì)濃度。
本發(fā)明的另一種半導(dǎo)體器件是一種包含在規(guī)定的襯底上形成有半導(dǎo)體層、絕緣膜和電極的半導(dǎo)體元件的半導(dǎo)體器件；該半導(dǎo)體元件包括第1雜質(zhì)區(qū)、第2雜質(zhì)區(qū)、第3雜質(zhì)區(qū)、第4雜質(zhì)區(qū)以及第5雜質(zhì)區(qū)。第1雜質(zhì)區(qū)形成在半導(dǎo)體層上。第2雜質(zhì)區(qū)與第1雜質(zhì)區(qū)相隔一定距離地形成在半導(dǎo)體層上。溝道區(qū)分別與第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)相隔一定距離地形成在位于第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)之間的半導(dǎo)體層中，成為具有規(guī)定的溝道長度的溝道。第4雜質(zhì)區(qū)以與溝道區(qū)相連接的方式形成在位于第2雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中。第4雜質(zhì)區(qū)形成在位于第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中。第5雜質(zhì)區(qū)形成在位于第1雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中。在該半導(dǎo)體元件中，電極具有互相相對的一側(cè)部分和另一側(cè)部分。第4雜質(zhì)區(qū)與第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)相連接。第5雜質(zhì)區(qū)與第1雜質(zhì)區(qū)相連接。第5雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣與上述一側(cè)部分位于大致相同的平面上，同時第3雜質(zhì)區(qū)和第4雜質(zhì)區(qū)的接合部分與上述另一側(cè)部分位于大致相同的平面上。電極以分別與整個的溝道區(qū)和第3雜質(zhì)區(qū)相對并交疊的方式而形成。絕緣膜按照分別與半導(dǎo)體層和電極相連接的方式形成在半導(dǎo)體層和電極之間。第3雜質(zhì)區(qū)～第5雜質(zhì)區(qū)各自的雜質(zhì)濃度被設(shè)定為比第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低，且比溝道區(qū)域的雜質(zhì)濃度高。第3雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為不同于第4雜質(zhì)區(qū)和第5雜質(zhì)區(qū)各自的雜質(zhì)濃度。第5雜質(zhì)區(qū)沿溝道長度方向的長度被設(shè)定為比第4雜質(zhì)區(qū)沿溝道長度方向的長度短。
本發(fā)明的圖像顯示裝置是一種包含用于顯示圖像的圖像顯示電路部分的圖像顯示裝置。該圖像顯示電路部分具有在規(guī)定的襯底上形成有半導(dǎo)體層、絕緣膜和電極的半導(dǎo)體元件。該半導(dǎo)體元件至少包含規(guī)定的第1元件和第2元件中的一個。第1元件具有第1雜質(zhì)區(qū)、第2雜質(zhì)區(qū)、溝道區(qū)、第3雜質(zhì)區(qū)和第4雜質(zhì)區(qū)。第1雜質(zhì)區(qū)形成在半導(dǎo)體層上。第2雜質(zhì)區(qū)與第1雜質(zhì)區(qū)相隔一定距離地形成在半導(dǎo)體層中。溝道區(qū)形成在位于第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中；成為具有規(guī)定溝道長度的溝道。第3雜質(zhì)區(qū)與溝道相連接地形成在位于第2雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中。第4雜質(zhì)區(qū)形成在位于第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中。在該第1元件中，電極具有互相相對的一側(cè)部分和另一側(cè)部分。第4雜質(zhì)區(qū)與第2雜質(zhì)區(qū)和第3雜質(zhì)區(qū)相連接。第1雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣與上述一側(cè)部分位于大致相同的平面上，同時第3雜質(zhì)區(qū)和第4雜質(zhì)區(qū)的接合部分與上述另一側(cè)部分位于大致相同的平面上。電極以分別與整個的溝道區(qū)和第3雜質(zhì)區(qū)相對且交疊的方式而形成。絕緣膜按照分別與半導(dǎo)體層和電極相連接的方式形成在半導(dǎo)體層和電極之間。第3雜質(zhì)區(qū)和第4雜質(zhì)區(qū)各自的雜質(zhì)濃度被設(shè)定為比第1雜質(zhì)區(qū)和第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低，且比溝道區(qū)的雜質(zhì)濃度高。第3雜質(zhì)區(qū)的雜質(zhì)濃度不同于第4雜質(zhì)區(qū)的雜質(zhì)濃度。第2元件包括第5雜質(zhì)區(qū)、第6雜質(zhì)區(qū)、溝道區(qū)、第7雜質(zhì)區(qū)、第8雜質(zhì)區(qū)和第9雜質(zhì)區(qū)。第5雜質(zhì)區(qū)形成在半導(dǎo)體層上。第6雜質(zhì)區(qū)與第5雜質(zhì)區(qū)相隔一定距離地形成在半導(dǎo)體層中。溝道區(qū)與第5雜質(zhì)區(qū)和第6雜質(zhì)區(qū)相隔一定距離地形成在位于第5雜質(zhì)區(qū)和第6雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中，成為具有規(guī)定溝道長度的溝道。第7雜質(zhì)區(qū)與溝道區(qū)相連接地形成在位于第6雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中。第8雜質(zhì)區(qū)形成在位于第6雜質(zhì)區(qū)和第7雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中。第9雜質(zhì)區(qū)形成在位于第5雜質(zhì)區(qū)和溝道區(qū)之間的那部分半導(dǎo)體層中。該第2元件中，電極具有互相相對的一側(cè)部分和另一側(cè)部分。第8雜質(zhì)區(qū)與第6雜質(zhì)區(qū)和第7雜質(zhì)區(qū)相連接。第9雜質(zhì)區(qū)與第5雜質(zhì)區(qū)相連接。第9雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣與上述一側(cè)部分位于大致相同的平面上、同時第7雜質(zhì)區(qū)和第8雜質(zhì)區(qū)的接合部分與上述另一側(cè)部分位于大致相同的平面上。電極以分別與整個的溝道區(qū)和第7雜質(zhì)區(qū)相對且交疊的方式而形成。絕緣膜按照分別與半導(dǎo)體層和電極相連接的方式形成在半導(dǎo)體層和電極之間。第7雜質(zhì)區(qū)～第9雜質(zhì)區(qū)各自的濃度被設(shè)定為比第5雜質(zhì)區(qū)和第6雜質(zhì)區(qū)各自的雜質(zhì)濃度低，且比溝道區(qū)的雜質(zhì)濃度高。第7雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為與第8雜質(zhì)區(qū)和第9雜質(zhì)區(qū)各自的雜質(zhì)濃度不同。第9雜質(zhì)區(qū)的沿溝道長度方向的長度被設(shè)定為比第8雜質(zhì)區(qū)的沿溝道長度方向的長度短。
根據(jù)本發(fā)明的半導(dǎo)體器件，半導(dǎo)體元件中的第2雜質(zhì)區(qū)(漏區(qū))附近的電場由溝道區(qū)與第3雜質(zhì)區(qū)(GOLD區(qū))的接合部分，以及該第3雜質(zhì)區(qū)與第4雜質(zhì)區(qū)(LDD區(qū))的接合部分等2個結(jié)所緩和。如此，可以得到半導(dǎo)體元件的第1雜質(zhì)區(qū)(源區(qū))與第2雜質(zhì)區(qū)(漏區(qū))之間的耐壓。另外，第3雜質(zhì)區(qū)與電極相交疊地形成，當(dāng)在上述溝道區(qū)中形成溝道時，在第3雜質(zhì)區(qū)中也形成溝道，該第3雜質(zhì)區(qū)不會對導(dǎo)通電流有不利的影響。由于第4雜質(zhì)區(qū)僅在第2雜質(zhì)區(qū)一側(cè)形成，因此可以得到比現(xiàn)有的LDD結(jié)構(gòu)的半導(dǎo)體器件更高的導(dǎo)通電流，同時能夠抑制半導(dǎo)體元件所占面積的增大。
根據(jù)本發(fā)明的另一種半導(dǎo)體器件，半導(dǎo)體元件的第2雜質(zhì)區(qū)(漏區(qū))附近的電場由溝道區(qū)與第3雜質(zhì)區(qū)(GOLD區(qū))的接合部分以及第3雜質(zhì)區(qū)與第4雜質(zhì)區(qū)(LDD區(qū))的接合部分等2個結(jié)所緩和。如此，可以得到半導(dǎo)體元件的第1雜質(zhì)區(qū)(源區(qū))與第2雜質(zhì)區(qū)(漏區(qū))之間的耐壓。第3雜質(zhì)區(qū)與電極交疊，當(dāng)溝道區(qū)內(nèi)形成溝道時，在第3雜質(zhì)區(qū)中也形成溝道，因而該第3雜質(zhì)區(qū)不會對半導(dǎo)體元件的導(dǎo)通電流產(chǎn)生惡劣的影響。另外，由于第5雜質(zhì)區(qū)的沿溝道長度方向的長度被設(shè)定為比第4雜質(zhì)區(qū)的沿溝道長度方向的長度短，因此可以將半導(dǎo)體元件所占面積的增大抑制到最小限度。
根據(jù)本發(fā)明的圖像顯示裝置，在第1元件中，第1元件的第2雜質(zhì)區(qū)(漏區(qū))附近的電場由溝道區(qū)與第3雜質(zhì)區(qū)(GOLD區(qū))的接合部分以及第3雜質(zhì)區(qū)與第4雜質(zhì)區(qū)(LDD區(qū))的接合部分等2個結(jié)所緩和。如此，可以得到半導(dǎo)體元件的第1雜質(zhì)區(qū)(源極)與第2雜質(zhì)區(qū)(漏極)之間的耐壓。第3雜質(zhì)區(qū)與電極相交疊，當(dāng)在溝道區(qū)內(nèi)形成溝道時，在第3雜質(zhì)區(qū)內(nèi)也形成溝道，因而第3雜質(zhì)區(qū)不會對半導(dǎo)體元件導(dǎo)通電流產(chǎn)生惡劣的影響。另外，由于第4雜質(zhì)區(qū)僅在第2雜質(zhì)區(qū)一側(cè)形成，因此，可以得到比現(xiàn)有的LDD結(jié)構(gòu)的半導(dǎo)體器件高的導(dǎo)通電流，同時能夠抑制半導(dǎo)體元件所占面積的增大。因此，在第2元件中，第2元件的第2雜質(zhì)區(qū)(漏區(qū))附近的電場由溝道區(qū)與第3雜質(zhì)區(qū)(GOLD區(qū))的接合部分以及第3雜質(zhì)區(qū)與第4雜質(zhì)區(qū)(LDD區(qū))的接合部分等2個結(jié)所緩和。因此，可以得到半導(dǎo)體元件的第1雜質(zhì)區(qū)(源區(qū))與第2雜質(zhì)區(qū)(漏區(qū))之間的耐壓。第3雜質(zhì)區(qū)與電極相交疊，當(dāng)溝道區(qū)內(nèi)形成溝道時，在第3雜質(zhì)區(qū)內(nèi)也形成溝道，因而第3雜質(zhì)區(qū)不會對半導(dǎo)體元件導(dǎo)通電流產(chǎn)生惡劣的影響。而且，由于第5雜質(zhì)區(qū)的沿溝道長度方向的長度被設(shè)定為比第4雜質(zhì)區(qū)沿溝道長度方向的長度短，因此可以將半導(dǎo)體所占面積的增大抑制到最小限度。
參照附圖以及以下關(guān)于本發(fā)明的詳細(xì)的說明可以使本發(fā)明上述以及其他的目的、特征、方面以及優(yōu)勢更加明了。


圖1是發(fā)明的實(shí)施方式1的半導(dǎo)體器件的剖面圖。
圖2是在實(shí)施方式1中，如圖1所示的半導(dǎo)體器件的制造方法的一個步驟的剖面圖。
圖3是在實(shí)施方式1的圖2所示的工序之后執(zhí)行的工序的剖面圖。
圖4是在實(shí)施方式1的圖3所示的工序之后執(zhí)行的工序的剖面圖。
圖5是在實(shí)施方式1的圖4所示的工序之后執(zhí)行的工序的剖面圖。
圖6是在實(shí)施方式1的圖5所示的工序之后執(zhí)行的工序的剖面圖。
圖7是在實(shí)施方式1的圖6所示的工序之后執(zhí)行的工序的剖面圖。
圖8是在實(shí)施方式1的圖7所示的工序之后執(zhí)行的工序的剖面圖。
圖9是在實(shí)施方式1的圖8所示的工序之后執(zhí)行的工序的剖面圖。
圖10是在實(shí)施方式1中，薄膜晶體管的導(dǎo)通電流比關(guān)于LDD長度的依賴關(guān)系的曲線圖。
圖11是在實(shí)施方式1中，薄膜晶體管的導(dǎo)通源/漏耐壓的結(jié)果的圖。
圖12是在實(shí)施方式1中，薄膜晶體管的耐壓比關(guān)于LDD長度的依賴關(guān)系的曲線圖。
圖13是在實(shí)施方式1中，薄膜晶體管的面積比關(guān)于柵電極寬度的依賴關(guān)系的曲線圖。
圖14是在實(shí)施方式1中的薄膜晶體管的變化例的制造方法的一個工序的剖面圖。
圖15是在實(shí)施方式1中的圖14所示的工序之后執(zhí)行的工序的剖面圖。
圖16是在實(shí)施方式1中的圖15所示的工序之后執(zhí)行的工序的剖面圖。
圖17是在實(shí)施方式1中的圖16所示的工序之后執(zhí)行的工序的剖面圖。
圖18是在實(shí)施方式1中的圖17所示的工序之后執(zhí)行的工序的剖面圖。
圖19是在實(shí)施方式1中的圖18所示的工序之后執(zhí)行的工序的剖面圖。
圖20是本發(fā)明實(shí)施方式2的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖21是在實(shí)施方式2中的圖20所示的工序之后執(zhí)行的工序的剖面圖。
圖22是在實(shí)施方式2中的圖21所示的工序之后執(zhí)行的工序的剖面圖。
圖23是在實(shí)施方式2中的圖22所示的工序之后執(zhí)行的工序的剖面圖。
圖24是在實(shí)施方式2中的圖23所示的工序之后執(zhí)行的工序的剖面圖。
圖25是在實(shí)施方式2中的圖24所示的工序之后執(zhí)行的工序的剖面圖。
圖26是在實(shí)施方式2中，薄膜晶體管的導(dǎo)通電流比關(guān)于LDD長度的依賴關(guān)系的曲線圖。
圖27是在實(shí)施方式2中，薄膜晶體管的導(dǎo)通源/漏耐壓的結(jié)果的圖。
圖28是在實(shí)施方式2中，薄膜晶體管的耐壓比對LDD長度的依賴關(guān)系的曲線圖。
圖29是在實(shí)施方式2中，薄膜晶體管的面積比關(guān)于柵電極寬度的依賴關(guān)系的曲線圖。
圖30是本發(fā)明實(shí)施方式3的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖31是在實(shí)施方式3中的圖30所示的工序之后執(zhí)行的工序的剖面圖。
圖32是在實(shí)施方式3中的圖31所示的工序之后執(zhí)行的工序的剖面圖。
圖33是在實(shí)施方式3中的圖32所示的工序之后執(zhí)行的工序的剖面圖。
圖34是在實(shí)施方式3中的圖33所示的工序之后執(zhí)行的工序的剖面圖。
圖35是在實(shí)施方式3中的圖34所示的工序之后執(zhí)行的工序的剖面圖。
圖36是在實(shí)施方式3中，薄膜晶體管的導(dǎo)通電流比關(guān)于LDD長度的依賴關(guān)系的曲線圖。
圖37是在實(shí)施方式3中，薄膜晶體管的導(dǎo)通源/漏耐壓的結(jié)果的圖。
圖38是在實(shí)施方式3中，薄膜晶體管的耐壓比關(guān)于LDD長度的依賴關(guān)系的曲線圖。
圖39是在實(shí)施方式3中，薄膜晶體管的面積比關(guān)于柵電極寬度的依賴關(guān)系的曲線圖。
圖40是本發(fā)明實(shí)施方式4的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖41是在實(shí)施方式4中的圖40所示的工序之后執(zhí)行的工序的剖面圖。
圖42是在實(shí)施方式4中的圖41所示的工序之后執(zhí)行的工序的剖面圖。
圖43是在實(shí)施方式4中的圖42所示的工序之后執(zhí)行的工序的剖面圖。
圖44是在實(shí)施方式4中的圖43所示的工序之后執(zhí)行的工序的剖面圖。
圖45是在實(shí)施方式4中的圖44所示的工序之后執(zhí)行的工序的剖面圖。
圖46是在實(shí)施方式4中的圖45所示的工序之后執(zhí)行的工序的剖面圖。
圖47是在實(shí)施方式4中，薄膜晶體管的導(dǎo)通電流比關(guān)于源極一側(cè)LDD長度的依賴關(guān)系的曲線圖。
圖48是在實(shí)施方式4中，薄膜晶體管的導(dǎo)通電流比關(guān)于漏極一側(cè)LDD長度的依賴關(guān)系的曲線圖。
圖49是在實(shí)施方式4中，薄膜晶體管的導(dǎo)通源/漏耐壓的結(jié)果的圖。
圖50是在實(shí)施方式4中，薄膜晶體管的耐壓比關(guān)于源極一側(cè)LDD長度的依賴關(guān)系的曲線圖。
圖51是在實(shí)施方式4中，薄膜晶體管的面積比關(guān)于源極一側(cè)LDD長度的依賴關(guān)系的曲線圖。
圖52是作為本發(fā)明實(shí)施方式5的半導(dǎo)體器件的一個例子的反相器的電路圖。
圖53是在實(shí)施方式5中的液晶顯示裝置的結(jié)構(gòu)的方框圖。
圖54是在實(shí)施方式5中的液晶顯示裝置中的圖像信號等的變化的曲線圖。
圖55是在實(shí)施方式5中的有機(jī)EL顯示裝置的像素電路圖。
圖56是在實(shí)施方式5中的放大器電路圖。
圖57是實(shí)施方式5的半導(dǎo)體器件的制造方法的一個工序的剖面圖。
圖58是在實(shí)施方式5中的圖57所示的工序之后執(zhí)行的工序的剖面圖。
圖59是在實(shí)施方式5中的圖58所示的工序之后執(zhí)行的工序的剖面圖。
圖60是在實(shí)施方式5中的圖59所示的工序之后執(zhí)行的工序的剖面圖。
圖61是在實(shí)施方式5中的圖60所示的工序之后執(zhí)行的工序的剖面圖。
圖62是在實(shí)施方式5中的圖61所示的工序之后執(zhí)行的工序的剖面圖。
圖63是在實(shí)施方式5中的圖62所示的工序之后執(zhí)行的工序的剖面圖。
圖64是在實(shí)施方式5中的圖63所示的工序之后執(zhí)行的工序的剖面圖。
具體實(shí)施例方式
實(shí)施方式1下面參照圖1對本發(fā)明實(shí)施方式1的半導(dǎo)體器件進(jìn)行說明。在玻璃襯底1上形成有氮化硅膜2；在該氮化硅膜2上形成有氧化硅膜3。在該氧化硅膜3上形成有島狀的多晶硅膜。在該多晶硅膜中，形成了具有規(guī)定的雜質(zhì)濃度的源區(qū)45，以及與該源區(qū)45相隔一定距離并具有規(guī)定濃度的漏區(qū)46。
在位于源區(qū)45和漏區(qū)46之間的區(qū)域內(nèi)，分別與源區(qū)45和漏區(qū)46相隔一定距離，形成了成為具有規(guī)定溝道長度的溝道的溝道區(qū)40。在位于源區(qū)45和漏區(qū)46之間的區(qū)域中形成了GOLD區(qū)41。而且，在位于漏區(qū)46和溝道區(qū)40之間的區(qū)域內(nèi)，在漏區(qū)46一側(cè)形成有LDD區(qū)44，在溝道區(qū)40一側(cè)形成有GOLD區(qū)42。
LDD區(qū)44和GOLD區(qū)41、42各自的雜質(zhì)濃度被設(shè)定為高于溝道區(qū)40的雜質(zhì)濃度、低于源區(qū)45和漏區(qū)46的雜質(zhì)濃度。LDD區(qū)44的雜質(zhì)濃度被設(shè)定為比GOLD區(qū)41、42的雜質(zhì)濃度高。以覆蓋該島狀多晶硅膜的方式形成了由氧化硅組成的柵絕緣膜5。在該柵絕緣膜5上形成有柵電極6a。以覆蓋柵電極6a的方式形成了由例如氧化硅膜組成的層間絕緣膜7。
在該層間絕緣膜7中分別形成了露出源區(qū)45表面的接觸孔7a和露出漏區(qū)46表面的接觸孔7b。以填充該接觸孔7a、7b的方式在層間絕緣膜7上形成了源電極8a和漏電極8b。這樣就構(gòu)成了包含柵電極6a、源區(qū)45、漏區(qū)46、LDD區(qū)44、GOLD區(qū)41、42、以及溝道區(qū)40的n溝道型薄膜晶體管T。特別地，柵電極6a是以覆蓋整個的溝道區(qū)40的方式來形成的，而且是以與GOLD區(qū)41和GOLD區(qū)42平面交疊的方式形成的。
換句話說，一側(cè)的GOLD區(qū)41與源區(qū)45的接合部分位于與柵電極6a的一端大致相同的平面H1上；另一側(cè)的GOLD區(qū)42與漏區(qū)44的接合部分位于與柵電極6a的另一端大致相同的平面H2上。
其次，對上述的半導(dǎo)體器件的制造方法的一個例子進(jìn)行說明。參照圖2，首先，在作為襯底的Corning公司制1737型的玻璃襯底1的主表面上，利用等離子CVD(化學(xué)汽相淀積)法形成膜厚約為100nm的氮化硅膜2。在該氮化硅膜2上，形成膜厚約為100nm的氧化硅膜3。其次，在該氧化硅膜3上形成膜厚約為50nm的非晶硅膜(參見多晶硅膜4)。
為了阻止在玻璃襯底中所含的雜質(zhì)向上方擴(kuò)散而形成氮化硅膜2。作為用于阻止雜質(zhì)擴(kuò)散的膜，除了氮化硅膜以外，也可以使用Si導(dǎo)通、SiC、AlN、Al2O3等材料。另外，作為非晶硅膜的基礎(chǔ)膜，雖然形成了氮化硅膜2和氧化硅膜3等的2層結(jié)構(gòu)，但卻不僅限于2層結(jié)構(gòu)，也可以省略這些膜或者層積其他的膜。
其次，在規(guī)定的真空中，通過對非晶硅膜進(jìn)行熱處理來去除非晶硅膜4中存在的多余的氫。在非晶硅膜上，通過例如XeCl激光的激光照射，使非晶硅膜被多晶化而成為多晶硅膜4。多晶硅膜4的結(jié)晶粒度大約為0.5μm左右。
除了XeCl激光以外，也可以使用如YAG激光、CW激光。另外，也可以利用熱退火來進(jìn)行非晶硅膜的多晶化。特別地，在進(jìn)行熱退火的情況下，通過使用鎳等催化劑，可以得到結(jié)晶粒度更大的多晶硅。其次，在該多晶硅膜4上形成規(guī)定的光刻膠圖案61。
然后，以該光刻膠圖案61作為掩模，通過在多晶硅膜4上進(jìn)行各向異性刻蝕，形成如圖3所示的島狀多晶硅膜4a。其后，進(jìn)行規(guī)定的灰化和化學(xué)處理，除去光刻膠圖案61。
接下來，如圖4所示，以覆蓋該多晶硅膜4a的方式，利用如等離子CVD法，形成由氧化硅膜組成的膜厚大約為100nm的柵絕緣膜5。此時，使用作為氧化硅膜的原料的液體原料TEOS(四乙氧基原硅酸脂)。
其次，為了控制薄膜晶體管的閾值，以例如劑量為1×1012原子/cm2、加速能量為60KeV，對多晶硅膜4a注入硼來形成雜質(zhì)區(qū)4aa。該注入工序既可以視需要進(jìn)行也可以省略。
其次，如圖5所示，通過進(jìn)行規(guī)定的光刻法處理形成光刻膠圖案62。然后，以光刻膠圖案62作為掩模，以例如劑量為5×1012原子/cm2、加速能量為80KeV向雜質(zhì)區(qū)4aa(多晶硅膜4aa)中注入磷來形成雜質(zhì)區(qū)4ab、4ac。
該注入量成為GOLD區(qū)中的注入量(雜質(zhì)濃度)。雜質(zhì)區(qū)4ab和雜質(zhì)區(qū)4ac之間形成了成為溝道的雜質(zhì)區(qū)4aa。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案62。
接下來，利用濺射法在整個的柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。通過規(guī)定的光刻法形成光刻膠圖案63(參照圖6)。
以該光刻膠圖案63作為掩模，通過對鉻膜進(jìn)行濕法刻蝕，如圖6所示，形成柵電極6a。柵電極6a是以與夾著作為溝道的雜質(zhì)區(qū)4aa的雜質(zhì)區(qū)4ab和雜質(zhì)區(qū)4ac在平面上相交疊的方式而形成的。在雜質(zhì)區(qū)4ab、4ac中與柵電極6a在平面上交疊的區(qū)域成為GOLD區(qū)。
在進(jìn)行濕法刻蝕時，在露出的鉻膜6的側(cè)面上會發(fā)生側(cè)面刻蝕，而該刻蝕量可以通過過刻蝕的時間來控制。之后，通過灰化和化學(xué)處理除去光刻膠圖案63。
其次，如圖7所示，通過規(guī)定的光刻法形成光刻膠圖案64。光刻膠圖案64按照與位于將成為漏區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4ac的一部分)相交疊，并與位于成為源區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4ab的一部分)不重疊的方式形成。光刻膠圖案64和雜質(zhì)區(qū)4ac相交疊的部分成為LDD區(qū)。由于光刻膠圖案64和雜質(zhì)區(qū)4ab不重疊，因此在源區(qū)一側(cè)不形成LDD區(qū)。
然后，以光刻膠圖案64作為掩模，以例如劑量為1×1014原子/cm2、加速能量為80KeV向雜質(zhì)區(qū)4ab、4ac中注入磷，分別形成成為源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。之后，通過進(jìn)行灰化和化學(xué)處理除去光刻膠圖案64。
接下來，如圖8所示，以柵電極6a作為掩模，通過以例如劑量為1×1013原子/cm2、加速能量為80KeV來注入磷，在剩余的雜質(zhì)區(qū)4ac的一部分中形成成為LDD區(qū)的雜質(zhì)區(qū)4ag。成為LDD區(qū)的雜質(zhì)區(qū)4ag的雜質(zhì)濃度由該磷的注入量及為了形成GOLD區(qū)的磷注入量所決定。
如此，僅在漏區(qū)一側(cè)形成了成為LDD區(qū)的雜質(zhì)區(qū)4ag。另外，通過形成雜質(zhì)區(qū)4ag，使成為GOLD區(qū)的雜質(zhì)區(qū)4ab、4ac的雜質(zhì)濃度比成為LDD區(qū)的雜質(zhì)區(qū)4ag的雜質(zhì)濃度低。
其次，如圖9所示，利用如等離子CVD法，以覆蓋柵電極6a的方式形成由氧化硅膜組成的、膜厚約為400nm的層間絕緣膜7。其次，在該層間絕緣膜7上利用規(guī)定的光刻法處理形成用于形成接觸孔的光刻膠圖案(未圖示)。以該光刻膠圖案作為掩模，通過進(jìn)行各向異性刻蝕，在層間絕緣膜7和柵絕緣膜5上形成露出雜質(zhì)區(qū)4ad表面的接觸孔7a和露出雜質(zhì)區(qū)4ae表面的接觸孔7b。
其后，以填充接觸孔7a、7b的方式在層間絕緣膜7上形成鉻膜和鋁膜的層積膜(未圖示)。在該層積膜上，通過規(guī)定的光刻法處理形成用于形成電極的光刻膠圖案(未圖示)。其次，以該光刻膠圖案作為掩模，通過濕法刻蝕形成源電極8a和漏電極8b。
如上所示，形成了包含n溝道型薄膜晶體管T的半導(dǎo)體器件的主要部分。在該薄膜晶體管T中，雜質(zhì)區(qū)4ad成為源區(qū)45；雜質(zhì)區(qū)4ae成為漏區(qū)46；雜質(zhì)區(qū)4ag成為LDD區(qū)44；雜質(zhì)區(qū)4ab、4ac成為GOLD區(qū)41、42；雜質(zhì)區(qū)4aa成為溝道區(qū)40。LDD區(qū)44僅在漏區(qū)46一側(cè)形成，該LDD區(qū)44在溝道長度方向上具有規(guī)定的長度L1。GOLD區(qū)41、42分別在溝道長度方向上具有規(guī)定的長度G1、G2。雖然長度G1、G2在此時被設(shè)定為基本相同的長度，但也可以設(shè)為不同的長度。
下面，說明利用SIMS(二次離子質(zhì)譜儀)測量通過上述的制造方法而形成的薄膜晶體管的GOLD區(qū)和LDD區(qū)的雜質(zhì)注入量(雜質(zhì)濃度)得到的結(jié)果。首先，制成與形成薄膜晶體管時同樣的試樣。即，在玻璃襯底上依次行形成膜厚約為100nm的氮化硅膜、膜厚約為100nm的氧化硅膜以及膜厚約為50nm的非晶硅膜，并對非晶硅膜進(jìn)行規(guī)定的激光退火處理。
之后，形成膜厚約為100nm的氧化硅膜，進(jìn)行為了形成GOLD區(qū)的磷離子注入和為了形成LDD區(qū)的磷離子注入利用SIMS測量注入的雜質(zhì)量。其結(jié)果是，對應(yīng)于GOLD區(qū)的雜質(zhì)量(濃度)為5×1017原子/cm3；對應(yīng)于LDD區(qū)的雜質(zhì)量(濃度)為1.5×1018原子/cm3。
其次，對上述的薄膜晶體管T進(jìn)行各種電測試。在測試中使用的薄膜晶體管參數(shù)為柵寬為10μm，柵長為5μm，GOLD區(qū)41、42的溝道長度方向的長度為1μm，柵電極的溝道長度方向的長度為7μm，并使LDD區(qū)44的溝道長度方向的長度在0.5～4μm內(nèi)變化。
首先，對導(dǎo)通電流的測試結(jié)果進(jìn)行說明。測試時，源極接地，分別在柵極上施加8V、漏極上施加5V電壓，則此時所測得的漏電流為導(dǎo)通電流。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管進(jìn)行測量?，F(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管參數(shù)如下柵寬為10μm，柵長為5μm，LDD區(qū)的溝道長度方向的長度為1μm。
導(dǎo)通電流的測試結(jié)果表示在圖10中。在圖10中，縱軸為本實(shí)施方式的薄膜晶體管的導(dǎo)通電流和現(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管的導(dǎo)通電流的比(本實(shí)施方式的導(dǎo)通電流/現(xiàn)有的導(dǎo)通電流)，橫軸為LDD區(qū)的溝道長度方向的長度(LDD長度)。由圖10可知，與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式的薄膜晶體管的導(dǎo)通電流可以顯著地增加。特別地，該比率在LDD長度小于等于2μm時有變大的趨勢，由此可知，LDD長度優(yōu)選小于等于2μm。
其次，對源/漏耐壓的測量結(jié)果進(jìn)行說明。測試時，柵極電壓被設(shè)定為0V，源極接地。將漏極電流變?yōu)?.1μA時的漏極電壓定義為源/漏耐壓。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管(比較例1)、在源區(qū)側(cè)和漏區(qū)側(cè)的兩側(cè)上都有LDD區(qū)和GOLD區(qū)的薄膜晶體管(比較例2)進(jìn)行了測量。在該薄膜晶體管中，GOLD區(qū)在溝道長度方向的長度為1μm，LDD區(qū)在溝道長度方向的長度為1μm。
在圖11中，表示了源/漏耐壓的測量結(jié)果。如圖11所示可知，與比較例1的薄膜晶體管相比，實(shí)施方式1的GOLD結(jié)構(gòu)的薄膜晶體管，可以達(dá)到更高的源/漏耐壓。可以確定，該薄膜晶體管的源/漏耐壓可以得到與涉及比較例2的薄膜晶體管的源/漏耐壓大致相同的耐壓。
另外，在圖12中表示了本實(shí)施方式的薄膜晶體管的源/漏耐壓和比較例2的薄膜晶體管的源/漏耐壓的比率對LDD長度的依賴關(guān)系的曲線圖。如圖12可知，對任意的LDD長度，本實(shí)施方式的薄膜晶體管的源/漏耐壓均可以得到與比較例2中所涉及的薄膜晶體管的源/漏耐壓大致相同的耐壓。
其次，對薄膜晶體管所占面積進(jìn)行說明。圖13表示了本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管所占面積與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管所占面積的比對柵電極寬度的依賴關(guān)系的曲線圖。
在圖13的曲線圖中，縱軸(薄膜晶體管的面積比)表示了形成本發(fā)明的GOLD結(jié)構(gòu)的薄膜晶體管的區(qū)域的面積(所占面積)，與形成現(xiàn)有的薄膜晶體管的區(qū)域面積(所占面積)的之間的比(實(shí)施方式/現(xiàn)有)。所占面積基本上是由LDD區(qū)、GOLD區(qū)和溝道區(qū)所組成的區(qū)域的面積。如圖13所示，與現(xiàn)有的薄膜晶體管的情況相比，本實(shí)施方式所涉及的薄膜晶體管所占面積可以減小。尤其可知，當(dāng)隨著半導(dǎo)體器件的微小化，本實(shí)施方式的薄膜晶體管的柵電極變得更短時，與現(xiàn)有的薄膜晶體管相比其面積減小的效果更加顯著。
變形例以上舉例說明了作為上述的薄膜晶體管的n溝道型薄膜晶體管。在玻璃襯底上，同時也形成了p溝道型薄膜晶體管。這里，就p溝道型薄膜晶體管的制造方法的主要工序舉例說明。
首先，經(jīng)過與到上述圖4所示的工序為止相同的工序，如圖14中所示，在多晶硅膜上形成雜質(zhì)區(qū)4aa。其次，如15所示，通過進(jìn)行規(guī)定的光刻法形成光刻膠圖案62。以光刻膠圖案62作為掩模，通過以例如劑量為1×1013原子/cm2，加速能量為60KeV向多晶硅膜中注入硼，形成雜質(zhì)區(qū)4ab、4ac。該注入量成為在GOLD區(qū)內(nèi)的注入量。在雜質(zhì)區(qū)4ab和雜質(zhì)區(qū)4ac之間形成成為溝道的雜質(zhì)區(qū)4aa。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案62。
其次，利用濺射法在整個柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。其次，通過規(guī)定的光刻法形成光刻膠圖案63(參照圖16)。
如圖16中所示，以光刻膠圖案63作為掩模對鉻膜進(jìn)行濕法刻蝕，形成柵電極6a。柵電極6a以與夾著作為溝道區(qū)4aa的雜質(zhì)區(qū)4ab和雜質(zhì)區(qū)4ac在平面上相交疊的方式而形成。在雜質(zhì)區(qū)4ab、4ac中，與柵電極6a在平面上相交疊的區(qū)域成為GOLD區(qū)。
其次，如圖17所示，通過規(guī)定的光刻法形成光刻膠圖案64。光刻膠圖案64按照與位于成為漏區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4ac的那部分)相交疊而與位于成為源區(qū)一側(cè)的的那部分多晶硅膜(雜質(zhì)區(qū)4ab的那部分)不重疊的方式而形成。光刻膠圖案64和雜質(zhì)區(qū)4ac相交疊的部分成為LDD區(qū)。由于光刻膠圖案64與雜質(zhì)區(qū)4ab沒有重疊，因此，在源區(qū)一側(cè)不會形成LDD區(qū)。
以光刻膠圖案64作為掩模，通過以例如劑量為1×1015原子/cm2、加速能量為60KeV將硼注入到雜質(zhì)區(qū)4ab、4ac，形成成為源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案64。
如圖18所示，以柵電極6a作為掩模，利用以例如劑量為5×1013原子/cm2、加速能量為60KeV的條件注入硼，在剩余的那部分雜質(zhì)區(qū)4ac中形成成為LDD區(qū)的雜質(zhì)區(qū)4ag。成為LDD區(qū)的雜質(zhì)區(qū)4ag的雜質(zhì)濃度由該硼的注入量和用于形成GOLD區(qū)的磷的注入量所決定。
如此，僅在成為漏區(qū)的一側(cè)形成作為LDD區(qū)的雜質(zhì)區(qū)4ag。另外，通過形成雜質(zhì)區(qū)4ag，使成為GOLD區(qū)的雜質(zhì)區(qū)4ab、4ac的雜質(zhì)濃度比成為LDD區(qū)的雜質(zhì)區(qū)的4ag的雜質(zhì)濃度低。之后，經(jīng)過與在上述圖9中所示的工序一樣的工序，如圖19所示，形成p溝道型GOLD結(jié)構(gòu)的薄膜晶體管T。如上所述，僅在漏區(qū)46一側(cè)形成包含LDD區(qū)44的p溝道型GOLD結(jié)構(gòu)的薄膜晶體管T。在p溝道型薄膜晶體管中，也可以得到與n溝道型薄膜晶體管相同的耐壓等效果。
實(shí)施方式2上述的薄膜晶體管是以LDD區(qū)的雜質(zhì)濃度比GOLD區(qū)的雜質(zhì)濃度高的情況為例來進(jìn)行說明的。此處，以GOLD區(qū)的雜質(zhì)濃度比LDD區(qū)的雜質(zhì)濃度高的薄膜晶體管為例，首先說明其制造方法。
如圖20中示出，直到形成柵絕緣膜5、和為了控制薄膜晶體管的閾值而注入規(guī)定的雜質(zhì)的工序為止，與直到上述圖4為止所示出的工序是相同的。其次，如圖21中所示，通過規(guī)定的光刻法在柵絕緣膜5上形成光刻膠圖案65。以光刻膠圖案65作為掩模，利用以例如劑量為1×1013原子/cm2、加速能量為80KeV注入磷，形成成為GOLD區(qū)的雜質(zhì)區(qū)4ab、4ac。該注入量即為在GOLD區(qū)的注入量。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案65。
其次，利用濺射法在整個柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。其次，通過進(jìn)行規(guī)定的光刻法，在鉻膜上形成光刻膠圖案63(參照圖22)。光刻膠圖案63與雜質(zhì)區(qū)4ab、4ac相交疊而形成。該交疊的雜質(zhì)區(qū)4ab、4ac成為GOLD區(qū)。
如圖22所示，以光刻膠圖案63作為掩模，通過對鉻膜進(jìn)行濕法刻蝕來形成柵電極6a。進(jìn)行濕法刻蝕時，對露出的鉻膜的側(cè)面進(jìn)行側(cè)面刻蝕，但該刻蝕的量可通過進(jìn)行過刻蝕的時間來控制。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案63。
如圖23所示，通過規(guī)定的光刻法形成光刻膠圖案64。光刻膠圖案64按照與位于成為漏區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4aa的那部分)相交疊，與位于成為源區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4aa的那部分)不交疊的方式形成。光刻膠圖案64和漏區(qū)側(cè)的雜質(zhì)區(qū)4aa相交疊的部分成為LDD區(qū)。由于光刻膠圖案64和源區(qū)一側(cè)的雜質(zhì)區(qū)4aa不交疊，因此，在源區(qū)一側(cè)不會形成LDD區(qū)。
以光刻膠圖案64和柵電極6a作為掩模，通過以例如劑量為1×1012原子/cm2、加速能量為60KeV注入磷，分別形成成為源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案64。
如圖24所示，以柵電極6a作為掩模，通過以例如劑量為4×1012原子/cm2、加速能量為60KeV注入磷，在剩余的那部分雜質(zhì)區(qū)4aa中形成成為LDD區(qū)的雜質(zhì)區(qū)4ag。成為LDD區(qū)的雜質(zhì)區(qū)4ag的雜質(zhì)濃度由磷的注入量和為了形成GOLD區(qū)的注入量所決定；此時，LDD區(qū)的雜質(zhì)濃度變得比GOLD區(qū)的雜質(zhì)濃度低。另外，LDD區(qū)和GOLD區(qū)的雜質(zhì)濃度也變得比源區(qū)和漏區(qū)的雜質(zhì)濃度低。
之后，經(jīng)過與上述圖9中所示的工序相同的工序，如圖25所示，形成在源區(qū)45一側(cè)和漏區(qū)46一側(cè)包含GOLD區(qū)41、42和僅在漏區(qū)46一側(cè)包含LDD區(qū)44的n溝道型薄膜晶體管T。
接下來，對上述薄膜晶體管T的進(jìn)行電測試。在測試中，使用的薄膜晶體管的參數(shù)為柵寬10μm，柵長5μm，GOLD區(qū)41、42的溝道長度方向的長為1μm，柵電極的溝道長度方向的長度為7μm，并使LDD區(qū)44的長度方向的長度在0.5～4μm間變化。
首先，對導(dǎo)通電流測試的結(jié)果進(jìn)行說明。如上所述，測試時，源極接地，分別在柵極上施加8V，在漏極上施加5V；以此時所測量的漏極電流作為導(dǎo)通電流。另外，為了比較，對現(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管進(jìn)行測試?，F(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管的柵寬為10μm，柵長為5μm，LDD區(qū)的溝道長度方向長度為1μm。
導(dǎo)通電流的測試結(jié)果在圖26中示出。如圖26所示，可以確定的是與現(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式所涉及的薄膜晶體管的導(dǎo)通電流顯著增大。特別地，導(dǎo)通電流的比在LDD長小于等于2μm時有變大的傾向，由此可知LDD長優(yōu)選小于等于2μm。
其次，說明關(guān)于源/漏耐壓的測試結(jié)果。如前所述，測試時，柵電極電壓設(shè)定為0V，源極接地。將漏極電流成為0.1μA時的漏極電壓定義為源/漏耐壓。
另外，為了比較，也進(jìn)行了對現(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管(比較例1)和在源區(qū)側(cè)和漏區(qū)側(cè)等兩側(cè)都具有LDD區(qū)和GOLD區(qū)的薄膜晶體管(比較例2)的測試。對該薄膜晶體管，使用的薄膜晶體管的參數(shù)為GOLD區(qū)的溝道長度方向的長度為1μm，LDD區(qū)的溝道長度方向的長度為1μm。
在圖27中，表示了源/漏耐壓的測試結(jié)果。如圖27所示可知，與比較例1的薄膜晶體管相比，本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管的源/漏耐壓能夠得到更高的源/漏耐壓。另外，可以確認(rèn)，該薄膜晶體管的源/漏耐壓可以得到與比較例2的薄膜晶體管的源/漏耐壓相同程度的源/漏耐壓。
本實(shí)施方式的薄膜晶體管的源/漏耐壓與比較例2的薄膜晶體管的源/漏耐壓的比對LDD長度的依賴關(guān)系如圖28所示。如圖28所示可知，對任意的LDD長度，本實(shí)施方式所涉及的薄膜晶體管均可以得到與比較例2的薄膜晶體管的源/漏耐壓相同的源/漏耐壓。
接下來，對薄膜晶體管所占面積進(jìn)行說明。本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管所占面積與現(xiàn)有LDD結(jié)構(gòu)的薄膜晶體管所占面積的面積比與柵電極寬度的依賴關(guān)系的曲線圖如圖29所示。曲線的縱軸的面積比表示上述的面積比(實(shí)施方式/現(xiàn)有)。
如圖29所示，與現(xiàn)有的薄膜晶體管的情況相比，本實(shí)施方式所涉及的薄膜晶體管所占面積可以被減小。特別地可以確定，當(dāng)隨著半導(dǎo)體器件的微小型化，本實(shí)施方式所涉及的薄膜晶體管的柵電極的寬度也變短時，與現(xiàn)有的薄膜晶體管相比，面積減小的效果也變得顯著。
如上所述，可知，與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式的薄膜晶體管可以得到更高的源/漏耐壓及導(dǎo)通電流。另外，可以進(jìn)一步減小尺寸，在追求微小化方面也是有利的。
實(shí)施方式3上述薄膜晶體管是以在源區(qū)側(cè)和漏區(qū)側(cè)等兩側(cè)都形成GOLD區(qū)的薄膜晶體管為例進(jìn)行說明的。這里，以僅在漏區(qū)一側(cè)形成GOLD區(qū)的薄膜晶體管為例，首先說明其制造方法。
到形成在圖30示出的柵絕緣膜5和為了控制薄膜晶體管的閾值注入規(guī)定的雜質(zhì)為止的工序與到圖4中示出的工序是相同的。
如圖31所示，利用規(guī)定的光刻法處理，在柵絕緣膜5上形成光刻膠圖案66。以該光刻膠圖案66作為掩模，通過以例如劑量為5×1012原子/cm2、加速能量為80KeV注入磷，形成成為GOLD區(qū)的雜質(zhì)區(qū)4ac。該注入量成為GOLD區(qū)中的注入量。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案66。
利用濺射法在整個的柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。在該鉻膜上，利用規(guī)定的光刻法處理形成光刻膠圖案63(參照圖32)。光刻膠圖案63以與雜質(zhì)區(qū)4ac交疊的方式形成。與該雜質(zhì)區(qū)4ac相交疊的部分、特別地是其后所形成的柵電極與雜質(zhì)區(qū)4ac相交疊的部分將成為GOLD區(qū)。其次，如圖32所示，以光刻膠圖案63作為掩模對鉻膜進(jìn)行濕法刻蝕，形成柵電極6a。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案63。
如圖33所示，利用規(guī)定的光刻法處理，形成光刻膠圖案64。光刻膠圖案64以與位于漏區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4ac的那部分)相交疊而與位于成為源區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4aa的那部分)不重疊的方式形成。光刻膠圖案64和雜質(zhì)區(qū)4ac相交疊的部分成為LDD區(qū)。由于光刻膠圖案64和雜質(zhì)區(qū)4aa沒有重疊，因此在源區(qū)一側(cè)不會形成LDD區(qū)。
以光刻膠圖案64和柵電極6a為掩模，以例如劑量為1×1014原子/cm2、加速能量為80KeV注入磷，分別形成成為源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。然后，通過進(jìn)行灰化和化學(xué)處理系統(tǒng)除去光刻膠圖案64。
如圖34所示，以柵電極6a作為掩模，通過以例如劑量為1×1013原子/cm2、加速能量為80KeV注入硼，在剩余的那部分雜質(zhì)區(qū)4ac中，形成成為LDD區(qū)的雜質(zhì)區(qū)4ag。成為LDD區(qū)的雜質(zhì)區(qū)4ag的雜質(zhì)濃度由該磷的注入量和為了形成GOLD區(qū)的注入量所決定；此時，LDD區(qū)的雜質(zhì)濃度變得比GOLD區(qū)的雜質(zhì)濃度低。另外，LDD區(qū)和GOLD區(qū)的雜質(zhì)濃度也變得比源區(qū)和漏區(qū)的雜質(zhì)濃度低。
之后，經(jīng)過與上述圖9所示的工序相同的工序，如圖35所示，形成僅在漏區(qū)46一側(cè)具有GOLD區(qū)42和LDD區(qū)44的n溝道型GOLD結(jié)構(gòu)的薄膜晶體管T。
接下來，對上述薄膜晶體管T進(jìn)行電測試。測試中，使用的薄膜晶體管參數(shù)為柵寬為10μm，柵長為5μm，GOLD區(qū)42的溝道長度方向的長度為1μm，柵電極的溝道長度方向的長度為7μm；并使LDD區(qū)44的溝道長度方向的長度在0.5～4μm之間變化。
首先，對導(dǎo)通電流的測試結(jié)果進(jìn)行說明。如前所述，測試時，源極接地，分別在柵極上施加8V，漏極上施加5V；以此時所測量的漏極電流為導(dǎo)通電流。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管進(jìn)行了測試。該現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管的柵寬為10μm，柵長為5μm，LDD區(qū)的溝道長方向的長為1μm。
導(dǎo)通電流的測試結(jié)果在圖36中示出。如圖36所示可知，與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式的薄膜晶體管的導(dǎo)通電流可以顯著增加。特別地可知，導(dǎo)通電流的比在LDD長度小于等于2μm時有顯著變大的趨勢，因此優(yōu)選LDD長度小于等于2μm。
其次，對源/漏耐壓的測試結(jié)果進(jìn)行說明。測試時，柵極電壓被設(shè)定為0V，源極接地。將漏極電流變?yōu)?.1μA時的漏極電壓定義為源/漏耐壓。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管(比較例1)，以及在源區(qū)側(cè)和漏區(qū)側(cè)兩側(cè)都有LDD區(qū)和GOLD區(qū)的薄膜晶體管(比較例2)進(jìn)行了測試。該薄膜晶體管中GOLD區(qū)的溝道長度方向的長度為1μm，LDD區(qū)的溝道長度方向的長度為1μm。
在圖37中，示出了源/漏耐壓的測試結(jié)果。如圖37所示可知本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管能夠達(dá)到比比較例1中的薄膜晶體管更高的源/漏耐壓。另外還可知該薄膜晶體管可以得到與比較例2的薄膜晶體管的源/漏耐壓相同程度的源/漏耐壓。
另外，本實(shí)施方式的薄膜晶體管的源/漏耐壓與比較例2的薄膜晶體管的源/漏耐壓的比對LDD長度的依賴關(guān)系如圖38所示。如圖38所示可知對于任意的LDD長度，本實(shí)施方式所涉及的薄膜晶體管均可得到與比較例2所涉及的薄膜晶體管相同程度的源/漏耐壓。
接下來，對薄膜晶體管所占面積進(jìn)行說明。本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管所占面積和現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管所占面積之間的面積比對柵電極寬度的依賴關(guān)系的曲線圖如圖39所示。另外，曲線圖縱軸的面積比表示上述的面積比(實(shí)施方式/現(xiàn)有)。
如圖39所示，與現(xiàn)有的薄膜晶體管的情況相比，本實(shí)施方式的薄膜晶體管可以減小所占面積。特別地可知當(dāng)隨著半導(dǎo)體器件的微小型化，本實(shí)施方式的薄膜晶體管的柵電極寬度變得更短時，與現(xiàn)有的薄膜晶體管相比面積減小的效果變得更加顯著。
如上所述可知與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式的薄膜晶體管，可以得到更高的源/漏耐壓和導(dǎo)通電流，而且尺寸能變得更小。
在本實(shí)施方式中舉例說明了僅在漏區(qū)46一側(cè)設(shè)置了GOLD區(qū)42的情況，但也可以設(shè)置在源區(qū)45一側(cè)和漏區(qū)46一側(cè)的任何一側(cè)?？梢詫⒙﹨^(qū)46一側(cè)的GOLD長度設(shè)置得比源區(qū)45一側(cè)的GOLD長度更長，而在任何一種情況下都能夠得到相同的效果。
實(shí)施方式4這里，如圖40所示，以在源區(qū)一側(cè)和漏區(qū)一側(cè)等兩側(cè)分別形成了GOLD區(qū)41、42和LDD區(qū)43、44的薄膜晶體管T為例。在該薄膜晶體管T中，LDD區(qū)44的溝道長度方向的長度(LDD長)被設(shè)定為比LDD區(qū)43的溝道長度方向的長度(LDD長)更長。首先，說明其制造方法。
直到形成如圖41所示柵絕緣膜5，以及為了控制薄膜晶體管的閾值注入規(guī)定的雜質(zhì)為止的工序與上述直到圖4所示的工序相同。其次，如圖42所示，通過規(guī)定的光刻法處理，在柵絕緣膜5上形成光刻膠圖案62。以該光刻膠圖案62作為掩模，通過以例如劑量為5×1012原子/cm2、加速能量為80KeV注入磷，形成成為GOLD區(qū)的雜質(zhì)區(qū)4ab、4ac。該注入量成為在GOLD區(qū)中的注入量。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案62。
接下來，利用濺射法在整個柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。在該鉻膜上，通過規(guī)定的光刻法處理，形成光刻膠圖案63(參照圖43)。光刻膠圖案63以與雜質(zhì)區(qū)4ab、4ac相交疊的方式形成。與雜質(zhì)區(qū)4ab、4ac相交疊的部分，特別是與之后被形成的柵電極相交疊的部分成為GOLD區(qū)。其次，如圖43所示，以光刻膠圖案63作為掩模，通過在鉻膜上進(jìn)行濕法刻蝕，形成柵電極6a。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案63。
如圖44所示，通過規(guī)定的光刻法，形成光刻膠圖案67。光刻膠圖案67是按照與位于成為源區(qū)一側(cè)的那部分多晶硅膜(雜質(zhì)區(qū)4ab的那部分)相交疊，同時與成為成為漏區(qū)一側(cè)的那部分多晶硅(雜質(zhì)區(qū)4ac的那部分)相交疊的方式形成的。光刻膠圖案67與雜質(zhì)區(qū)4ab相交疊的部分成為源區(qū)一側(cè)的LDD區(qū)；光刻膠圖案與雜質(zhì)區(qū)4ac相交疊的部分成為漏區(qū)一側(cè)的LDD區(qū)。而且，漏區(qū)一側(cè)的LDD區(qū)的LDD長度也被設(shè)定為比源區(qū)一側(cè)的LDD區(qū)的LDD長度更長。
其次，以光刻膠圖案64和柵電極6a作為掩模，通過以例如劑量為1×1014原子/cm2、加速能量為80KeV注入磷，分別形成成為源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案67。
接下來，如圖45所示，以柵電極6a作為掩模，通過以例如劑量為1×1013原子/cm2、加速能量為80KeV注入磷，在剩余的那部分雜質(zhì)區(qū)4ab上形成成為LDD區(qū)的雜質(zhì)區(qū)4af，同時在剩余的那部分雜質(zhì)區(qū)4ac上形成成為LDD區(qū)的雜質(zhì)區(qū)4ag。
成為LDD區(qū)的雜質(zhì)區(qū)4af、4ag的雜質(zhì)濃度由磷的注入量和為了形成GOLD區(qū)的注入量所決定。此時，LDD區(qū)的雜質(zhì)濃度變得比GOLD區(qū)的雜質(zhì)濃度更高。LDD區(qū)和GOLD區(qū)的雜質(zhì)濃度變得比源區(qū)和漏區(qū)的雜質(zhì)濃度更低。
之后，經(jīng)過與上述圖9中所示的工序相同的工序，如圖46所示，形成在源區(qū)45一側(cè)包括GOLD區(qū)41和LDD區(qū)43、同時在漏區(qū)46一側(cè)包括GOLD區(qū)42和LDD區(qū)44的n溝道型GOLD結(jié)構(gòu)的薄膜晶體管T。在該薄膜晶體管T中，LDD區(qū)44的LDD長度被設(shè)定為比LDD區(qū)43側(cè)的LDD長度長。
其次，對上述的薄膜晶體管T進(jìn)行電測試。在測試中使用的薄膜晶體管的參數(shù)為柵寬是10μm，柵長是5μm，GOLD區(qū)42的溝道長方度向的長度是1μm，柵電極的溝道長度方向的長度是7μm；漏區(qū)46一側(cè)的LDD區(qū)44的LDD長是1μm，并使源區(qū)45一側(cè)的LDD區(qū)43的LDD長在0～1μm間變化。
首先，對導(dǎo)通電流的測試結(jié)果進(jìn)行說明。如前所述，在測試時，源極接地，分別對柵極施加8V，對漏極施加5V，以此所測得的漏極電流作為導(dǎo)通電流。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管進(jìn)行了測試?，F(xiàn)有的薄膜晶體管的柵寬為10μm，柵長為5μm，LDD區(qū)的溝道長度方向的長度為1μm。
導(dǎo)通電流的LDD區(qū)(源區(qū)側(cè))與LDD長度的依賴關(guān)系的測試結(jié)果如圖47所示。如圖47所示可知與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管相比，本實(shí)施方式的薄膜晶體管的導(dǎo)通電流能夠顯著增大。特別地，源區(qū)側(cè)的LDD長度越短導(dǎo)通電流的增加效果越大，因此優(yōu)選源區(qū)一側(cè)的LDD長度要短。
源區(qū)側(cè)的LDD區(qū)的LDD長度為0.2μm，在使漏區(qū)側(cè)的LDD區(qū)的LDD長度變化的情況下，導(dǎo)通電流與LDD長度依賴關(guān)系的測試結(jié)果如圖48所示。如圖48所示可知當(dāng)LDD長小于等于2μm時，導(dǎo)通電流有變大的趨勢，因此優(yōu)選漏區(qū)一側(cè)的LDD區(qū)的LDD長度小于等于2μm。
其次，對源/漏耐壓的測試結(jié)果進(jìn)行說明。測試時，柵電壓被設(shè)定為0V，源極被接地。將漏極電流為0.1μA時的漏極電壓定義為源/漏耐壓。另外，為了比較，對現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管(比較例1)，和在源區(qū)一側(cè)和漏區(qū)一側(cè)兩側(cè)都有LDD區(qū)和GOLD區(qū)的薄膜晶體管(比較例2)進(jìn)行了測試。該薄膜晶體管中GOLD區(qū)的溝道長度方向的長度為1μm，LDD區(qū)的溝道長度方向的長度為1μm。
在本實(shí)施方式中的薄膜晶體管的源區(qū)一側(cè)的LDD區(qū)的LDD長度為0.2μm的情況下，源/漏耐壓的測試結(jié)果如圖49所示。如圖49所示可知與比較例1的薄膜晶體管相比，本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管能夠達(dá)到更高的源/漏耐壓。另外可知該薄膜晶體管的源/漏耐壓與比較例2所涉及的薄膜晶體管的源/漏耐壓具有同等程度。
本實(shí)施方式的薄膜晶體管的源/漏耐壓與比較例2所涉及的薄膜晶體管的源/漏耐壓之間的比與LDD長度的依賴關(guān)系如圖50所示。如圖50所示可知對任意的LDD長度，本實(shí)施方式的薄膜晶體管均能得到與比較例2所涉及的薄膜晶體管相同程度的源/漏耐壓。
接下來，對薄膜晶體管所占面積進(jìn)行說明。本實(shí)施方式的GOLD結(jié)構(gòu)的薄膜晶體管所占面積與現(xiàn)有的LDD結(jié)構(gòu)的薄膜晶體管所占面積的面積比與柵電極寬度的依賴關(guān)系曲線圖如圖51所示。曲線縱軸的面積比表示上述的面積比(實(shí)施方式/現(xiàn)有)。如圖51所示可知與現(xiàn)有的薄膜晶體管的情況相比，本實(shí)施方式的薄膜晶體管所占面積可以減小。
實(shí)施方式5對于本實(shí)施方式的薄膜晶體管，在漏極上施加電壓的情況下，可以得到高的導(dǎo)通電流和高的·漏耐壓。另一方面，在源極上施加電壓的情況下，導(dǎo)通電流和源/漏耐壓同時變低?？紤]到這些特性，通過將本發(fā)明的薄膜晶體管與其他結(jié)構(gòu)的薄膜晶體管適當(dāng)?shù)亟M合，可以構(gòu)成具有所需的動作特性的半導(dǎo)體器件。
例如，將本發(fā)明的薄膜半導(dǎo)體應(yīng)用于反相器電路中，可以使其性能提高。圖52所示為使用n溝道型薄膜晶體管70和p溝道型薄膜晶體管71的反相器電路圖。n溝道型薄膜晶體管70使用上述的實(shí)施方式的薄膜晶體管，n溝道型薄膜晶體管70以漏區(qū)46(參照圖1)被連接到輸出布線75的方式而形成。p溝道型薄膜晶體管71使用現(xiàn)有的薄膜晶體管。
反相器電路工作時，如果輸入布線72上被輸入Low信號，則n溝道型薄膜晶體管70截止，p溝道型薄膜晶體管71導(dǎo)通。如此，由電源線73向負(fù)載電容76上施加電源電壓而對負(fù)載電容76充電。即，在從輸出布線75一側(cè)輸出High信號。
另一方面，如果在反相器的輸入布線72上輸入High信號，則n溝道型薄膜晶體管70導(dǎo)通，p溝道型晶體管截止。如此，負(fù)載電容76被放電。即，從輸出布線75一側(cè)輸出Low信號。
通過使用上述的各個實(shí)施方式的薄膜晶體管，n溝道型薄膜晶體管70可以得到高的導(dǎo)通電流。導(dǎo)通電流越高，輸出信號從High電平到Low電平的下降時間(放電時間)則變得越短。因此，在包含此反相器電路的半導(dǎo)體器件中，輸出布線75的下降時間可以變短，并能夠得到良好的工作特性。另外，在反相器電路的工作中，電源線73的電源電壓僅被施加在輸出布線75一側(cè)(n溝道型薄膜晶體管70的漏區(qū)一側(cè))。
已知的是，對薄膜晶體管來說，當(dāng)在源/漏之間施加電壓時，會由于熱載流子而引起性能劣化；特別地，由于在柵電壓低的工作區(qū)域內(nèi)會產(chǎn)生由漏極雪崩熱載流子(DAHC)所引起的劣化問題。雖然DAHC是由于漏端的高電場的加速而產(chǎn)生的，但本實(shí)施方式的薄膜晶體管通過在漏區(qū)一側(cè)設(shè)置GOLD區(qū)和LDD區(qū)可以緩和漏端的電場。其結(jié)果是，能夠抑制DAHC的發(fā)生，可以得到高可靠性。另外，也可以抑制撞擊電離的發(fā)生，并可以得到良好的源/漏耐壓和可靠性。
特別地，上述的薄膜晶體管的特性對于下一級的負(fù)載大的情況尤其有效，例如，可以應(yīng)用于液晶顯示裝置的柵驅(qū)動器中。如圖53所示，液晶顯示裝置包含了由多個像素28構(gòu)成的顯示圖像的像素單元29，和用于控制設(shè)置在每個像素28上的像素單元薄膜晶體管23動作的掃描線驅(qū)動電路單元21以及數(shù)據(jù)線驅(qū)動電路單元22。在掃描線驅(qū)動電路單元21和像素單元29之間設(shè)置了輸出緩沖器30。另外，在數(shù)據(jù)線驅(qū)動電路單元22和像素單元29之間設(shè)置了模擬開關(guān)31。
像素28以陣列狀配置在像素部分29中。一個像素28由像素薄膜晶體管23、像素電極24以及保持電容25構(gòu)成。在像素28中，在像素電極24與對置電極(未圖示)之間填充了液晶(未圖示)并形成像素電容(未圖示)。對液晶施加的電壓由在像素電極24和對置電極之間所加電壓決定。通過在該液晶上所施加的電壓，液晶的排列狀態(tài)發(fā)生變化，以控制透過液晶的光的強(qiáng)度。另外，在像素單元薄膜晶體管23和公共電極36之間形成了保持電容25。
陣列狀排列的像素28分別與連接模擬開關(guān)31和數(shù)據(jù)線驅(qū)動電路單元22的數(shù)據(jù)線27、和連接輸出緩沖器30和掃描線驅(qū)動電路單元21的掃描線驅(qū)動電路單元26相連接。像素信號從數(shù)據(jù)線驅(qū)動電路單元22輸出。由模擬開關(guān)31控制隨著傳送向數(shù)據(jù)線27傳送的時序，將所輸出的像素信號被傳送到像素28。像素選擇信號從掃描線驅(qū)動電路單元21輸出。所輸出的像素選擇信號從輸出緩沖器30經(jīng)過掃描線26被傳送到像素28。
在該液晶顯示裝置中，上述的反相器被用于輸出緩沖器30中。像素薄膜晶體管23的柵極與掃描線26連接，通過由掃描線26而輸入的信號來控制像素薄膜晶體管23。當(dāng)像素薄膜晶體管23的柵極導(dǎo)通時，通過數(shù)據(jù)線27傳送的像素信號被存儲在像素電容和保持電容中；當(dāng)柵極截止之后，該像素信號仍舊被保持。因此，像素電極24和對置電極(未圖示)之間的電壓外加在液晶上，從而能夠控制透過率。
輸入于掃描線26的信號通過輸出緩沖器30被輸出。由于此時的負(fù)載電容是連接到掃描線26的像素薄膜晶體管23的柵電容和保持電容25之和，因此電容變得很大。因此，通過使用本發(fā)明的反相器作為輸出緩沖器30，可以使大的負(fù)載電容在短時間內(nèi)充電。
另外，作為該反相器中使用的薄膜晶體管，可以使用各實(shí)施方式所述的n溝道型以及p溝道型中的任何一種，而且無論在何種情況下都可以得到相同的效果。
另外，根據(jù)各實(shí)施方式所述的薄膜晶體管的特性，使用該薄膜晶體管作為圖53所示的像素薄膜晶體管23能夠得到期望的效果。該像素薄膜晶體管23的源極被連接到數(shù)據(jù)線27上，漏極被連接到像素電極24上。
雖然液晶的透過率會隨著施加在像素電極24與對置電極(未圖示)之間的電壓的絕對值而發(fā)生變化，而不依賴于電壓的極性。另外，由于在液晶中施加DC電壓成分時會引起圖像殘留的現(xiàn)象，因此在液晶上施加的圖像信號是極性逐幀反轉(zhuǎn)的信號。
其情形如圖54中所示。公共(common)電壓35被加在對置電極上，圖像信號32是相對于公共電壓極性逐幀反轉(zhuǎn)的信號。當(dāng)極性為正的圖像信號32寫入像素28時，首先，向數(shù)據(jù)線27輸入圖像信號32。其次，向掃描線26輸入選擇信號33，使像素薄膜晶體管23變?yōu)閷?dǎo)通狀態(tài)，像素電容和保持電容被充電。此時，像素薄膜晶體管23的漏極被施加上比源極高的電壓。由于源區(qū)測的電壓隨著電荷向像素電容和保持電容的充電的進(jìn)行而變高，因此源·柵間的電壓降低。
另一方面，當(dāng)極性為負(fù)的圖像信號32寫入圖像28時，首先，向數(shù)據(jù)線27輸入圖像信號32。其次，向掃描線26輸入選擇信號33，像素薄膜晶體管23變?yōu)閷?dǎo)通狀態(tài)，電荷從像素電容和保持電容釋放。如此，像素電壓34達(dá)到圖像信號32的電壓值。此時，像素薄膜晶體管23的漏極上被施加了比源極低的電壓。由于即使像素電容和保持電容繼續(xù)放電，漏極一側(cè)的電壓也是固定值，因此源·柵間的電壓也是固定值。
如上，圖像信號32的極性為正時，的源·柵間的電壓降低；而圖像信號32的極性為負(fù)時，源·柵間的電壓為固定值。因此，與圖像信號32的極性為負(fù)的情況相比，圖像信號32的極性為正的情況下的圖像信號32的寫入時間變慢，寫入時間的設(shè)計值由極性為正時的寫入時間所決定。
另外，當(dāng)選擇信號33降低且像素薄膜晶體管23截止時，由于柵極電壓相對于源/漏電壓變?yōu)樨?fù)值，因此會發(fā)生由AC應(yīng)力所導(dǎo)致的劣化。此時，由于源/漏電壓為相同電位，因此，其劣化程度在源/漏上變得相同。由于上述的AC應(yīng)力劣化，像素薄膜晶體管23的寫入速度變低。另外，由于當(dāng)寫入決定寫入時間的正極性圖像信號32時，源極電壓相對于漏極變高，因此，漏極一側(cè)的劣化對寫入時間的減小具有更大的影響。
在本發(fā)明的液晶顯示裝置中，通過在像素薄膜晶體管23的漏極一側(cè)設(shè)置GOLD區(qū)和LDD區(qū)來緩和漏端的電場，從而可以減小漏極的劣化，因此可以防止寫入時間的減小。另外，與在源/漏區(qū)兩側(cè)均設(shè)置LDD區(qū)的薄膜晶體管的情況相比，薄膜晶體管的尺寸可以變得更小。
像素薄膜晶體管23可以使用各個實(shí)施方式所述的n溝道型以及p溝道型的薄膜晶體管的任何一種；而且在何種情況下都能得到相同的效果。
另外，各個實(shí)施方式所述的薄膜晶體管也可以用于圖53所示的模擬開關(guān)31。在模擬開關(guān)31中使用了n溝道型薄膜晶體管，該薄膜晶體管的漏極被連接到數(shù)據(jù)線27上，源極被連接到數(shù)據(jù)線驅(qū)動電路22上。該薄膜晶體管的動作與像素薄膜晶體管23的動作相同。由于此時的負(fù)載電容是像素薄膜晶體管23的柵電容的總和與數(shù)據(jù)線27的寄生電容之和，因此電容變得很大。所以，通過使用各個實(shí)施方式所述的薄膜晶體管，能夠在短時間內(nèi)對大的負(fù)載電容進(jìn)行充電。
另外，各個實(shí)施方式所述的薄膜晶體管可以用于作為圖像顯示裝置的有機(jī)EL顯示裝置的開關(guān)晶體管。在圖55所示的有機(jī)EL顯示裝置的像素電路中，使用n溝道型薄膜晶體管作為開關(guān)晶體管80；該開關(guān)晶體管80的漏極與保持電容81和驅(qū)動晶體管82的柵極相連，源極與數(shù)據(jù)線27相連。另外，保持電容81的另一端被連接到電容線86上。
當(dāng)圖像信號被寫入到像素時，首先，向數(shù)據(jù)線27上輸入圖像信號。其次，向掃描線26上輸入選擇信號，開關(guān)晶體管80變?yōu)閷?dǎo)通狀態(tài)，保持電容81被充電。即使當(dāng)輸入非選擇信號而使開關(guān)晶體管80變?yōu)榻刂範(fàn)顟B(tài)之后，在保持電容81中被充入的電荷仍然被保持。另外，被保持在保持電容81中的電荷使施加在驅(qū)動晶體管82柵極上的電壓變化，因此可以控制流入到有機(jī)EL元件83的電流。
此時，保持電容81和驅(qū)動晶體管82的柵電容成為負(fù)載電容。與液晶的像素電路的情況不同，在有機(jī)EL中，數(shù)據(jù)信號為僅有正極性的信號。但是，當(dāng)有機(jī)EL元件83在之間被復(fù)位時，必須使保持電容放電；在這一點(diǎn)上，有機(jī)EL與液晶顯示裝置的動作相同。因此，通過使用各個實(shí)施方式的薄膜晶體管作為開關(guān)晶體管，可以得到與液晶顯示裝置的情況相同的效果。
另外，各個實(shí)施方式的薄膜晶體管的特性在電流單向流過的電路中是有效的；例如，可以使用在放大器電路中。在圖56中，表示了一個放大器電路，包括電源線73、GND線74、具有輸入布線72的n溝道型薄膜晶體管77、作為固定電流源并具有柵極79的n溝道型薄膜晶體管78、輸出布線75、負(fù)載電容76。在n溝道型薄膜晶體管78的柵極79上施加固定電壓，將其作為直流電源工作。
在n溝道型薄膜晶體管77中，通過在輸入布線72上輸入的信號而使其阻抗發(fā)生變化，因此n溝道型薄膜晶體管77上的電壓降也由柵電壓控制，從而能夠控制輸出電壓。在構(gòu)成放大器的n溝道型薄膜晶體管77、78中，總是在漏極一側(cè)施加電壓。在作為所使用的n溝道型薄膜晶體管的各個實(shí)施方式的薄膜晶體管中，通過在漏極一側(cè)設(shè)置GOLD區(qū)和LDD區(qū)來緩和漏端的電場。如此，可以抑制DAHC的發(fā)生，得到作為放大器的高可靠性。另外，在該放大器中，是以n溝道型薄膜晶體管作為薄膜晶體管為例說明的但使用p溝道型薄膜晶體管也可以得到相同的效果。
如此，由于各個實(shí)施方式中的薄膜晶體管對于電流單向流過的電路有效，因此該薄膜晶體管可以在有機(jī)EL像素電路中使用。在圖55所示的有機(jī)EL像素電路中，各個實(shí)施方式的p溝道型薄膜晶體管被用作驅(qū)動用薄膜晶體管82。驅(qū)動用薄膜晶體管82的源極與電源線84相連，漏極與有機(jī)EL元件83相連。有機(jī)EL元件83的另一端被連接到陰極85上。在驅(qū)動晶體管82的漏極一側(cè)總是施加負(fù)電壓。
在作為驅(qū)動用薄膜晶體管82而使用的各個實(shí)施方式的薄膜晶體管中，在漏極一側(cè)形成有GOLD區(qū)和LDD區(qū)。如此，漏端的電場被緩和，可以抑制DAHC的發(fā)生，得到作為有機(jī)EL顯示裝置的高可靠性。另外，雖然以p溝道型薄膜晶體管作為有機(jī)EL的驅(qū)動用薄膜晶體管為例進(jìn)行了說明；但是，在使用n溝道型薄膜晶體管的情況下也可以得到同樣的效果。
其次，對不同種類的薄膜晶體管的制造方法的一個例子進(jìn)行說明。首先，如圖57所示，利用與實(shí)施方式1中說明的方法相同的方法，在玻璃襯底1上形成氮化硅膜2和氧化硅膜3。在玻璃襯底1上、位于形成了薄膜晶體管的規(guī)定區(qū)域R1～R3的氧化硅膜2上，分別形成島狀的多晶硅膜。在區(qū)域R1～R3上，形成各自不同種類的薄膜晶體管。
以覆蓋該多晶硅膜的方式形成了由氧化硅膜組成的柵絕緣膜5。其次，為了控制薄膜晶體管的閾值，通過以例如劑量為1×1012原子/cm2、加速能量為60KeV向多晶硅膜中注入磷，形成島狀的雜質(zhì)區(qū)4aa。
其次，如圖58所示，通過規(guī)定的光刻法處理，形成為在區(qū)域R1上形成n溝道型GOLD結(jié)構(gòu)的薄膜晶體管所用的光刻膠圖案62a；同時，在形成n溝道型LDD結(jié)構(gòu)的薄膜晶體管的區(qū)域R2和形成普通p溝道型薄膜晶體管的區(qū)域R3中，以覆蓋區(qū)域R2和R3的方式形成光刻膠圖案62b。
以該光刻膠圖案62a、62b作為掩模，以例如劑量5×1012原子/cm2、加速能量為80KeV向雜質(zhì)區(qū)4aa中注入磷，在R1區(qū)中形成雜質(zhì)區(qū)4ab、4ac。該注入量成為GOLD區(qū)的注入量。之后，通過進(jìn)行灰化和化學(xué)處理除去光刻膠圖案62a、62b。
其次，利用濺射法在整個柵絕緣膜5上形成膜厚約為400nm的鉻膜(未圖示)。其次，通過規(guī)定的光刻法處理，在區(qū)域R3中形成為了圖形化柵電極的光刻膠圖案63b；同時，在區(qū)域R1和區(qū)域R2中形成覆蓋該區(qū)域R1、R2的光刻膠圖案63a(參照圖59)。
其次，如圖59所示，以該光刻膠圖案63a、63b作為掩模對鉻膜進(jìn)行濕法刻蝕，在區(qū)域R3中形成柵電極6a。而且，在區(qū)域R1和區(qū)域R2中覆蓋該區(qū)域R1、R2的鉻膜6a被殘留下來。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案63a、63b。
接下來，如圖60所示，以剩余的鉻膜6b和柵電極6a作為掩模，以例如劑量為1×1015原子/cm2、加速能量為60KeV注入硼，在位于區(qū)域R3的雜質(zhì)區(qū)4aa上形成成為p溝道型薄膜晶體管的源區(qū)和漏區(qū)的雜質(zhì)區(qū)4ad、4ae。此時，由于區(qū)域R1和區(qū)域R2由鉻膜6b所覆蓋，因此在這些的區(qū)域R1、R2中沒有注入硼。
其次，通過規(guī)定的光刻法處理，分別在區(qū)域R1和區(qū)域R2中形成用于對柵電極圖案化的光刻膠圖案64a、64b；同時，在區(qū)域R3中形成覆蓋該圖案化R3的光刻膠圖案64c(參照圖61)。此時，在區(qū)R1中的光刻膠圖案64a以與雜質(zhì)區(qū)4ab、4ac在平面上交疊的方式形成；光刻膠圖案64a與雜質(zhì)區(qū)4ab、4ac在平面上交疊的部分成為GOLD區(qū)。
其次，如圖61所示，以光刻膠圖案64a、64b作為掩模，通過對鉻膜6b進(jìn)行刻蝕，在區(qū)域R1和區(qū)域R2中分別形成柵電極6a。此時，在區(qū)域R1中形成的柵電極6a是以與雜質(zhì)區(qū)4ab、4ac在平面上相交疊的方式形成的。另外，在區(qū)域R3內(nèi)形成的柵電極6a由光刻膠圖案64c所覆蓋，因此該柵電極6a不會被刻蝕。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案64a、64b和64c。
如圖62所示，通過規(guī)定的光刻法處理，在區(qū)域R1、R2中分別形成用于形成源/漏區(qū)的光刻膠圖案65a、65b；同時，在區(qū)域R3中形成覆蓋該R3區(qū)的光刻膠圖案65c。此時，光刻膠圖案65a按照與在位于漏區(qū)一側(cè)的雜質(zhì)區(qū)4ac相交疊而與位于源區(qū)一側(cè)的雜質(zhì)區(qū)4ab不重疊的方式而形成。光刻膠圖案65a與雜質(zhì)區(qū)4ac相交疊的部分成為LDD區(qū)。
光刻膠圖案65b按照與位于漏區(qū)一側(cè)的雜質(zhì)區(qū)4aa相交疊并與位于源區(qū)一側(cè)的雜質(zhì)區(qū)4aa相交疊的方式而形成。光刻膠圖案65b與雜質(zhì)區(qū)4aa相交疊的部分成為LDD區(qū)。
接下來，以光刻膠圖案65a、65b、65c作為掩模，通過例如以劑量為1×1014原子/cm2、加速能量為80KeV注入磷，分別在位于區(qū)域R1的雜質(zhì)區(qū)4ab、4ac中形成成為n溝道型GOLD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)4ad以及成為漏區(qū)的雜質(zhì)區(qū)4ae。
在位于區(qū)域R2的雜質(zhì)區(qū)4aa中分別形成成為n溝道型LDD結(jié)構(gòu)的薄膜晶體管的源區(qū)的雜質(zhì)區(qū)4ad和成為漏區(qū)的雜質(zhì)區(qū)4ae。區(qū)域R3由光刻膠圖案65c所覆蓋，因此在區(qū)域R3中沒有注入磷。之后，通過進(jìn)行灰化和化學(xué)處理，除去光刻膠圖案65a、65b、65c。
接下來，如圖63所示，以柵電極6a作為掩模，通過以例如劑量為1×1013原子/cm2、加速能量為80KeV注入磷，在位于區(qū)域R1中的剩余的雜質(zhì)區(qū)4ac部分中形成成為n溝道型GOLD結(jié)構(gòu)的薄膜晶體管的漏區(qū)一側(cè)的LDD區(qū)的雜質(zhì)區(qū)4ag。此時，在區(qū)域R1中，位于柵電極6a的源區(qū)一側(cè)并與柵電極6a交疊的雜質(zhì)區(qū)4ab中沒有注入磷。另外，位于柵電極6a的漏區(qū)一側(cè)并與柵電極6a交疊的雜質(zhì)區(qū)4ac中也沒有注入磷。
此時，雖然在成為位于區(qū)域R3中的p溝道型薄膜晶體管的源區(qū)和漏區(qū)的、被注入了硼的雜質(zhì)區(qū)4ad、4ae中也注入了磷，但由于磷的注入量與硼的注入量相比起來非常小，因此，向位于區(qū)域3的雜質(zhì)區(qū)4ad、4ae中注入磷是沒有問題的。
之后，如圖64所示，利用與在實(shí)施方式1中所述的方法相同的方法，在玻璃襯底1上形成由氧化硅膜組成的層間絕緣膜7。其次，在該層間絕緣膜7上，通過規(guī)定的光刻法處理，形成為了形成接觸孔的光刻膠圖案(未圖示)。以該光刻膠圖案作為掩模，通過對層間絕緣膜7和柵絕緣膜5進(jìn)行各向異性刻蝕分別形成位于區(qū)域R1～R3的露出雜質(zhì)區(qū)4ad的表面的接觸孔7a和露出雜質(zhì)區(qū)4ae的表面的接觸孔7b。
其次，以填充接觸孔7a、7b的方式在層間絕緣膜7上形成了鉻膜和鋁膜的層積膜(未圖示)。通過規(guī)定的光刻法處理，在該層積膜上形成為了形成電極的光刻膠圖案(未圖示)。以該光刻膠圖案作為掩模，通過進(jìn)行濕法刻蝕，在區(qū)域R1～R3中分別形成源電極8a和漏電極8b。
如上所示，在區(qū)域R1內(nèi)形成n溝道型GOLD結(jié)構(gòu)的薄膜晶體管T1；在區(qū)域R2內(nèi)形成n溝道型LDD結(jié)構(gòu)的薄膜晶體管T2。在區(qū)域R3內(nèi)，形成普通p溝道型薄膜晶體管T3。
在n溝道型GOLD結(jié)構(gòu)的薄膜晶體管中，雜質(zhì)區(qū)4ad成為源區(qū)45，雜質(zhì)區(qū)4ae成為漏區(qū)46，雜質(zhì)區(qū)4ab、4ac成為GOLD區(qū)41、42，雜質(zhì)區(qū)4ag成為LDD區(qū)44。
在n溝道型LDD結(jié)構(gòu)的薄膜晶體管T2中，雜質(zhì)區(qū)4ad成為源區(qū)45，雜質(zhì)區(qū)4ae成為漏區(qū)46，雜質(zhì)區(qū)4af、4ag成為LDD區(qū)43、44。在p溝道型薄膜晶體管T3中，雜質(zhì)區(qū)4ad成為源區(qū)45，雜質(zhì)區(qū)4ae成為漏區(qū)46。
如上所述，n溝道型GOLD結(jié)構(gòu)的薄膜晶體管T1、n溝道型LDD結(jié)構(gòu)的薄膜晶體管T2和p溝道型薄膜晶體管T3可以在同一玻璃襯底1上形成。
另外，在對上述的制造方法中，以單漏極(single-drain)結(jié)構(gòu)的薄膜晶體管作為p溝道型薄膜晶體管的例子進(jìn)行了說明，但也可以形成LDD結(jié)構(gòu)的p溝道型薄膜晶體管。此時，在形成p溝道型薄膜晶體管的柵電極之后，不除去光刻膠圖案而進(jìn)行為了形成源/漏區(qū)的注入；之后，通過除去光刻膠圖案并進(jìn)行為了形成LDD區(qū)的注入，可以形成LDD結(jié)構(gòu)的p溝道型薄膜晶體管。
上述的各個實(shí)施方式中，以隔著柵絕緣膜在形成有源區(qū)和漏區(qū)等的半導(dǎo)體層上形成了柵電極的所謂平面型結(jié)構(gòu)的薄膜晶體管作為薄膜晶體管為例進(jìn)行了說明。
本發(fā)明的GOLD結(jié)構(gòu)的薄膜晶體管并不限于此類的平面結(jié)構(gòu)的薄膜晶體管，也可以是在柵電極上隔著柵絕緣膜形成了成為源區(qū)和漏區(qū)的半導(dǎo)體層的所謂顛倒交錯(reverse stagger)結(jié)構(gòu)的薄膜晶體管。在此情況下，源區(qū)和LDD區(qū)的接合部分與電極的一側(cè)位于大致相同的平面上，漏區(qū)一側(cè)的GOLD區(qū)和LDD區(qū)的接合部分與電極的另一側(cè)位于大致相同的平面上。另外，也可以是在溝道區(qū)域的上方和下方分別形成有柵電極的所謂雙柵電極結(jié)構(gòu)的半導(dǎo)體器件。
上述實(shí)施方式是示例，而本發(fā)明并不限于此。本發(fā)明的范圍包括在與權(quán)利要求書所述的范圍相同的意義上和范圍中的所有變更，而不限于上述說明。
權(quán)利要求
1.一種半導(dǎo)體器件，包括在規(guī)定的襯底上形成的、具有半導(dǎo)體層、絕緣膜和電極的半導(dǎo)體元件，其中，所述半導(dǎo)體元件包括在所述半導(dǎo)體層中形成的第1雜質(zhì)區(qū)，在上述半導(dǎo)體層中、與所述第1雜質(zhì)區(qū)相隔一定距離而形成的第2雜質(zhì)區(qū)，在位于所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中形成的、成為具有規(guī)定的溝道長度的溝道的溝道區(qū)域，在位于所述第2雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、以與所述溝道區(qū)相連接的方式形成的第3雜質(zhì)區(qū)，在位于所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中形成的第4雜質(zhì)區(qū)；在所述的半導(dǎo)體元件中，所述電極具有互相相對的一側(cè)部分和另一側(cè)部分，所述第4雜質(zhì)區(qū)與所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)相連接，在所述第1雜質(zhì)區(qū)的所述溝道區(qū)一側(cè)的邊緣與所述一側(cè)部分位于大致相同的平面上，同時所述第3雜質(zhì)區(qū)與所述第4雜質(zhì)區(qū)的接合部分與所述另一側(cè)部分位于大致相同的平面上，所述電極與各溝道區(qū)和第3雜質(zhì)區(qū)的全體相對并且交疊地形成，所述絕緣膜以分別與所述半導(dǎo)體層和所述電極相接觸的方式在所述半導(dǎo)體層和所述電極之間形成，所述第3雜質(zhì)區(qū)和所述第4雜質(zhì)區(qū)的各自的雜質(zhì)濃度被設(shè)定為比所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低，且比所述溝道區(qū)的雜質(zhì)濃度高，以及所述第3雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為不同于所述第4雜質(zhì)區(qū)的雜質(zhì)濃度。
2.權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體元件的所述第4雜質(zhì)區(qū)沿溝道長度方向的長度被設(shè)定為不超過2μm。
3.權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底是玻璃襯底和石英襯底中的任何一種。
4.權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層為多晶硅。
5.一種半導(dǎo)體器件，包括在規(guī)定的襯底上形成的、具有半導(dǎo)體層、絕緣膜和電極的半導(dǎo)體元件，所述半導(dǎo)體元件包括在所述半導(dǎo)體層中形成的第1雜質(zhì)區(qū)，與所述第1雜質(zhì)區(qū)相隔一定距離地在所述半導(dǎo)體層中形成的第2雜質(zhì)區(qū)，在位于所述第1雜質(zhì)區(qū)與所述第2雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中、分別與所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)相隔一定距離形成的、具有規(guī)定溝道長度的溝道區(qū)，在位于所述第2雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、與溝道區(qū)連接地形成的第3雜質(zhì)區(qū)，在位于所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中、形成的第4雜質(zhì)區(qū)，在位于所述第1雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、形成的第5雜質(zhì)區(qū)；在所述半導(dǎo)體元件中，所述電極具有互相相對的一側(cè)部分和另一側(cè)部分，所述第4雜質(zhì)區(qū)與所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)相連接，所述第5雜質(zhì)區(qū)與所述第1雜質(zhì)區(qū)相連接，在所述第5雜質(zhì)區(qū)的所述溝道區(qū)一側(cè)的邊緣與所述一側(cè)部分位于大致相同的平面上，同時所述第3雜質(zhì)區(qū)和所述第4雜質(zhì)區(qū)的接合部分與所述另一側(cè)部分位于大致相同的平面上，所述電極與各所述溝道區(qū)和所述第3雜質(zhì)區(qū)的全體相對并交疊地形成，所述第3雜質(zhì)區(qū)～第5雜質(zhì)區(qū)各自的雜質(zhì)濃度被設(shè)定為比所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低且比所述溝道區(qū)的雜質(zhì)濃度高，所述第3雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為不同于所述第4雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)的雜質(zhì)濃度，以及所述第5雜質(zhì)區(qū)的溝道長度方向的長度被設(shè)定為比所述第4雜質(zhì)區(qū)的溝道長度方向的長度短。
6.權(quán)利要求5所述的半導(dǎo)體器件，其中，所述半導(dǎo)體元件的所述第4雜質(zhì)區(qū)的溝道長度方向的長度被設(shè)定為不超過2μm。
7.權(quán)利要求5所述的半導(dǎo)體器件，其中，所述的半導(dǎo)體元件的所述第5雜質(zhì)區(qū)的溝道長度方向的長度被設(shè)定為不超過0.5μm。
8.權(quán)利要求5所述的半導(dǎo)體器件，其中，所述襯底為玻璃襯底和石英襯底中的任何一種。
9.權(quán)利要求5所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層為多晶硅。
10.一種具有用于顯示圖像的圖像顯示電路單元的圖像顯示裝置，所述圖像顯示電路單元包括在規(guī)定的襯底上形成的具有半導(dǎo)體層、絕緣膜和電極的半導(dǎo)體元件，所述半導(dǎo)體元件至少包含規(guī)定的第1元件和第2元件中的任何一個；所述第1元件包括在所述半導(dǎo)體層中形成的第1雜質(zhì)區(qū)，與所述第1雜質(zhì)區(qū)相隔一定距離地在所述半導(dǎo)體層中形成的第2雜質(zhì)區(qū)，在位于所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中形成的、成為有規(guī)定的溝道長度的溝道區(qū)域，在位于所述第2雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、按照與溝道區(qū)相連接的方式而形成的第3雜質(zhì)區(qū)，在位于所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中形成的第4雜質(zhì)區(qū)，在所述第1元件中所述電極有互相相對的一側(cè)部分和另一側(cè)部分，所述第4雜質(zhì)區(qū)與所述第2雜質(zhì)區(qū)和所述第3雜質(zhì)區(qū)相連接，所述第1雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣和所述一側(cè)部分位于大致相同的平面上，同時所述第3雜質(zhì)區(qū)和所述第4雜質(zhì)區(qū)的接合部分與所述另一側(cè)部分位于大致相同的平面上，所述電極以與各所述溝道區(qū)和所述第3雜質(zhì)區(qū)的全體相對且交疊的方式形成，所述絕緣膜按照分別與所述半導(dǎo)體層和所述電極相連接的方式形成在所述半導(dǎo)體層和所述電極之間，所述第3雜質(zhì)區(qū)和所述第4雜質(zhì)區(qū)各自的濃度被設(shè)定為比所述第1雜質(zhì)區(qū)和所述第2雜質(zhì)區(qū)各自的雜質(zhì)濃度低且比所述溝道區(qū)的雜質(zhì)濃度高，所述第3雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為不同于所述第4雜質(zhì)區(qū)的雜質(zhì)濃度；所述第2元件包括在所述半導(dǎo)體層上形成的第5雜質(zhì)區(qū)，在所述半導(dǎo)體層上與所述第5雜質(zhì)區(qū)相隔一定距離地形成的第6雜質(zhì)區(qū)，在位于所述第5雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中、分別與所述第5雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)相隔一定距離地形成的、成為具有規(guī)定溝道長度的溝道的溝道區(qū)域，在位于所述第6雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、與溝道區(qū)相連接而形成的第7雜質(zhì)區(qū)，在位于所述第6雜質(zhì)區(qū)和所述第7雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中形成的第8雜質(zhì)區(qū)，在位于所述第5雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中形成的第9雜質(zhì)區(qū)；在所述的第2元件中所述電極有互相相對的一側(cè)部分和另一側(cè)部分，所述第8雜質(zhì)區(qū)與所述第6雜質(zhì)區(qū)和所述第7雜質(zhì)區(qū)相連接，所述第9雜質(zhì)區(qū)與所述第5雜質(zhì)區(qū)相接，所述第9雜質(zhì)區(qū)的溝道區(qū)一側(cè)的邊緣和所述一側(cè)部分位于大致相同的平面上，同時所述第7雜質(zhì)區(qū)和所述第8雜質(zhì)區(qū)的接合部分與所述另一側(cè)部分位于大致相同的平面上，所述電極與各所述溝道區(qū)和所述第7雜質(zhì)區(qū)的全體相對且交疊地形成，所述第7雜質(zhì)區(qū)～第9雜質(zhì)區(qū)各自的雜質(zhì)濃度被設(shè)定為分別比所述第5雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)的濃度低且比所述溝道區(qū)的雜質(zhì)濃度高，所述第7雜質(zhì)區(qū)的雜質(zhì)濃度被設(shè)定為分別不同于所述第8雜質(zhì)區(qū)和所述第9雜質(zhì)區(qū)的雜質(zhì)濃度的雜質(zhì)濃度，所述第9雜質(zhì)區(qū)的溝道長度方向的長度被設(shè)定為比所述第8雜質(zhì)區(qū)的溝道長度方向的長度短。
11.權(quán)利要求10所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述半導(dǎo)體元件中還包括規(guī)定的第3元件；所述第3元件包含在所述半導(dǎo)體層中形成的第10雜質(zhì)區(qū)，在所述半導(dǎo)體層中、與所述第10雜質(zhì)區(qū)相隔一定距離地形成的第11雜質(zhì)區(qū)，在位于所述第10雜質(zhì)區(qū)和所述第11雜質(zhì)區(qū)之間的那部分半導(dǎo)體層中、分別與所述第10雜質(zhì)區(qū)和所述第11雜質(zhì)區(qū)相隔一定距離地形成的、成為具有規(guī)定溝道長度的溝道的溝道區(qū)，在位于所述第10雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、以分別與所述溝道區(qū)和所述第10雜質(zhì)區(qū)相連接的方式而形成的第12雜質(zhì)區(qū)，在位于所述第11雜質(zhì)區(qū)和所述溝道區(qū)之間的那部分半導(dǎo)體層中、以分別與所述溝道區(qū)和所述第11雜質(zhì)區(qū)相連接的方式而形成的第13雜質(zhì)區(qū)；在所述的第3元件中所述電極有互相相對的一側(cè)部分和另一側(cè)部分，所述溝道區(qū)和所述第12雜質(zhì)區(qū)的接合部分與所述一側(cè)部分位于大致相同的平面，同時所述溝道區(qū)和所述第13雜質(zhì)區(qū)的接合部分與所述另一側(cè)位于大致相同的平面，所述電極以與整個的所述溝道區(qū)相對并交疊的方式而形成，所述絕緣膜分別與所述半導(dǎo)體層和所述電極相連接地形成在所述半導(dǎo)體層和電極之間，所述第12雜質(zhì)區(qū)和所述第13雜質(zhì)區(qū)各自的雜質(zhì)濃度被設(shè)定為低于第10雜質(zhì)區(qū)和所述第11雜質(zhì)區(qū)各自的濃度、高于所述溝道區(qū)的雜質(zhì)濃度。
12.權(quán)利要求10所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述半導(dǎo)體元件至少包含所述第1元件和所述第2元件中的任何一個，當(dāng)所述第1元件和所述第2元件是n溝道型晶體管時，將在第2雜質(zhì)區(qū)上施加的電壓設(shè)定為比所述第1雜質(zhì)區(qū)上施加的電壓高；同時將在所述第6雜質(zhì)區(qū)上施加的電壓設(shè)定為比所述第5雜質(zhì)區(qū)上施加的電壓高；當(dāng)所述第1元件和所述第2元件是p溝道型晶體管時，將在第2雜質(zhì)區(qū)上施加的電壓設(shè)定為比在所述第1雜質(zhì)區(qū)上施加的電壓低；同時將在第6雜質(zhì)區(qū)上施加的電壓設(shè)定為比所述第5雜質(zhì)區(qū)上施加的電壓低。
13.權(quán)利要求12所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括反相器電路，所述第1元件和所述第2元件中的至少一個使用了所述反相器電路中的n溝道型晶體管，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)與所述反相器電路的輸出端相連接，所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)則被連接到接地電位或者規(guī)定電位。
14.權(quán)利要求12所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括放大器電路，所述第1元件和所述第2元件中的至少一個使用了所述放大器電路中的n溝道型晶體管，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)被連接到第1電位，所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)被連接到比所述第1電位低的第2電位上。
15.權(quán)利要求12所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括有機(jī)EL像素電路，所述第1元件和所述第2元件中的至少一個作為在構(gòu)成所述像素電路的晶體管中與有機(jī)EL元件串連連接的晶體管而使用，向所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)輸入圖像信號，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)被連接到所述有機(jī)EL元件一側(cè)。
16.權(quán)利要求10所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述半導(dǎo)體元件至少包含所述第1元件和所述第2元件中的任何一個，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)與規(guī)定的電容相連接，向所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)施加規(guī)定的信號電壓，通過開關(guān)所述第1元件和所述第2元件，對所述的電容進(jìn)行信號電壓的寫入和保持。
17.權(quán)利要求16所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括為了通過液晶來顯示圖像的規(guī)定的像素電路，所述半導(dǎo)體元件被用作在構(gòu)成上述像素電路的晶體管中與像素電極相連接的晶體管，圖像信號輸入于所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)被設(shè)置為與像素電極相連接。
18.權(quán)利要求16所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括通過液晶來顯示圖像的、具有規(guī)定的數(shù)據(jù)驅(qū)動器電路的像素電路，所述半導(dǎo)體元件被用作在構(gòu)成所述數(shù)據(jù)驅(qū)動器電路的晶體管中與像素電極相連接的晶體管，圖像信號輸入于所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)，所述第2雜質(zhì)區(qū)和所述第6雜質(zhì)區(qū)被設(shè)置為與數(shù)據(jù)線相連接。
19.權(quán)利要求16所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述圖像顯示電路單元包括為了通過有機(jī)EL來顯示圖像的規(guī)定的有機(jī)EL像素電路，所述半導(dǎo)體元件被用作在構(gòu)成上述有機(jī)EL像素電路的晶體管中與保持電容串連連接的晶體管，圖像信號輸入于所述第1雜質(zhì)區(qū)和所述第5雜質(zhì)區(qū)，第2雜質(zhì)區(qū)和第6雜質(zhì)區(qū)被設(shè)置為與保持電容相連接。
20.權(quán)利要求10所述的具有圖像顯示電路單元的圖像顯示裝置，其中，所述襯底是玻璃襯底和石英襯底中的任何一種。
21.權(quán)利要求10所述的具有圖像顯示電路單元的圖像顯示裝置，其中所述半導(dǎo)體層是多晶硅。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件和圖像顯示裝置。本發(fā)明的半導(dǎo)體器件在玻璃襯底(1)上形成有氮化硅膜(2)和氧化硅膜(3)。在該氧化硅膜(3)上形成有薄膜晶體管(T)，它包括源區(qū)(45)、漏區(qū)(46)、具有規(guī)定溝道長度的溝道區(qū)(40)、具有比溝道區(qū)(40)的雜質(zhì)濃度高并比源區(qū)(45)和漏區(qū)(46)的雜質(zhì)濃度低的雜質(zhì)濃度的LDD區(qū)(44)和GOLD區(qū)(42)、柵絕緣膜(5)和柵電極(6a)。柵電極(6a)按照與溝道區(qū)(40)和GOLD區(qū)(42)在平面上交疊的方式而形成的。據(jù)此可以得到提高了源/漏耐壓的半導(dǎo)體器件和圖像顯示裝置。
文檔編號H01L27/088GK1838433SQ20061006804
公開日2006年9月27日 申請日期2006年3月24日 優(yōu)先權(quán)日2005年3月24日
發(fā)明者豐田吉彥, 中川直紀(jì), 吉野太郎 申請人:三菱電機(jī)株式會社