專利名稱：芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，且特別是有關(guān)于一種芯片封裝體。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits，IC)的生產(chǎn)主要可分為三個(gè)階段集成電路設(shè)計(jì)(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。
在集成電路的制作中，芯片(chip)是經(jīng)由晶片(wafer)制作、形成集成電路以及切割晶片(wafer sawing)等步驟而完成。晶片具有一有源面(activesurface)，其泛指晶片的具有有源元件(active device)的表面。當(dāng)晶片內(nèi)部的集成電路完成之后，晶片的有源面更配置有多個(gè)芯片接墊(chip pad)，以使最終由晶片切割所形成的芯片可經(jīng)由芯片接墊而向外電連接于一承載器(carrier)。承載器例如為一引線架(leadframe)或一封裝基板(packagesubstrate)。芯片可以導(dǎo)線接合(wire bonding)或倒裝芯片接合(flip chipbonding)的方式連接至承載器上，使得芯片的芯片接墊可電連接于承載器的接點(diǎn)，以構(gòu)成一芯片封裝體。
就倒裝芯片接合技術(shù)(flip chip bonding technology)而言，通常在晶片的有源面上形成這些芯片接墊之后，會(huì)在各個(gè)芯片接墊上進(jìn)行制作一凸塊，以作為芯片電連接外部的封裝基板之用。由于這些凸塊通常以面陣列的方式排列于芯片的有源面上，使得倒裝芯片接合技術(shù)適于運(yùn)用在高接點(diǎn)數(shù)及高接點(diǎn)密度的芯片封裝結(jié)構(gòu)，例如已普遍地應(yīng)用于半導(dǎo)體封裝產(chǎn)業(yè)中的倒裝芯片/球柵陣列式封裝(flip chip/ball grid array package)。此外，相較于導(dǎo)線接合技術(shù)，由于這些凸塊可提供芯片與承載器之間較短的傳輸路徑，使得倒裝芯片接合技術(shù)可提升芯片封裝體的電性效能(electrical performance)。
請(qǐng)參考圖1，其繪示現(xiàn)有的一種芯片封裝體的剖面示意圖?，F(xiàn)有的芯片封裝體100包括一芯片110、一封裝基板120、多個(gè)凸塊130與一介金屬層140。芯片110具有多個(gè)芯片接墊112，其配置于芯片110的一表面114上。封裝基板120具有多個(gè)第一基板接墊122、多個(gè)第二基板接墊124與一表面接合層126。這些第一基板接墊122與這些第二基板接墊124配置于封裝基板120的一表面128上，表面接合層126(其材質(zhì)為錫)配置于這些第一基板接墊122與這些第二基板接墊124上，且完全覆蓋這些第一基板接墊122與這些第二基板接墊124。
這些凸塊1 30分別配置于這些芯片接墊112與表面接合層126之間，且介金屬層140是位于這些凸塊130與表面接合層126之間，而芯片110與封裝基板120是藉由這些凸塊130而互相電連接。此外，各個(gè)第一基板接墊122與這些凸塊130的其中之一電連接，且各個(gè)第二基板接墊124與這些凸塊130的其中的二個(gè)或二個(gè)以上電連接。值得注意的是，表面接合層126的功用在于使得這些凸塊130與對(duì)應(yīng)連接的這些第一基板接墊122或這些第二基板接墊124之間的接合性較佳。
一般來說，形成于第二基板接墊124的表面接合層126的表面積是較多于所連接的凸塊130的接觸表面積的總和，而形成于第一基板接墊122的表面接合層126的表面積略多于所連接的凸塊130的接觸表面積。
現(xiàn)有的芯片封裝體100是經(jīng)由一熱壓合工藝(thermal compressionbonding process)而形成。詳言之，當(dāng)這些凸塊130預(yù)先分別形成于這些芯片接墊112上，且表面接合層126形成于這些第一基板接墊122與這些第二基板接墊124上之后，接著以高溫壓合的方式將各個(gè)凸塊130壓合至這些第一基板接墊122或這些第二基板接墊124的其中之一，且各個(gè)凸塊130與表面接合層126產(chǎn)生化學(xué)作用而形成介金屬層140，進(jìn)而使得芯片110與封裝基板120電連接。
在熱壓合工藝中，由于形成于第一基板接墊122的表面接合層126的表面積是略多于所連接的凸塊130的接觸表面積，該接觸表面積可較快增加至相當(dāng)于形成第一基板接墊122的表面接合層126的表面積，故表面接合層126的材料可全用于連接凸塊130。
然而，對(duì)于第二基板接墊124，由于凸塊130的總接觸表面積無法增加至相當(dāng)于形成第二基板接墊124的表面接合層126的表面積，故部分位于這些第二基板接墊124上且呈現(xiàn)熔融狀態(tài)的表面接合層126會(huì)藉由表面張力作用，而沿著這些凸塊130的側(cè)邊且朝向芯片110的方向爬升，進(jìn)而污染芯片110。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種芯片封裝體，其表面接合層不會(huì)污染芯片，因此芯片封裝體可維持正常運(yùn)作的功能。
為達(dá)上述或是其它目的，本發(fā)明提出一種芯片封裝體，其包括一芯片、一封裝基板與多個(gè)凸塊。芯片具有多個(gè)芯片接墊，這些芯片接墊配置于芯片的一表面上。封裝基板具有多個(gè)第一基板接墊、多個(gè)第二基板接墊與一表面接合層，這些第一基板接墊與這些第二基板接墊配置于封裝基板的一表面上，表面接合層配置于這些第一基板接墊與這些第二基板接墊上，且表面接合層覆蓋各個(gè)第二基板接墊的部分區(qū)域。這些凸塊分別配置于這些芯片接墊與表面接合層之間，芯片與封裝基板是藉由這些凸塊而互相電連接，各個(gè)第一基板接墊與這些凸塊之一電連接，且各個(gè)第二基板接墊與這些凸塊的至少二電連接。
為達(dá)上述或是其它目的，本發(fā)明提出一種芯片封裝體，其包括一芯片、一封裝基板與多個(gè)凸塊。芯片具有多個(gè)芯片接墊，這些芯片接墊配置于芯片的一表面上。封裝基板具有多個(gè)第一基板接墊、多個(gè)第二基板接墊、一表面接合層與一第一焊罩層。這些第一基板接墊與這些第二基板接墊配置于封裝基板的一表面上，表面接合層配置于這些第一基板接墊與這些第二基板接墊上，且第一焊罩層配置于這些第二基板接墊的表面接合層上，而第一焊罩層具有多個(gè)開口以暴露表面接合層。這些凸塊分別配置于這些芯片接墊與表面接合層之間，且芯片與封裝基板是藉由這些凸塊而互相電連接，各個(gè)第一基板接墊與這些凸塊之一電連接，且各個(gè)第二基板接墊與這些凸塊的至少二電連接。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉多個(gè)實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1繪示現(xiàn)有的一種芯片封裝體的剖面示意圖；圖2繪示本發(fā)明第一實(shí)施例的一種芯片封裝體的剖面示意圖；圖3A至圖3E繪示圖2的芯片封裝體的制造方法的示意圖；圖4繪示本發(fā)明第二實(shí)施例的一種芯片封裝體的剖面示意圖；圖5A至圖5D繪示圖4的芯片封裝體的制造方法的部分步驟示意圖；
圖6繪示本發(fā)明第三實(shí)施例的一種芯片封裝體的剖面示意圖；圖7A至圖7D繪示圖6的芯片封裝體的制造方法的部分步驟示意圖。
附圖標(biāo)記說明100、200、300、400芯片封裝體110、210、310、410芯片112、212芯片接墊114、214芯片的表面120、220、320、420封裝基板122、222、322、422第一基板接墊124、224、324、424第二基板接墊126、226、326、426表面接合層128、228封裝基板的表面130、230、330、430凸塊140、240介金屬層228a封裝基板的另一表面250、350、450底膠層260、360、460電性接點(diǎn)M、M1、M2、M1’焊罩層O、O’開口具體實(shí)施方式
第一實(shí)施例請(qǐng)參考圖2，其繪示本發(fā)明第一實(shí)施例的一種芯片封裝體的剖面示意圖。第一實(shí)施例的芯片封裝體200包括一芯片210、一封裝基板220與多個(gè)凸塊230。芯片210具有多個(gè)芯片接墊212，這些芯片接墊212例如以面陣列的方式配置于芯片210的一表面214上。封裝基板220具有多個(gè)第一基板接墊222、多個(gè)第二基板接墊224與一表面接合層226，這些第一基板接墊222與這些第二基板接墊224配置于封裝基板220的一表面228上，表面接合層226配置于這些第一基板接墊222與這些第二基板接墊224上，且表面接合層226覆蓋各個(gè)第二基板接墊224的部分區(qū)域。
這些凸塊230分別配置于這些芯片接墊212與表面接合層226之間，芯片210與封裝基板220是藉由這些凸塊230而互相電連接，各個(gè)第一基板接墊222(例如為信號(hào)接墊)與這些凸塊230的其中之一電連接，且各個(gè)第二基板接墊224(例如為電源接墊或接地接墊)與這些凸塊230的至少其中的二個(gè)電連接。值得注意的是，表面接合層226的功用在于使得這些凸塊230與對(duì)應(yīng)連接的這些第一基板接墊222或這些第二基板接墊224之間的接合性較佳。
第一實(shí)施例中，表面接合層226的材質(zhì)，例如為錫、含有錫的合金、或含有錫的化合物，且其厚度例如小于5微米。封裝基板220包括一焊罩層(solder mask)M，其配置于封裝基板220的表面228上且暴露出這些第一基板接墊222與這些第二基板接墊224，焊罩層M用以保護(hù)封裝基板220的表面228的其它區(qū)域的表面線路(未繪示)。由圖2可知，各個(gè)第一基板接墊222可局部埋入與其對(duì)應(yīng)連接的各個(gè)凸塊230，使得各個(gè)第一基板接墊222與對(duì)應(yīng)連接的各個(gè)凸塊230之間的接合度更佳。此外，這些凸塊230的外型可為球體狀、橢圓體狀或柱體狀，其材質(zhì)可為無鉛材料，包括金、銅、錫或鎳，而亦可包括含有金、銅、錫或鎳的合金或化合物。
第一實(shí)施例所提到的材料可用于后述的實(shí)施例，而第一實(shí)施例所提到的尺寸亦可用于后述的實(shí)施例。
第一實(shí)施例的芯片封裝體200更包括一介金屬層(interface metal layer)240、一底膠層(underfill)250與多個(gè)電性接點(diǎn)(electrical contact)260。介金屬層240位于這些凸塊230與表面接合層226之間，且介金屬層240的熔點(diǎn)小于這些凸塊230的熔點(diǎn)。底膠層250配置于芯片210與封裝基板220之間，并包覆這些凸塊230。底膠層250用以保護(hù)這些凸塊230，并可同時(shí)緩沖封裝基板220與芯片210之間在受熱時(shí)，兩者所產(chǎn)生的熱應(yīng)變(thermalstrain)的不匹配(mismatch)的現(xiàn)象。
此外，這些電性接點(diǎn)260配置于封裝基板220的遠(yuǎn)離芯片210的一表面228a上，用以電連接其它的電子裝置(未繪示)。第一實(shí)施例的這些電性接點(diǎn)260為導(dǎo)電球(conductive ball)，以提供球柵陣列(ball grid array，BGA)類型的信號(hào)輸出入接口，而這些電性接點(diǎn)260亦可是導(dǎo)電針腳(conductivepin)或?qū)щ娭?conductive column)，以分別提供針柵陣列(pin grid array，PGA)類型或柱柵陣列(column grid array，CGA)類型的信號(hào)輸出入接口，但是后面兩者并未以圖面表示。
以下對(duì)于芯片封裝體200的制造方法作一說明。圖3A至圖3E繪示圖2的芯片封裝體的制造方法的示意圖。
首先，請(qǐng)參考圖3A，提供一芯片210，芯片210具有多個(gè)芯片接墊212與多個(gè)凸塊230，這些芯片接墊212配置于芯片210的一表面214上，且這些凸塊230分別配置于這些芯片接墊212上。
接著，提供一封裝基板220，封裝基板220具有多個(gè)第一基板接墊222與多個(gè)第二基板接墊224，這些第一基板接墊222與這些第二基板接墊224配置于封裝基板220的一表面228上。此外，封裝基板220包括一焊罩層M，配置于封裝基板220的表面228上且暴露這些第一基板接墊222與這些第二基板接墊224。
接著，請(qǐng)參考圖3B，例如以電鍍或非電鍍的方式在這些第一基板接墊222與這些第二基板接墊224上形成一表面接合層226。
之后，請(qǐng)參考圖3C，例如進(jìn)行光刻(lithography)與蝕刻(etching)工藝以圖案化(pattern)位于這些第二基板接墊224上的表面接合層226，使得表面接合層226暴露各個(gè)第二基板接墊224的部分區(qū)域。
然后，請(qǐng)參考圖3D，進(jìn)行熱壓合工藝，使得這些凸塊230接合至表面接合層226，各個(gè)第一基板接墊222與這些凸塊230的其中之一電連接，各個(gè)第二基板接墊224與這些凸塊230的至少其中的二個(gè)電連接，且這些凸塊230的熔點(diǎn)至少以攝氏50度的溫差高于熱壓合工藝的一操作溫度(operationtemperature)，亦即這些凸塊230與這些第一基板接墊222或第二基板接墊224彼此壓合的溫度。在進(jìn)行圖3D所繪示的熱壓合工藝中，這些凸塊230接合至表面接合層226時(shí)，這些凸塊230與表面接合層226產(chǎn)生化學(xué)作用而形成一介金屬層240。
值得注意的是，由于這些第二基板接墊224上的表面接合層226，在未與這些凸塊230對(duì)應(yīng)連接的區(qū)域上，幾乎藉由圖3B所繪示的圖案化步驟而移除，所以在圖3D所繪示的熱壓合工藝中，這些第二基板接墊224上的表面接合層226無法藉由表面張力作用，而沿著這些凸塊230的側(cè)邊且朝向芯片210的方向爬升。因此，這些第二基板接墊224上的表面接合層226不會(huì)污染芯片210。
接著，請(qǐng)參考圖3E，形成一底膠層250于芯片210與封裝基板220之間，且底膠層250包覆這些凸塊230。
之后，形成多個(gè)電性接點(diǎn)260(在此以導(dǎo)電球?yàn)槔?于封裝基板220的遠(yuǎn)離芯片210的表面228a上。
經(jīng)由上述步驟后，芯片封裝體200即可完成。
第二實(shí)施例請(qǐng)參考圖2與圖4，其中圖4繪示本發(fā)明第二實(shí)施例的一種芯片封裝體的剖面示意圖。第二實(shí)施例的芯片封裝體300與第一實(shí)施例的芯片封裝體200的不同之處在于，芯片封裝體300的封裝基板320包括兩焊罩層M1與M2。焊罩層M2的功用與配置位置同于上述焊罩層M，而焊罩層M1配置于這些第二基板接墊324上且具有多個(gè)開口O，而配置于這些第二基板接墊324上的表面接合層326是位于這些開口O內(nèi)。
此外，芯片封裝體300的制造方法與芯片封裝體200的制造方法也有所不同。圖5A至圖5D繪示圖4的芯片封裝體的制造方法的部分步驟示意圖。
在如同圖3A所繪示及其相關(guān)說明所揭示的步驟之后，亦即相當(dāng)于在第二實(shí)施例中提供一芯片310與一封裝基板320的步驟后，接著請(qǐng)參考圖5A，在這些第二基板接墊324上形成一焊罩層M1。
之后，請(qǐng)參考圖5B，例如進(jìn)行光刻與蝕刻工藝以圖案化焊罩層M1，使得焊罩層M1具有多個(gè)開口O以暴露各個(gè)第二基板接墊324的部分區(qū)域。
之后，請(qǐng)參考圖5C，例如以電鍍或非電鍍的方式在這些第一基板接墊322與這些第二基板接墊324上形成一表面接合層326，其中部分表面接合層326形成于這些開口O內(nèi)，亦即形成于這些第二基板接墊324上的表面接合層326是位于這些開口O內(nèi)。
然后，請(qǐng)參考圖5D，進(jìn)行熱壓合工藝，使得這些凸塊330接合至表面接合層326。這些凸塊330與這些第一基板接墊322或這些第二基板接墊324的連接方式，以及這些凸塊330的熔點(diǎn)與熱壓合工藝的操作溫度的關(guān)系則同于第一實(shí)施例所述，故于此不再贅述。
接著，如同第一實(shí)施例所述的相對(duì)位置與方式而形成一底膠層350與多個(gè)電性接點(diǎn)360。
經(jīng)由上述步驟后，芯片封裝體300即可完成。
第三實(shí)施例請(qǐng)參考圖4與圖6，其中圖6繪示本發(fā)明第三實(shí)施例的一種芯片封裝體的剖面示意圖。第三實(shí)施例的芯片封裝體400與第二實(shí)施例的芯片封裝體300的不同之處在于，芯片封裝體400的封裝基板420的焊罩層M1’與表面接合層426的配置方式。表面接合層426配置于這些第一基板接墊422與這些第二基板接墊424上，且焊罩層M1’配置于這些第二基板接墊422的表面接合層426上，而焊罩層M1’具有多個(gè)開口O’以暴露表面接合層426。
此外，芯片封裝體400的制造方法與芯片封裝體200、300的制造方法也有所不同。
圖7A至圖7D繪示圖6的芯片封裝體的制造方法的部分步驟示意圖。
在如同圖3A所繪示及其相關(guān)說明所揭示的步驟之后，亦即相當(dāng)于在第三實(shí)施例中提供一芯片410與一封裝基板420的步驟后，接著請(qǐng)參考圖7A，例如以電鍍或非電鍍的方式在這些第一基板接墊422與這些第二基板接墊424上形成一表面接合層426。
之后，請(qǐng)參考圖7B，在這些第二基板接墊424的表面接合層426上形成一焊罩層M1’。
之后，請(qǐng)參考圖7C，例如進(jìn)行光刻與蝕刻工藝以圖案化焊罩層M1’，使得焊罩層M1’具有多個(gè)開口O’以暴露表面接合層426的部分區(qū)域。
然后，請(qǐng)參考圖7D，進(jìn)行熱壓合工藝，使得這些凸塊430接合至表面接合層426。這些凸塊430與這些第一基板接墊422或這些第二基板接墊424的連接方式，以及這些凸塊430的熔點(diǎn)與熱壓合工藝的操作溫度的關(guān)系則同于第一實(shí)施例所述，故于此不再贅述。
接著，如同第一實(shí)施例所述的相對(duì)位置與方式而形成一底膠層450與多個(gè)電性接點(diǎn)460。
經(jīng)由上述步驟后，芯片封裝體400即可完成。
綜上所述，本發(fā)明的芯片封裝體及其制造方法可使得這些第二基板接墊上的表面接合層，在未與這些凸塊對(duì)應(yīng)連接的區(qū)域上，移除或被焊罩層所限制，所以在熱壓合工藝中，這些第二基板接墊上的表面接合層無法藉由表面張力作用，而沿著這些凸塊的側(cè)邊且朝向芯片的方向爬升。因此，這些第二基板接墊上的表面接合層不會(huì)污染芯片，進(jìn)而使得芯片封裝體可維持正常運(yùn)作的功能。
雖然本發(fā)明已以多個(gè)實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，包括一芯片，具有多個(gè)芯片接墊，所述芯片接墊配置于所述芯片的一表面上；一封裝基板，具有多個(gè)第一基板接墊、多個(gè)第二基板接墊與一表面接合層，所述第一基板接墊與所述第二基板接墊配置于所述封裝基板的一表面上，所述表面接合層配置于所述第一基板接墊與所述第二基板接墊上；以及多個(gè)凸塊，分別配置于所述芯片接墊與所述表面接合層之間，所述芯片與所述封裝基板是藉由所述凸塊而互相電連接，各所述第一基板接墊與所述凸塊之一電連接，且各所述第二基板接墊與所述凸塊的至少二電連接；其中各所述第二基板接墊具有一第一區(qū)域與一第二區(qū)域，且所述表面接合層覆蓋各所述第二基板接墊的所述第一區(qū)域。
2.如權(quán)利要求1所述的芯片封裝體，其中所述封裝基板包括一第一焊罩層，配置于所述第二基板接墊上且具有多個(gè)開口，其中配置于所述第二基板接墊上的所述表面接合層是位于所述開口內(nèi)。
3.如權(quán)利要求1所述的芯片封裝體，其中所述封裝基板包括一第一焊罩層，配置于所述第二基板接墊的所述表面接合層上，其中所述第一焊罩層具有多個(gè)開口以暴露所述表面接合層；其中所述表面接合層覆蓋各所述第二基板接墊的所述第二區(qū)域。
4.如權(quán)利要求3所述的芯片封裝體，其中所述封裝基板包括一第二焊罩層，配置于所述封裝基板的所述表面上且暴露出所述第一基板接墊與所述第二基板接墊。
5.如權(quán)利要求1所述的芯片封裝體，其中所述封裝基板包括一第一焊罩層，配置于所述第二基板接墊上且具有多個(gè)開口，其中配置于所述第二基板接墊上的所述表面接合層是位于所述開口內(nèi)。
6.如權(quán)利要求1所述的芯片封裝體，其中各所述第一基板接墊局部埋入所述凸塊之一。
7.如權(quán)利要求1所述的芯片封裝體，更包括一介金屬層，位于所述凸塊與所述表面接合層之間，且所述介金屬層的熔點(diǎn)小于所述凸塊的熔點(diǎn)。
8.如權(quán)利要求1所述的芯片封裝體，其中所述凸塊的材質(zhì)包括金、銅、錫或鎳。
9.如權(quán)利要求1所述的芯片封裝體，其中所述芯片接墊以面陣列的方式配置于所述芯片的所述表面上。
10.如權(quán)利要求1所述的芯片封裝體，其中所述表面接合層的厚度小于5微米。
全文摘要
一種芯片封裝體，其包括一芯片、一封裝基板與多個(gè)凸塊。芯片具有多個(gè)芯片接墊，這些芯片接墊配置于芯片的一表面上。封裝基板具有多個(gè)第一基板接墊、多個(gè)第二基板接墊與一表面接合層，這些第一基板接墊與這些第二基板接墊配置于封裝基板的一表面上，表面接合層配置于這些第一基板接墊與這些第二基板接墊上且覆蓋各個(gè)第二基板接墊的部分區(qū)域。這些凸塊分別配置于這些芯片接墊與表面接合層之間，芯片與封裝基板是藉由這些凸塊而互相電連接，各個(gè)第一基板接墊與這些凸塊之一電連接，且各個(gè)第二基板接墊與這些凸塊的至少二電連接。
文檔編號(hào)H01L23/48GK1851912SQ20061007380
公開日2006年10月25日 申請(qǐng)日期2006年3月30日 優(yōu)先權(quán)日2006年3月30日
發(fā)明者何昆耀, 宮振越, 張家榕 申請(qǐng)人:威盛電子股份有限公司