專利名稱：非易失性存儲器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體元件，且特別是涉及一種非易失性存儲器的制造方法。
背景技術(shù)：
非易失性存儲器元件由于具有可多次數(shù)據(jù)的存入、讀取、抹除等操作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，因此已成為個人計算機和電子設(shè)備所廣泛采用的一種存儲器元件。
典型的非易失性存儲器元件，一般是被設(shè)計成具有堆疊柵極(Stacked-Gate)結(jié)構(gòu)，其中包括以摻雜多晶硅制作的浮置柵極(Floating Gate)與控制柵極(Control Gate)。浮置柵極位于控制柵極和基底之間，且處于浮置狀態(tài)，沒有和任何電路相連接，而控制柵極則與字線(Word Line)相接，此外還包括隧穿氧化層(Tunneling Oxide)和柵間介電層(Inter-Gate Dielectric Layer)分別位于基底和浮置柵極之間以及浮置柵極和控制柵極之間。
在目前提高元件集成度的趨勢下，會依據(jù)設(shè)計規(guī)則縮小元件的尺寸，通常浮置柵極與控制柵極之間的柵極耦合率(Gate Coupling Ratio)越大，其操作所需的工作電壓將越低。而提高柵極耦合率的方法包括增加柵間介電層的電容或減少隧穿氧化層的電容。其中，增加柵間介電層電容的方法為增加控制柵極層與浮置柵極之間所夾的面積。然而，隨著半導體元件集成度增加，現(xiàn)有的堆疊柵極結(jié)構(gòu)，并無法增加控制柵極層與浮置柵極之間所夾的面積，而產(chǎn)生無法達到增加柵極耦合率以及增加元件集成度的問題。
另一方面，與非門(NAND)型陣列的閃存結(jié)構(gòu)是使各存儲單元串接在一起，其集成度與面積利用率比或非門(NOR)型陣列的閃存好，已經(jīng)廣泛地應(yīng)用在多種電子產(chǎn)品中。但是，在制作與非門型陣列閃存時，往往需要兩道以上的光掩模才能將浮置柵極與控制柵極定義出來。也就是說，需進行兩次以上的光刻、蝕刻工藝才能完成。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非易失性存儲器的制造方法，可以減少所使用的光掩模數(shù)，并且提高元件的集成度。
本發(fā)明的另一目的是提供一種非易失性存儲器的制造方法，可以增加浮置柵極與控制柵極之間所夾的面積，而提高柵極耦合率，并提升元件效能。
本發(fā)明提出一種非易失性存儲器的制造方法，包括下列步驟。首先，提供基底，此基底中已形成有往第一方向延伸的多個隔離結(jié)構(gòu)。這些隔離結(jié)構(gòu)突出于基底表面，且在隔離結(jié)構(gòu)之間的基底上已形成有第一掩模層。在基底上形成第二掩模層，此第二掩模層覆蓋住隔離結(jié)構(gòu)與第一掩模層。圖案化第二掩模層與第一掩模層，以形成往第二方向延伸的多個開口。這些開口暴露出部分基底表面與部分隔離結(jié)構(gòu)的表面，且第一方向與第二方向交錯。在基底上形成隧穿介電層后，在開口中形成分別具有凹陷部的多個筒狀浮置柵極，這些筒狀浮置柵極分別位于相鄰的兩隔離結(jié)構(gòu)與第一掩模層所包圍的位置上。在基底上形成柵間介電層。然后，在開口中分別形成多個控制柵極，這些控制柵極并填滿筒狀浮置柵極的凹陷部。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在開口中形成分別具有凹陷部的多個筒狀浮置柵極的步驟如下。先在基底上形成共形的第一導體層，并移除部分第一導體層，直到暴露出第二掩模層的表面。接著，在基底上形成犧牲材料層，并移除部分犧牲材料層，直到暴露出第二掩模層的表面。之后，移除部分第一導體層，直到暴露出隔離結(jié)構(gòu)的表面。然后，移除犧牲材料層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在開口中形成分別具有凹陷部的筒狀浮置柵極之后，還包括移除部分隔離結(jié)構(gòu)，使隔離結(jié)構(gòu)的頂部低于筒狀浮置柵極的頂部。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，上述的第一掩模層與基底之間還包括形成有墊層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在圖案化第二掩模層與第一掩模層的步驟之后與形成隧穿介電層的步驟之前，還包括移除部分墊層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，上述的墊層的材料與隔離結(jié)構(gòu)的材料相同。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在移除墊層的同時，還包括移除部分隔離結(jié)構(gòu)。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，上述的柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在基底上形成控制柵極的步驟之后，還包括移除第一掩模層與第二掩模層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在基底上形成控制柵極的步驟如下。先在基底上形成第二導體層，并以第二掩模層為終止層，移除部分第二導體層。
本發(fā)明提出一種非易失性存儲器的制造方法，包括下列步驟。首先提供基底，此基底中已形成有往第一方向延伸的多個隔離結(jié)構(gòu)。這些隔離結(jié)構(gòu)突出于基底表面，且隔離結(jié)構(gòu)之間的基底上已形成有第一掩模層。在基底上形成第二掩模層后，圖案化第二掩模層與第一掩模層，以形成往第二方向延伸的多個開口。這些開口暴露出部分基底表面與部分隔離結(jié)構(gòu)的表面，且第一方向與第二方向交錯。然后，依序在基底上形成隧穿介電層與共形的第一導體層。移除部分第一導體層，直到暴露出第二掩模層的表面后，在基底上形成犧牲材料層。然后，移除部分犧牲材料層，直到暴露出第一導體層的表面。之后，移除部分第一導體層，直到暴露出隔離結(jié)構(gòu)的表面，以形成分別具有凹陷部的多個筒狀導體塊。移除犧牲材料層，并在基底上形成柵間介電層。在基底上形成第二導體層，此第二導體層填入筒狀導體塊的凹陷部并填滿開口。之后，在第二導體層兩側(cè)的基底中形成多個摻雜區(qū)。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，上述的犧牲材料層的材料包括光致抗蝕劑材料。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，移除犧牲材料層之后，還包括移除部分隔離結(jié)構(gòu)，使隔離結(jié)構(gòu)的頂部低于筒狀導體塊的頂部。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在第一掩模層與基底之間還包括形成有墊層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在圖案化第二掩模層與第一掩模層的步驟之后與形成隧穿介電層的步驟之前，還包括移除部分墊層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，墊層的材料與隔離結(jié)構(gòu)的材料相同。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在移除墊層的同時，還包括移除部分隔離結(jié)構(gòu)。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在基底上形成第二導體層的步驟之后，還包括移除第一掩模層與第二掩模層。
依照本發(fā)明的優(yōu)選實施例所述的非易失性存儲器的制造方法，在基底上形成第二導體層的步驟如下。先在基底上形成第二導體層。然后，以第二掩模層為終止層，移除部分第二導體層。
本發(fā)明的非易失性存儲器的制造方法，由于利用第一掩模層與第二掩模層的形成，先定義出浮置柵極與控制柵極的圖案，而在后續(xù)制作浮置柵極與控制柵極時，可以利用第一掩模層與第二掩模層為自對準掩模，無須再進行光刻蝕刻等步驟，能夠減少工藝的光掩模數(shù)，進而節(jié)省制造成本。
而且，由于不必對于第一導體層、第二導體層直接進行光刻、蝕刻等步驟，因此，還可以避免由于線寬縮小所導致的在導體層之間形成微橋接的情形，進而預防短路現(xiàn)象。這也就是說，本發(fā)明所采用的存儲器的制造方法，可以制造線寬更窄的存儲器，達到提高元件集成度的功效。
此外，本發(fā)明的非易失性存儲器的制造方法，可制作出具有凹陷部的筒狀浮置柵極(導體塊)。而控制柵極填入筒狀浮置柵極的凹陷部，因此浮置柵極與控制柵極之間的面積可以增加，進而提升存儲器的柵極耦合率，降低存儲器在操作時所需的電壓，而提升元件的效能。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1A至圖1F為繪示本發(fā)明的實施例的一種非易失性存儲器的制造流程上視圖。
圖2A至圖2F為分別繪示圖1A至圖1F中沿A-A’線的剖面示意圖。
圖3A至圖3F為分別繪示圖1A至圖1F中沿B-B’線的剖面示意圖。
圖4A至圖4F為分別繪示圖1A至圖1F中沿C-C’線的剖面示意圖。
簡單符號說明100基底102隔離結(jié)構(gòu)104有源區(qū)106墊層108、110掩模層112開口114凹陷116隧穿介電層118、128、128a導體層118a筒狀導體塊120犧牲材料層122凹陷部124下凹126柵間介電層130摻雜區(qū)具體實施方式
圖1A至圖1F為繪示本發(fā)明的實施例的一種非易失性存儲器的制造流程上視圖。圖2A至圖2F2分別繪示圖1A至圖1F中沿A-A’線的剖面示意圖。圖3A至圖3F為分別繪示圖1A至圖1F中沿B-B’線的剖面示意圖。圖4A至圖4F為分別繪示圖1A至圖1F中沿C-C’線的剖面示意圖。其中，A-A’線是沿著字線的切線；B-B’線是沿著有源區(qū)的切線；C-C’是沿著隔離結(jié)構(gòu)的切線。
本發(fā)明所提出的非易失性存儲器的制造方法例如是適用于形成與非門型陣列的閃存，當然，此制造方法亦可用于形成其它種類的非易失性存儲器。
請參照圖1A、圖2A、圖3A與圖4A，首先提供基底100?；?00例如是硅基底。在基底100中已形成有多個隔離結(jié)構(gòu)102，這些隔離結(jié)構(gòu)102突出于基底100表面，以定義出有源區(qū)104。
隔離結(jié)構(gòu)102例如是往X方向延伸。隔離結(jié)構(gòu)102之間的基底100上已形成有墊層106與掩模層108。隔離結(jié)構(gòu)102例如是淺溝槽隔離結(jié)構(gòu)，其形成方法例如是先在基底100上依序形成整層墊層106與整層掩模層108，之后圖案化掩模層108與墊層106，以形成暴露基底100的開口(未繪示)。然后，以掩模層108為掩模蝕刻基底100，而在基底100中形成多個溝槽(未繪示)，之后再于溝槽中填入絕緣材料而形成之。
墊層106的材料例如是氧化硅，其形成方法例如是熱氧化法。掩模層108的材料例如是氮化硅，其形成方法例如是化學氣相沉積法。溝槽中所填入的絕緣材料例如是氧化硅。
接著，在基底100上形成另一層掩模層110。掩模層110的材料可以是與掩模層108相同的材料，例如是氮化硅，其形成方法例如是化學氣相沉積法。而且，掩模層108與掩模層110的材料與隔離結(jié)構(gòu)102的材料具有不同的蝕刻選擇性。
請參照圖1B、圖2B、圖3B與圖4B，圖案化掩模層110與掩模層108，形成多個開口112。這些開口112例如是往Y方向延伸，并暴露出部分墊層106的表面與部分隔離結(jié)構(gòu)102的表面。圖案化掩模層110與掩模層108的方法例如是利用光刻蝕刻工藝而形成之。由于掩模層110與掩模層108的材料與隔離結(jié)構(gòu)102的材料具有不同的蝕刻選擇性，因此隔離結(jié)構(gòu)102不會受到蝕刻，而得以保留下來。
請參照圖1C、圖2C、圖3C與圖4C，移除墊層106。移除墊層106的方法例如是濕式蝕刻法。在本實施例中，由于隔離結(jié)構(gòu)102的材料與墊層106的材料相同，因此在移除墊層106的同時，也會移除掉部分的隔離結(jié)構(gòu)102，而形成如圖2C中的凹陷114，并使兩相鄰隔離結(jié)構(gòu)102的突出基底100表面部分的間距變大。
接著，在基底100上形成一層隧穿介電層116。隧穿介電層116的材料例如是氧化硅。隧穿介電層116的形成方法例如是熱氧化法。
然后，在基底100上形成一層導體層118。導體層118例如是共形于基底100表面。導體層118的材料例如是摻雜多晶硅，其形成方法例如是利用化學氣相沉積法形成一層未摻雜多晶硅層后(未繪示)，進行離子注入步驟以形成之；或者是采用臨場注入摻雜物的方式以化學氣相沉積法形成之。然后，移除部分導體層118直到暴露出掩模層110的表面。移除部分導體層118的方法例如是化學機械研磨法。而且，在以化學機械研磨法移除部分導體層118時，例如是以掩模層110作為研磨終止層。此外，掩模層110表面高于隔離結(jié)構(gòu)102表面，因此隔離結(jié)構(gòu)102上方的導體層118將不會完全被化學機械研磨法移除。
然后，在基底100上形成一層犧牲材料層120，此犧牲材料層120填滿開口112。犧牲材料層120的材料例如是光致抗蝕劑材料或底層抗反射蝕刻材料。犧牲材料層120的形成方法例如是旋轉(zhuǎn)涂布法。
然后，請參照圖1D、圖2D、圖3D與圖4D，移除部分犧牲材料層120直到暴露出掩模層110的表面。移除部分犧牲材料層120的方法例如是化學機械研磨法。而且，在以化學機械研磨法移除部分犧牲材料層120時，例如是以隔離結(jié)構(gòu)102上方的導體層118作為研磨終止層。
之后，移除隔離結(jié)構(gòu)102上的導體層118，使導體層118的表面等于隔離結(jié)構(gòu)102的表面(未繪示)，而使導體層118被分隔成分別具有凹陷部122的多個筒狀導體塊118a。移除部分導體層118的方法例如是以犧牲材料層120為掩模進行回蝕刻法。此時，相鄰的兩隔離結(jié)構(gòu)102與相鄰的兩掩模層108分隔出筒狀導體塊118a，此筒狀導體塊118a即作為浮置柵極之用。亦即，本發(fā)明的筒狀導體塊118a分別位于相鄰的兩隔離結(jié)構(gòu)102與掩模層108所包圍的位置上。
然后，請參照圖1E、圖2E、圖3E與圖4E，移除犧牲材料層120。移除犧牲材料層120的方法例如是濕式去光致抗蝕劑法。接著，移除部分隔離結(jié)構(gòu)102，使隔離結(jié)構(gòu)102的頂面低于筒狀導體塊118a的頂面，而形成如圖2E與圖4E中的下凹124。移除部分隔離結(jié)構(gòu)102的方法例如是蝕刻法。
接著，在基底100上形成柵間介電層126。柵間介電層126的材料例如是氧化硅/氮化硅/氧化硅，其形成方法例如是利用化學氣相沉積法依序形成一層氧化硅層、一層氮化硅與一層氧化硅層。當然，柵間介電層126的材料還可以是氧化硅、氮化硅或氧化硅/氮化硅等材料，其形成方法例如是依照其材料以不同的反應(yīng)氣體進行化學氣相沉積法。
之后，在基底100上形成填滿開口112的另一層導體層128。導體層128并填滿筒狀導體塊118a的凹陷部122。
導體層128的材料例如是金屬、金屬硅化物或摻雜多晶硅等適當?shù)膶w材料。導體層128的形成方法例如是依其材料選用物理氣相沉積法或化學氣相沉積法。
接著，請參照圖1F、圖2F、圖3F與圖4F，移除部分導體層128，而形成只位于開口112內(nèi)的導體層128a。導體層128a即作為控制柵極之用。移除部分導體層128的方法例如是化學機械研磨法或是回蝕刻法。在移除部分導體層128時，例如是以掩模層110作為研磨終止層或蝕刻終止層。而且，在移除部分導體層128時，由于柵間介電層126的厚度不大，因此掩模層110上的柵間介電層126也可能會一并被移除。此外，掩模層110表面高于浮置柵極118a，因此導體層128a在圖2F中為連續(xù)無間斷的控制柵極。
接著，移除掩模層110、掩模層108后，在導體層128a兩側(cè)的基底100中形成多個摻雜區(qū)130。移除掩模層110、掩模層108與墊層106的方法例如是干式或濕式蝕刻法。摻雜區(qū)130的形成方法例如是以導體層128a為掩模，進行摻雜物注入工藝，注入的摻雜物例如是N型摻雜物。當然移除墊層106，其端視工藝的需求而定。至于后續(xù)完成非易失性存儲器的工藝為本領(lǐng)域技術(shù)人員所周知，在此不再贅述。
本發(fā)明提出的非易失性存儲器的制造方法，利用制作字線的光掩模圖案化掩模層110、掩模層108，而先將欲形成的柵極圖案定義出來，再依序形成浮置柵極(導體層118a)與控制柵極(導體層128a)。由于柵極的圖案已經(jīng)定義，因此浮置柵極與控制柵極的形成僅需利用掩模層110、掩模層108的自對準掩模，無須再進行光刻蝕刻等步驟，可以節(jié)省光掩模數(shù)目與成本。
而且，本發(fā)明的非易失性存儲器的制造方法，可制作出具有凹陷部的筒狀浮置柵極(導體層118a)，而控制柵極(導體層128a)填入筒狀浮置柵極(導體層118a)的凹陷部。因此浮置柵極(導體層118a)與控制柵極(導體層128a)之間的面積可以增加，進而提升存儲器的柵極耦合率。同樣的，凹陷114與下凹124的形成，也都可以增加浮置柵極(導體層118a)與控制柵極(導體層128a)之間的面積，進而提升存儲器的柵極耦合率。柵極耦合率(Coupling Ratio)值越高，則存儲器在操作時所需的電壓越低，元件的效率也會隨之提高。
綜上所述，本發(fā)明利用掩模層的形成，先定義出浮置柵極與控制柵極的圖案，而在后續(xù)制作浮置柵極與控制柵極時，可以利用掩模層為自對準掩模，無須再進行光刻蝕刻等步驟，能夠減少工藝的光掩模數(shù)，進而節(jié)省制造成本。
而且，由于不必對在導體層直接進行光刻、蝕刻等步驟，因此，還可以避免由于線寬縮小所導致在導體層之間形成微橋接的情形，進而預防短路現(xiàn)象。這也就是說，本發(fā)明所采用的存儲器的制造方法，可以制造線寬更窄的存儲器，達到提高元件集成度的功效。
此外，本發(fā)明的非易失性存儲器的制造方法，可制作出具有凹陷部的筒狀浮置柵極。而控制柵極填入筒狀浮置柵極的凹陷部，因此浮置柵極與控制柵極之間的面積可以增加，進而提升存儲器的柵極耦合率，降低存儲器在操作時所需的電壓，而提升元件的效能。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當以后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種非易失性存儲器的制造方法，包括提供基底，所述基底中已形成有往第一方向延伸的多個隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)在所述基底表面突出，且所述隔離結(jié)構(gòu)之間的所述基底上已形成有第一掩模層；在所述基底上形成第二掩模層，所述第二掩模層覆蓋住所述隔離結(jié)構(gòu)與所述第一掩模層；圖案化所述第二掩模層與所述第一掩模層，形成往第二方向延伸的多個開口，所述開口暴露出部分所述基底表面與部分所述隔離結(jié)構(gòu)的表面，所述第一方向與所述第二方向交錯；在所述基底上形成隧穿介電層；在所述開口中形成分別具有凹陷部的多個筒狀浮置柵極，所述筒狀浮置柵極分別位在相鄰的兩所述隔離結(jié)構(gòu)與所述第一掩模層所包圍的位置上；在所述基底上形成柵間介電層；以及在所述開口中分別形成多個控制柵極，所述控制柵極并填滿所述筒狀浮置柵極的所述凹陷部。
2.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中在所述開口中形成分別具有所述凹陷部的多個筒狀浮置柵極的步驟包括在所述基底上形成共形的第一導體層；移除部分所述第一導體層，直到暴露出所述第二掩模層的表面；在所述基底上形成犧牲材料層；移除部分所述犧牲材料層，直到暴露出所述第二掩模層的表面；移除部分所述第一導體層，直到暴露出所述隔離結(jié)構(gòu)的表面；以及移除所述犧牲材料層。
3.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中在所述開口中形成分別具有所述凹陷部的所述筒狀浮置柵極之后，還包括移除部分所述隔離結(jié)構(gòu)，使所述隔離結(jié)構(gòu)的頂部低在所述筒狀浮置柵極的頂部。
4.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中在所述第一掩模層與所述基底之間還包括形成有墊層。
5.如權(quán)利要求4所述的非易失性存儲器的制造方法，其中在圖案化所述第二掩模層與所述第一掩模層的步驟之后與形成所述隧穿介電層的步驟之前，還包括移除部分所述墊層。
6.如權(quán)利要求4所述的非易失性存儲器的制造方法，其中所述墊層的材料與所述隔離結(jié)構(gòu)的材料相同。
7.如權(quán)利要求5所述的非易失性存儲器的制造方法，其中在移除所述墊層的同時，還包括移除部分所述隔離結(jié)構(gòu)。
8.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中所述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
9.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中在所述基底上形成所述控制柵極的步驟之后，還包括移除所述第一掩模層與所述第二掩模層。
10.如權(quán)利要求1所述的非易失性存儲器的制造方法，其中在所述基底上形成所述控制柵極的步驟包括在所述基底上形成第二導體層；以及以所述第二掩模層為終止層，移除部分所述第二導體層。
11.一種非易失性存儲器的制造方法，包括提供一基底，所述基底中已形成有往第一方向延伸的多個隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)在所述基底表面突出，且所述隔離結(jié)構(gòu)之間的所述基底上已形成有第一掩模層；在所述基底上形成第二掩模層；圖案化所述第二掩模層與所述第一掩模層，形成往第二方向延伸的多個開口，所述開口暴露出部分所述基底表面與部分所述隔離結(jié)構(gòu)的表面，所述第一方向與所述第二方向交錯；在所述基底上形成隧穿介電層；在所述基底上形成共形的第一導體層；移除部分所述第一導體層，直到暴露出所述第二掩模層的表面；在所述基底上形成犧牲材料層；移除部分所述犧牲材料層，直到暴露出所述第一導體層的表面；移除部分所述第一導體層，直到暴露出所述隔離結(jié)構(gòu)的表面，以形成分別具有一凹陷部的多個筒狀導體塊；移除所述犧牲材料層；在所述基底上形成柵間介電層；在所述基底上形成第二導體層，所述第二導體層填入所述筒狀導體塊的所述凹陷部并填滿所述開口；以及在所述第二導體層兩側(cè)的所述基底中形成多個摻雜區(qū)。
12.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中所述犧牲材料層的材料包括光致抗蝕劑材料。
13.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中移除所述犧牲材料層之后，還包括移除部分所述隔離結(jié)構(gòu)，使所述隔離結(jié)構(gòu)的頂部低在所述筒狀導體塊的頂部。
14.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中在所述第一掩模層與所述基底之間還包括形成有墊層。
15.如權(quán)利要求14所述的非易失性存儲器的制造方法，其中在圖案化所述第二掩模層與所述第一掩模層的步驟之后與形成所述隧穿介電層的步驟之前，還包括移除部分所述墊層。
16.如權(quán)利要求14所述的非易失性存儲器的制造方法，其中所述墊層的材料與所述隔離結(jié)構(gòu)的材料相同。
17.如權(quán)利要求15所述的非易失性存儲器的制造方法，其中在移除所述墊層的同時，還包括移除部分所述隔離結(jié)構(gòu)。
18.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中所述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
19.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中在所述基底上形成所述第二導體層的步驟之后，還包括移除所述第一掩模層與所述第二掩模層。
20.如權(quán)利要求11所述的非易失性存儲器的制造方法，其中在所述基底上形成所述第二導體層的步驟包括在所述基底上形成所述第二導體層；以及以所述第二掩模層為終止層，移除部分所述第二導體層。
全文摘要
一種非易失性存儲器的制造方法。首先提供已形成有多個隔離結(jié)構(gòu)的基底，這些隔離結(jié)構(gòu)突出于基底表面，且隔離結(jié)構(gòu)之間的基底上已形成有第一掩模層。接著在基底上形成第二掩模層。之后，圖案化第二掩模層與第一掩模層，形成多個開口，開口暴露出部分基底表面與隔離結(jié)構(gòu)表面。繼而在基底上形成隧穿介電層與具有凹陷部的筒狀浮置柵極，所述筒狀浮置柵極分別位于相鄰的兩隔離結(jié)構(gòu)與第一掩模層所包圍的位置上。然后在基底上形成柵間介電層。再在基底上形成控制柵極，填滿開口。
文檔編號H01L21/336GK101064284SQ20061007705
公開日2007年10月31日 申請日期2006年4月26日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者張格滎, 張骕遠 申請人:力晶半導體股份有限公司