專利名稱：半導(dǎo)體器件及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到電子學(xué)，更確切地說是涉及到半導(dǎo)體器件和結(jié)構(gòu)的制作方法。
背景技術(shù)：
半導(dǎo)體工業(yè)曾經(jīng)采用了各種半導(dǎo)體方法來在半導(dǎo)體管芯上生產(chǎn)互補金屬氧化物半導(dǎo)體(NOS)晶體管以及在同一個半導(dǎo)體管芯上生產(chǎn)MOS和雙極晶體管。二種半導(dǎo)體器件之間的隔離通常是結(jié)隔離或介質(zhì)隔離二者之一或它們的組合。結(jié)隔離依賴于晶體管被制作成總是在器件之間存在著一個反偏置的結(jié)來阻斷器件之間不希望有的電流。對于阻斷不希望有的電流的第二限制在于，從一個反偏置的結(jié)擴展的耗盡可能不達(dá)及任何其它結(jié)的耗盡區(qū)。對于阻斷不希望有的電流的第三限制在于，任何寄生PNP或NPN器件的雙極效應(yīng)必須小，換言之，要求抗閉鎖。例如，二個N-MOS器件可能位于同一個P型阱中并被彼此結(jié)隔離，只要P型阱電壓等于或低于二個N型源區(qū)和二個N型漏區(qū)的電壓以及擴展于二個器件之間的P-N結(jié)耗盡不接觸即可。第二例子是，N-MOS和P-MOS器件被彼此結(jié)隔離，只要P-MOS器件的N型阱區(qū)的電壓高于N-MOS的P型阱區(qū)的電壓即可，而且，由N-MOS漏、N-MOS P型阱、以及P-MOS N型阱構(gòu)成的寄生器件中的電流可忽略。第三例子是，雙極器件通?？偸切枰黾右粋€特別的區(qū)域來確保反向偏置的結(jié)在所有時間達(dá)到結(jié)隔離，亦即，除了發(fā)射極/基極或基極/收集極結(jié)之外，還需要另一個結(jié)。此結(jié)可以是發(fā)射極/隔離結(jié)、基極/隔離結(jié)、或收集極/隔離結(jié)。
結(jié)隔離半導(dǎo)體器件的實現(xiàn)局限于具有常常稱為沉坑區(qū)的CMOS器件的淺擴散場注入?yún)^(qū)或深擴散隔離區(qū)的薄場氧化物層。對于包括MOS晶體管的器件，這種深度典型地小于1微米的淺的擴散場注入不提供恰當(dāng)隔離和閉鎖保護(hù)。這些沉坑區(qū)要求大的擴散源掩模開口，致使擴散不用限制源。而且，摻雜區(qū)的寬度典型地約為垂直擴散的140％。在操作過程中，寬度增大了大約另外的30％，致使沉坑區(qū)的電學(xué)寬度大致相同于沉坑區(qū)的深度。于是，器件間距必須為電耗盡擴展而包括額外的空間。這些問題限制了采用沉坑區(qū)的工藝的集成密度和按比例縮小能力。此外，由于MOS器件依賴于淺擴散場注入?yún)^(qū)，故MOS器件的設(shè)計尺度為限制閉鎖條件而具有明顯的局限性。例如，閉鎖尺度要求N溝道源/漏擴散與P溝道源/漏擴散之間有大的間距。于是，源和漏擴散就可能不在其各自阱的邊沿上。這些尺度對于靠近電路輸入或輸出的器件特別大。這種閉鎖尺度還限制了MOS器件的按比例縮小，并降低了集成密度。
氧化物襯里的溝槽隔離被用于某些雙極應(yīng)用中。氧化物襯里的溝槽提供了與介質(zhì)隔離相關(guān)的低的寄生和較小的間距尺度。氧化物襯里的溝槽不明顯地降低各晶體管之間的串?dāng)_即交流載流子流。此外，本征雙極器件不可按比例縮小，故氧化物襯里的溝槽不導(dǎo)致尺寸和成本降低。
因此，對于提供改善了的閉鎖保護(hù)、提供半導(dǎo)體管芯上各晶體管之間改善了的隔離、盡可能減小空間利用以提供高集成密度的半導(dǎo)體器件及其工藝，存在著需求。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底表面上形成第二導(dǎo)電類型的第一區(qū)；用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)的第一部分；在第一區(qū)的第一部分上形成第一電器件；以及在第一區(qū)第一部分外面的第一區(qū)第二部分上形成第二電器件。
根據(jù)本發(fā)明的另一方面，提供一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底表面上形成第二導(dǎo)電類型的第一區(qū)，此第二導(dǎo)電類型與第一導(dǎo)電類型相反；用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)的第一部分，包括形成延伸穿過場隔離區(qū)的一部分且延伸第一距離而進(jìn)入襯底中的溝槽，其中，至少一部分第二半導(dǎo)體材料與一部分第一區(qū)形成P-N結(jié)；在第一區(qū)的第一部分中形成第一雙極晶體管的至少一部分；在第一區(qū)第一部分外面的第一區(qū)第二部分中形成第一MOS晶體管的至少一部分；在形成第一MOS晶體管的有源區(qū)之后在重疊第一雙極晶體管的該部分的有源區(qū)和第一MOS晶體管的有源區(qū)的第一區(qū)上形成保護(hù)層；以及形成穿過保護(hù)層且暴露一部分第一區(qū)的第一開口，其中，第一開口重疊第一雙極晶體管的該部分且留下重疊第一MOS晶體管有源區(qū)的保護(hù)層。
根據(jù)本發(fā)明的另一方面，提供一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底第一部分的表面上形成場隔離區(qū)；用填充有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞襯底的第一部分，包括形成延伸穿過一部分場隔離區(qū)且延伸第一距離而進(jìn)入到襯底中的溝槽，其中，至少一部分第二半導(dǎo)體材料與一部分襯底形成P-N結(jié)；在襯底的第一部分中形成第一MOS晶體管的至少一部分；以及在襯底第一部分外面的襯底的第二部分中形成第一電器件。


圖1示出了根據(jù)本發(fā)明的半導(dǎo)體器件實施方案的局部放大剖面圖；圖2示出了圖1的半導(dǎo)體器件的局部放大剖面圖，示出了根據(jù)本發(fā)明的圖1半導(dǎo)體器件制作方法實施方案的早期階段部分；圖3-12示出了圖1的半導(dǎo)體器件的局部放大剖面圖，示出了根據(jù)本發(fā)明的圖1半導(dǎo)體器件制作方法實施方案的后續(xù)各階段部分；而圖13-16示出了圖1的半導(dǎo)體器件的局部放大剖面圖，示出了根據(jù)本發(fā)明的圖1半導(dǎo)體器件制作方法一個變通實施方案的各階段部分。
圖17示意性地示出了根據(jù)本發(fā)明與圖1的半導(dǎo)體器件一起在半導(dǎo)體襯底上形成的無源器件一部分的實施方案。
為了描述的簡明，各圖中的元件無須按比例，且不同圖中的相同參考號表示相同的元件。此外，為了簡單起見，省略了對眾所周知步驟和元件的描述和細(xì)節(jié)。雖然此處器件被解釋為某些N溝道或P溝道器件，但本技術(shù)領(lǐng)域的一般熟練人員可以理解的是，根據(jù)本發(fā)明，互補器件也是可能的。為了附圖清晰起見，器件結(jié)構(gòu)的摻雜區(qū)被示為通常具有直線邊沿和精確的邊角。但本技術(shù)的熟練人員可以理解的是，由于摻雜劑的擴散和激活，摻雜區(qū)的邊沿通常不是直線，且邊角也不是精確的角度。
具體實施例方式
圖1示出了半導(dǎo)體器件25的實施方案的局部放大剖面圖，此半導(dǎo)體器件25具有改進(jìn)了的抗閉鎖性和器件25的元件之間的電隔離，具有高的密度，且具有改進(jìn)了的閉鎖保護(hù)。器件25包括多個有源電器件，包括制作在半導(dǎo)體襯底40上的晶體管。如以后將要看到的那樣，器件25還包括多個無源電器件。器件25包括都形成在襯底40上的雙極晶體管26、第一MOS晶體管27、以及第二MOS晶體管28。本技術(shù)領(lǐng)域熟練人員可以理解的是，器件25可以具有數(shù)目大得多的晶體管26、27、28，但為了清晰起見，圖中僅僅示出了3個晶體管。此外，晶體管26、27、28可以是器件25的數(shù)字電路或模擬電路的晶體管。器件25還可以包括諸如其它類型的晶體管和二極管之類的其它有源元件以及諸如電容器和電阻器之類的無源元件，為清晰起見而沒有示出它們。
器件25包括第一隔離溝槽34，第一隔離溝槽34被形成為環(huán)繞其中制作晶體管26的襯底40第一部分外圍，以便將晶體管26隔離于晶體管27和28。溝槽34典型地延伸進(jìn)入到襯底40中，并沿基本上平行于襯底40表面的方向延伸跨越襯底40，以便環(huán)繞襯底40第一部分外圍，從而環(huán)繞晶體管26外圍。晶體管28被制作在襯底40的第二部分中，襯底40的第二部分被第二隔離溝槽35環(huán)繞。溝槽35典型地垂直延伸進(jìn)入到襯底40中，而且也沿基本上平行于襯底40表面的方向延伸跨越襯底40，以便環(huán)繞襯底40第二部分外圍，從而環(huán)繞晶體管28外圍。如以后將要看到的那樣，溝槽35改善了晶體管28的閉鎖保護(hù)。晶體管27通常被制作在襯底40的第三部分中，不在各隔離溝槽34或35所環(huán)繞的襯底40的第一或第二部分內(nèi)。晶體管27典型地不被溝槽34和35那樣的隔離溝槽環(huán)繞。箭頭31、29、30以一般的方式指出了襯底41的各個第一、第二、以及第三部分。以下對其中晶體管26是NPN雙極晶體管、晶體管27是N溝道MOS晶體管、而晶體管28是P溝道MOS晶體管的器件25的實施方案，來描述器件25及其制作方法的實施方案。但本技術(shù)領(lǐng)域的熟練人員可以理解的是，可以將半導(dǎo)體材料的導(dǎo)電類型反轉(zhuǎn)過來，以形成互補類型的晶體管。
圖2示出了半導(dǎo)體器件25的局部放大剖面圖，示出了制作器件25的方法的實施方案的早期階段部分。此描述將參照圖1和圖2。器件25被制作在塊材半導(dǎo)體襯底41上，塊材半導(dǎo)體襯底41典型地是具有峰值摻雜濃度約為接近本征至每立方厘米1×1019原子的P型襯底。若埋置層的摻雜較輕，則襯底41的峰值摻雜可以較高。第一埋置層43通常被形成在其中制作晶體管26的襯底41第一部分內(nèi)的襯底41表面上，而第二埋置層44可以被形成在其中制作晶體管28的襯底41第二部分內(nèi)的襯底41表面上。埋置層43和44典型地是用離子注入或本技術(shù)領(lǐng)域熟練人員眾所周知的其它相似技術(shù)形成的襯底41表面上的N型區(qū)。在將用來形成層43和44的摻雜劑置于襯底41內(nèi)之后，對襯底41進(jìn)行退火，以便激活摻雜劑。然后，外延層42通常被形成在襯底41的表面上，并重疊埋置層43和44。層42典型地是峰值摻雜濃度小于大約每立方厘米1×1019原子的N型層。
圖3示出了器件25在其制作方法實施方案的后續(xù)階段的局部放大剖面圖。在形成層42之后，可以用掩模來暴露重疊部分層43的部分層42。層42的暴露部分被摻雜，以便在層42和相鄰層43內(nèi)形成晶體管26的收集極接觸區(qū)46。區(qū)域46典型地被摻雜成峰值摻雜濃度高于層42的N型。隨后，此掩模被清除，另一掩模被用來暴露部分其中制作晶體管27的襯底41的第三部分。襯底40第三部分的暴露部分被摻雜，以便形成P型區(qū)48。隨后，清除此掩模，第三掩模被用來暴露襯底40第二部分內(nèi)重疊層44的部分層42。襯底40的暴露部分被摻雜，以便在層42和相鄰層44內(nèi)形成N型區(qū)47。在形成區(qū)域47之后，第三掩模被清除，第四掩模被用來暴露重疊區(qū)域48的外端即遠(yuǎn)端的部分襯底40。場閾值調(diào)節(jié)區(qū)49通過第四掩模被形成，使區(qū)域49被形成在層42內(nèi)并與襯底41和區(qū)域48的外端即遠(yuǎn)端相鄰。第四掩模被清除，第五掩模被用來暴露其中要形成場氧化物區(qū)的襯底40的表面，例如接觸區(qū)46與晶體管26其它部分之間，并圍繞晶體管26、27、28的外側(cè)邊沿。襯底40的暴露部分被氧化，以便形成場氧化物區(qū)或場氧化物51、52、53、54、55。通常用LOCOS或多緩沖層LOCOS技術(shù)或淺溝槽隔離或本技術(shù)領(lǐng)域熟練人員眾所周知的其它相似技術(shù)，來形成場氧化物51、52、53、54、55。第五掩模隨后被清除，以便于后續(xù)的操作。
圖4示出了器件25在其制作方法實施方案的后續(xù)階段的局部放大剖面圖。掩模層56可以被形成在襯底40上，以便于形成用于隔離溝槽34和35的開口。掩模層56典型地是氮化硅層或由氧化硅層覆蓋的氮化硅層。第一開口可以通過在場氧化物51和53上方的掩模層56被形成并圍繞其中制作晶體管26的襯底40第一部分外圍延伸，而第二開口可以通過在場氧化物54和55上方的掩模層56被形成并圍繞其中制作晶體管27的襯底40第二部分外圍延伸。利用層56中的第一開口，開口58可以被形成為延伸通過場氧化物51和53，通過外延層42，以及延伸第一距離63進(jìn)入到襯底40中。同時，層56的第二開口被用來方便形成通過場氧化物54和55、通過外延層42、以及延伸第一距離63進(jìn)入到襯底40的開口59。利用本技術(shù)領(lǐng)域熟練人員眾所周知的溝槽形成方法，來形成開口58和59。開口58和59典型地具有非常小的寬度64。寬度64的范圍通常在用來制作器件25的光刻設(shè)備的最小分辨率直至不大于場氧化物51-55寬度的尺寸之間。在大多數(shù)實施方案中，寬度64不大于且典型地大大小于距離63數(shù)值的80％，致使溝槽34和35占據(jù)非常小的面積，從而對器件25的封裝密度影響盡可能小。如以下將要看到的那樣，形成距離63來確保開口58和59至少延伸達(dá)及襯底41，并典型地延伸進(jìn)入到襯底40大約1-8微米。用摻雜類型與層42相反的高摻雜半導(dǎo)體材料60來填充開口58和59，以便在層42與溝槽34和35之間形成P-N結(jié)。摻雜的半導(dǎo)體材料60的摻雜濃度大于諸如層42相鄰部分之類的相鄰材料的摻雜濃度，且此摻雜濃度被形成為在整個材料60中基本上恒定。此基本上恒定的摻雜典型地在大約每立方厘米1×1018～1×1021原子的范圍內(nèi)，且優(yōu)選被摻雜到用作材料60的材料飽和。目的是為了形成材料60，使選擇的摻雜濃度被形成為在材料60內(nèi)基本上恒定。但如本技術(shù)眾所周知的那樣，總是存在著一些妨礙摻雜完全恒定的少許變化。本技術(shù)認(rèn)為直至大約10％的變化都被認(rèn)為是偏離準(zhǔn)確恒定理想目標(biāo)的合理變化。此外，眾所周知，由于外擴散和其它眾所周知的原因，摻雜濃度可以沿材料60與襯底41和層42的界面外邊沿變化。材料60典型地是摻雜的多晶硅，但也可以是諸如外延硅或?qū)щ娋酆衔镏惖钠渌鼘?dǎo)電材料。如以下將要看到的那樣，形成相鄰區(qū)域48的P-N結(jié)改善了抗閉鎖性。材料60的高摻雜有助于在材料60與層42界面處提供具有大勢阱的P-N結(jié)，以便防止載流子在器件25上的晶體管26與其它有源和無源元件之間流動并防止載流子從晶體管27通過襯底40流到器件25上的其它有源和無源元件。通過場氧化物51、53、54、55的上表面延伸出來的材料60部分，典型地可以用腐蝕方法來清除，使材料60能夠與其中形成溝槽34和35的材料的頂部表面基本上共平面，例如與場氧化物51、53、54、55的頂部表面共平面。用來填充具有小到大約0.1微米的開口的溝槽的技術(shù)，在本技術(shù)中是眾所周知的。
圖5示出了器件25在其制作方法實施方案的另一后續(xù)階段的局部放大剖面圖。絕緣體61被形成來覆蓋材料60，以便將溝槽34和35電隔離于隨后要形成在場氧化物51、53、54、55頂部上的材料。在優(yōu)選實施方案中，部分材料60被氧化形成絕緣體61。掩模層56稍后被清除。襯底40的表面在掩模層56下方可以具有氧化物層。在此情況下，此氧化物層典型地被清除。晶體管27和28的溝道區(qū)閾值調(diào)節(jié)被形成。晶體管28的溝道區(qū)閾值調(diào)節(jié)65被形成在區(qū)域47的表面上。為了形成調(diào)節(jié)65，掩模被典型地用于具有至少暴露場氧化物54與55之間的部分區(qū)域47的開口的襯底40上。N型摻雜劑隨后通過掩模中的開口被形成為延伸進(jìn)入到區(qū)域47中。調(diào)節(jié)65的摻雜濃度被選擇來提供器件的恰當(dāng)工作。此掩模被清除，并采用至少暴露場氧化物53與54之間的部分區(qū)域48的另一掩模。P型摻雜劑被形成為通過掩模中的開口延伸進(jìn)入到區(qū)域48中，以便形成晶體管27的閾值調(diào)節(jié)66。此掩模被清除，以便暴露襯底40的表面，且柵絕緣體掩模被用來至少暴露重疊區(qū)域47和48的部分襯底40表面。晶體管27和28的柵絕緣體62被形成在暴露的襯底40表面上。絕緣體62也可以被形成為重疊區(qū)域46。然后，柵材料層68被涂敷到襯底40上，且保護(hù)層69被涂敷到柵材料層68上。在優(yōu)選實施方案中，層68的材料是多晶硅，而保護(hù)層69是二氧化硅。如以下將要看到的那樣，一旦形成了柵材料層68，就在不大于大約900℃的溫度與大約30分鐘的時間溫度組合下，或在1025℃與大約30秒鐘的時間溫度組合下，執(zhí)行后續(xù)的操作，以便不干擾先前被置于襯底40內(nèi)的摻雜劑，例如層43和44、區(qū)域46、47、48、49的摻雜劑以及溝槽34和35的摻雜劑。
圖6示出了器件25在其制作方法實施方案的進(jìn)一步階段的局部放大剖面圖。柵材料層68和保護(hù)層69被圖形化，除了留下重疊區(qū)域48和47的層68的部分71和72外，清除其余的柵材料層68和保護(hù)層69，而層68留下的部分71和72是晶體管27和28所需要的柵。柵，因而也是部分71和72，典型地基本上對中于區(qū)域47和48，但在諸如需要更高的擊穿電壓之類的某些實施方案中，也可以偏離于中心。絕緣體73和74被分別形成在部分71和72的側(cè)壁和頂部表面上，以便形成保護(hù)層，使器件25制作方法中的后續(xù)步驟更方便。在優(yōu)選實施方案中，可以借助于對各部分71和72的側(cè)壁和頂部表面進(jìn)行氧化，來形成絕緣體73和74。然后，氮化硅層75被形成來覆蓋襯底40的表面，包括覆蓋柵部分71和72以及絕緣體73和74。部分71和72與各個絕緣體73和74以及覆蓋絕緣體73和74的部分層75一起，分別構(gòu)成了各個晶體管27和28的柵結(jié)構(gòu)70和80。此外，部分層68也可以留在襯底40表面上的別處，以便在襯底40的表面上構(gòu)成電阻器(未示出)。也可以用層75覆蓋這些電阻器，以便在器件25的制作方法的后續(xù)步驟中保護(hù)這些電阻器。在不高于大約800℃的溫度下執(zhí)行圖6所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖7示出了器件25在其制作方法實施方案的進(jìn)一步階段的局部放大剖面圖。為制作雙極晶體管26而制備了襯底40的第一部分區(qū)域。層75從其中制作晶體管26有源部分的襯底40部分被清除。在優(yōu)選實施方案中，層75從重疊層43以及場氧化物51與52之間的襯底40部分被清除。如虛線所示，多晶硅層76被涂敷跨越襯底40的第一、第二、第三部分。掩模77被用來保護(hù)場氧化物51與52之間的層76部分以及橫向跨越襯底40延伸到要形成到層76的外部連接處的部分。在優(yōu)選實施方案中，各向異性腐蝕被用來清除未被保護(hù)的層76部分，留下與重疊層43的層42相接觸的層76的第一部分，并留下環(huán)繞柵結(jié)構(gòu)70的隔板78和環(huán)繞柵結(jié)構(gòu)80的隔板79。本技術(shù)領(lǐng)域的熟練人員可以理解的是，部分層76也可以被留在層75的表面上，用來形成電阻器或電容器。層76的這些部分典型地被摻雜來控制電阻值。在不高于大約800℃的溫度下執(zhí)行圖7所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖8示出了器件25在其制作方法實施方案的另一后續(xù)階段的局部放大剖面圖，此方法包括形成晶體管27的輕摻雜源區(qū)和漏區(qū)。圖7的掩模77被清除，掩模81被用來暴露至少部分區(qū)域48上的襯底40。源區(qū)和漏區(qū)83通過絕緣體62被形成為從襯底40的表面延伸進(jìn)入到調(diào)節(jié)66。隔板78保護(hù)了部分區(qū)域48和柵結(jié)構(gòu)70邊沿附近的調(diào)節(jié)66，從而防止在此區(qū)域內(nèi)形成摻雜劑。隔板78被清除，且晶體管27的暴露部分通過絕緣體62再次被摻雜，以便形成輕摻雜的源區(qū)和漏區(qū)82。因為隔板78在圖8所述的步驟中被清除了，故在圖8中隔板79由虛線示出。在優(yōu)選實施方案中，用各向同性腐蝕來清除隔板78，此腐蝕也清除了層75的水平部分，包括結(jié)構(gòu)70頂部上以及隔板78外面襯底40表面上的各個部分。但結(jié)構(gòu)70側(cè)面上以及重疊隔板78的絕緣體62表面上的各個部分通常保留作為絕緣體87。掩模81稍后被清除。在不高于大約800℃的溫度下執(zhí)行圖8所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖9示出了器件25在其制作方法實施方案的另一后續(xù)階段的局部放大剖面圖，此方法包括形成晶體管28的輕摻雜源區(qū)和漏區(qū)。掩模84被用來暴露至少部分區(qū)域47上的襯底40。在隔板79保護(hù)其下方的區(qū)域47部分和柵結(jié)構(gòu)80的情況下，源區(qū)和漏區(qū)86通過絕緣體62和層75被形成。隔板79被清除，且晶體管28的暴露部分通過絕緣體62和層75再次被摻雜，以便形成輕摻雜的源區(qū)和漏區(qū)85。因為隔板79在圖9所述的步驟中被清除了，故在圖9中隔板79由虛線示出。在優(yōu)選實施方案中，用各向同性腐蝕來清除隔板79，此腐蝕也清除了層75的水平部分，包括結(jié)構(gòu)80頂部上以及隔板79外面襯底40表面上的各個部分。但結(jié)構(gòu)80側(cè)面上以及重疊隔板79的絕緣體62表面上的各個部分通常保留作為絕緣體88。掩模84被清除。典型地用本技術(shù)領(lǐng)域熟練人員眾所周知的離子注入技術(shù)，來形成區(qū)域82、83、85、86，但也可以用其它摻雜技術(shù)來形成。在不高于大約800℃的溫度下執(zhí)行圖9所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖10示出了器件25在其制作方法實施方案的另一后續(xù)階段的局部放大剖面圖。在清除掩模84之后，氮化物層75保留在其中制作雙極晶體管26的襯底40的第一部分中。但層75已經(jīng)從其中制作晶體管27和28的襯底40的第二和第三部分被清除。另一保護(hù)層90被用來覆蓋其中制作晶體管26、27、28的襯底40部分，以便包封晶體管26、27、28，從而保護(hù)晶體管26、27、28部分免受后續(xù)操作影響。這些層75部分在圖10中被示為層75/90。層90的材料典型地相同于層75的材料。在不高于大約800℃的溫度下執(zhí)行圖10所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖11示出了器件25在其制作方法實施方案的后續(xù)階段的局部放大剖面圖。襯底40的第一部分區(qū)域被用來形成雙極晶體管26，包括形成晶體管26的有源結(jié)構(gòu)120。有源結(jié)構(gòu)120通常用箭頭表示。層間介質(zhì)層91被形成在襯底40上。典型地用氧化方法，開口92被形成通過層91、層90、以及層76，以便暴露重疊層43且位于場氧化物51與52之間的襯底40表面部分。襯底40的暴露表面部分通過開口92被摻雜，以便形成晶體管26的基極區(qū)94。絕緣體93沿開口92側(cè)壁和跨越重疊區(qū)域94的襯底40的暴露表面被形成。在優(yōu)選實施方案中，借助于對層76的暴露側(cè)壁和襯底40的暴露表面進(jìn)行氧化，來形成絕緣體93。在此優(yōu)選實施方案中，在低于大約800℃的溫度下執(zhí)行氧化，以便防止干擾晶體管26、27、28內(nèi)的摻雜劑。接著，形成晶體管26的有源基極區(qū)。氮化硅層96被形成來覆蓋絕緣體93。典型為多晶硅的隔板被形成在開口92內(nèi)，暴露部分層96。第二開口被形成通過材料97、層96、以及絕緣體93，以便暴露部分區(qū)域94，典型地用各向異性腐蝕來形成第二開口。第二開口的寬度比開口92的寬度小得多。在不高于大約800℃的溫度下執(zhí)行圖11所述的各步驟，以便提供之前所述的溫度優(yōu)點。
圖12示出了器件25在其制作方法實施方案的另一后續(xù)階段的局部放大剖面圖。用諸如摻雜的多晶硅之類的摻雜的半導(dǎo)體材料98填充第二開口。隨后對襯底40進(jìn)行加熱，以便激活晶體管26、27、28的摻雜區(qū)中的摻雜劑。在優(yōu)選實施方案中，快速熱退火被用來激活雙極晶體管26以及MOS晶體管27和28中的摻雜劑。利用高溫步驟來來激活雙極晶體管以及MOS晶體管中的摻雜劑，提供了對晶體管有源區(qū)更強的控制，從而改善了晶體管的性能。來自材料98的摻雜劑對部分區(qū)域94進(jìn)行摻雜，以便形成晶體管26的發(fā)射極區(qū)99。
應(yīng)該指出的是，若晶體管26不被形成作為器件25的一部分，則可以跳過形成層75/90與形成層91之間的各步驟，從而可以在形成層91之后立即執(zhí)行一次退火來激活摻雜劑。層91和層90被圖形化，以便暴露其中要形成到晶體管26、27、28各部分的電接觸的導(dǎo)體的晶體管區(qū)域。導(dǎo)體材料被形成在開口內(nèi)且延伸出開口，以便于形成到晶體管26、27、28的電接觸。這些開口包括便于形成與層76第一部分電接觸的基極電極116的開口、便于形成與區(qū)域99電接觸的發(fā)射極電極110的開口、便于形成與收集極接觸區(qū)46電接觸的收集極電極111的開口、便于形成與晶體管27的源區(qū)和漏區(qū)83電接觸的源和漏電極112和113的開口、以及便于形成與晶體管28的源區(qū)和漏區(qū)86電接觸的源和漏電極114和115的開口。諸如鈦、鎢、或鋁之類的導(dǎo)體材料被形成在開口內(nèi)，并與晶體管26、27、28的所述部分相接觸。
圖13-15示出了器件25在其根據(jù)一個變通實施方案的制作方法的各個步驟的局部放大剖面圖。
圖13示出了根據(jù)制作晶體管26、27、28部分的方法發(fā)變通實施方案的器件25的局部放大剖面圖?；仡^參照圖11，材料97通過晶體管26的結(jié)構(gòu)120中的層76被形成在開口內(nèi)。再參照圖13，在材料97被形成在晶體管26的結(jié)構(gòu)120中的開口內(nèi)之后，圖11的層91被清除。在清除層91之后，層96和材料97部分通過保護(hù)層90延伸出來。
圖14示出了器件25在圖13所示階段之后的制作階段的局部放大剖面圖。虛線所示的絕緣層123被用來覆蓋晶體管26、27、28。隔板被形成為至少圍繞其中要形成電極的區(qū)域部分。各向異性腐蝕被典型地用來清除絕緣層123各部分，而留下絕緣層123的其它部分作為有源結(jié)構(gòu)120暴露部分周圍的隔板101、層76側(cè)壁周圍的隔板102、沿柵結(jié)構(gòu)70側(cè)壁的隔板103、以及沿柵結(jié)構(gòu)80側(cè)壁的隔板104。掩模(未示出)可以被用來暴露其中希望形成諸如硅化鈦、硅化鉑之類的復(fù)合的低電阻電極結(jié)構(gòu)或相似電極的區(qū)域。例如，形成諸如結(jié)構(gòu)120的接觸材料97以及柵結(jié)構(gòu)70和80那樣的結(jié)構(gòu)，可能是可取的。此掩模暴露了結(jié)構(gòu)120和環(huán)繞結(jié)構(gòu)120的層76部分、柵結(jié)構(gòu)70和環(huán)繞結(jié)構(gòu)70的層90部分、以及結(jié)構(gòu)80和環(huán)繞結(jié)構(gòu)80的層90部分。層90的暴露部分從水平表面被清除。例如，各向異性腐蝕被用來清除水平部分，并留下層90的非水平部分。
圖15示出了器件25在根據(jù)晶體管26、27、28部分制作方法的一個變通實施方案的后續(xù)步驟的局部放大剖面圖。電極材料被形成來接觸所希望的連接點。電極材料被形成在部分71和72、區(qū)域83和86、層76、以及材料97上，以便形成各個電極126、127、129、130、124、125。
參照圖16，層間介質(zhì)層91被涂敷到襯底40上，且如此前圖12所述形成電極。
考慮到上述所有情況，顯然公開了一種新穎的器件和方法。隔離溝槽34和35改善了器件25的閉鎖保護(hù)。例如，在優(yōu)選實施方案中，區(qū)域83是N型，區(qū)域48是P型，且區(qū)域49是N型。若區(qū)域48附近沒有溝槽35，則區(qū)域83、48、49構(gòu)成一個寄生的NPN晶體管。若沒有溝槽35，則基極區(qū)48的集成摻雜濃度低，且發(fā)射極區(qū)83的集成濃度高，這就導(dǎo)致寄生NPN晶體管的高β。由于溝槽35的摻雜濃度通常高，故基極的集成摻雜濃度被提高，從而降低β。此β典型地約為1，從而至少以2的因子改善了抗閉鎖性。如從下列例子中可見，溝槽35改善了器件25內(nèi)部晶體管的抗閉鎖性而無須改變器件25的密度，并改善I/O單元的抗閉鎖性，同時還提高了器件25的密度。此外，諸如溝槽35之類的溝槽小尺寸使之能夠被用于其中結(jié)隔離先前可能不被使用的諸如溝道停止層之類的用途中。對于晶體管27和28處于輸入/輸出(I/O)單元中的情況，溝槽35還減小了形成晶體管27和28所需要的尺寸或表面面積。若沒有溝槽35，則為了降低閉鎖，區(qū)域83與區(qū)域86之間的間距必須大。但將溝槽35鄰近區(qū)域48，則使區(qū)域83能夠緊鄰區(qū)域86。例如，對于靠近輸入型器件、或輸出型器件、或能夠觸發(fā)閉鎖的其它高噪聲源而形成的示例性有源元件或無源元件以及不用溝槽35形成的且以0.36微米設(shè)計尺度形成的示例性元件，可能相似于區(qū)域83和86的各個區(qū)域必須被分隔20微米以上。但若采用溝槽35，則區(qū)域83和86能夠靠近到大約3-4微米。對于不采用溝槽35且由0.25微米設(shè)計尺度制作的相似的示例性器件的情況，相似于區(qū)域83和86的各個區(qū)域之間的距離必須約為20微米。但若采用溝槽35，則對于0.25微米設(shè)計尺度，區(qū)域83和86能夠靠近到1-2微米。
溝槽34和35的高摻雜濃度還為器件25提供了低阻襯底接觸。將溝槽34和35延伸到至少達(dá)及襯底41以及形成其電接觸，方便了低阻接觸的形成。進(jìn)一步將溝槽34和35延伸進(jìn)入到層42或?qū)?8之外的襯底41，通常距離63是足夠的。溝槽34和35典型地通過層42延伸1-8微米進(jìn)入到襯底41中，以便提供電阻非常低的襯底接觸。寬度64可以小到0.8-1.5微米。由溝槽34和35所形成的低阻襯底接觸減少了必須形成在器件25表面上的本體接觸的數(shù)目。若沒有溝槽34和35，則本體接觸典型地必須被形成為大約每50微米一個，但利用溝槽34和35，則此距離被增大到大約300微米，從而進(jìn)一步提高了器件25的集成密度。當(dāng)襯底41被高摻雜時，溝槽34和35僅僅需要觸及襯底41而形成其上的電接觸。
圖17示意地示出了形成在襯底40上作為器件25一部分的無源器件部分的實施方案。器件25包括彼此隔離且被相似于溝槽34和35的隔離溝槽隔離于晶體管26、27、28的二極管145、電容器150、以及電阻器160。這些無源器件被示于鄰近晶體管28的部分襯底40內(nèi)，但任何無源器件都可以被形成在襯底40的其它區(qū)域內(nèi)，包括其中有晶體管26、27、或28之一的隔離區(qū)內(nèi)。
二極管145被形成在隔離于其中形成晶體管26、27、28的襯底40部分以及其中形成電容器150和電阻器160的襯底40部分的部分襯底40內(nèi)。隔離溝槽135圍繞著其中形成二極管145的襯底40部分。以相似于溝槽34和35的方式來形成溝槽135。但導(dǎo)體148通過介質(zhì)層91和層75被形成為與部分溝槽135的頂部表面相接觸，以便在其上形成電接觸。二極管145包括形成在溝槽135所環(huán)繞的部分襯底40表面上的摻雜區(qū)146。區(qū)域146優(yōu)選被形成在位于溝槽135所環(huán)繞的區(qū)域內(nèi)的外延層42的表面上。區(qū)域146的摻雜類型與其中形成區(qū)域146的區(qū)域的摻雜類型相反。區(qū)域146優(yōu)選是P型摻雜，并構(gòu)成二極管145的陰極，而相鄰的層42部分構(gòu)成二極管145的陽極。導(dǎo)體147被形成為通過介質(zhì)層91和層75，以便形成到區(qū)域146的電接觸。溝槽135在導(dǎo)體148與其中形成區(qū)域146的襯底40部分之間提供了電接觸。在優(yōu)選實施方案中，溝槽135和層42的導(dǎo)電類型相同，溝槽135于是在導(dǎo)體148與二極管145的陰極之間提供了導(dǎo)電。所示的實施方案僅僅是二極管145如何制作的一個例子。由溝槽135形成的區(qū)域內(nèi)的二極管145可以具有各種其它的實施方案。
同樣，隔離溝槽136圍繞著其中形成電容器150的部分襯底40，以便在二極管145和電阻器160之外，還將電容器150隔離于晶體管26、27、28。以相似于溝槽34、35、135的方式來形成溝槽136。電容器150具有能夠被形成為襯底40表面上優(yōu)選為層42表面上的摻雜區(qū)151的底部平板。電容器150的頂部平板可以是形成在重疊區(qū)域151的部分層75上的導(dǎo)體152。導(dǎo)體153被形成為通過層91中的開口，以便提供到部分溝槽136的電接觸。由于溝槽136與層42電接觸，故溝槽136在導(dǎo)體153與由區(qū)域151形成的底部平板之間提供了電連接。導(dǎo)體152典型地沿襯底40的表面延伸，以便形成到器件25其它部分的電接觸。導(dǎo)體152與區(qū)域151之間的層75部分構(gòu)成了電容器150的介質(zhì)。圖17所示的示例性實施方案僅僅是電容器150的一個例子。電容器150在溝槽136所形成的隔離區(qū)內(nèi)可以具有各種實施方案。
以相似的方式，隔離溝槽137圍繞著其中形成電阻器160的部分襯底40，以便在電容器150和二極管145之外，還將電阻器160隔離于晶體管26、27、28。摻雜區(qū)162被形成在導(dǎo)電性與其中形成電阻器160的襯底40部分相反的襯底40內(nèi)。這種區(qū)域常常被稱為阱。摻雜區(qū)161被形成在區(qū)域162內(nèi)，以便構(gòu)成電阻器160的電阻部分。區(qū)域161典型地被形成為螺旋圖形，延伸跨越其中形成電阻器160的襯底40表面部分。電阻器導(dǎo)體163構(gòu)成到摻雜區(qū)161一端的電接觸，以便形成電阻器160的一個端子，且導(dǎo)體164構(gòu)成到摻雜區(qū)161第二端的電接觸，以便形成電阻器160的另一端子。所示的實施方案僅僅是電阻器160的一個示例性實施方案。
溝槽135、136、137典型地被形成為通過相似于場氧化物51-55的場氧化物141、142、143。這種實施方案盡可能減小了溝槽135、136、137所使用的空間。溝槽34、35、135、136、137可以被形成在襯底40的其它部分。例如，溝槽34、35、135、136、137中的任何一個可以在襯底40內(nèi)其它位置處被形成為通過層42進(jìn)入到襯底41中。
如從到無源元件的電連接中能夠看到的那樣，溝槽135、136、137不僅提供了對通過襯底41的導(dǎo)電的電隔離，而且提供了對制作在襯底40中的器件25的電學(xué)元件的電通路。這些隔離溝槽可以提供對摻雜類型相同于隔離溝槽的器件25的其它元件例如對有源器件的埋置層的額外通路。
回頭參照溝槽34、35、135、136、137，通常由于寬度64決定于用來制作器件25的設(shè)備的最小線分辨率，故隨著可得到線分辨率更小的新設(shè)備，就能夠按比例縮小溝槽34、35、135、136、137。若沒有溝槽34和35，則沒有溝槽34和35的器件的閉鎖尺度不按比例縮小，故晶體管27與28之間的間距不直接以較小的設(shè)備容量按比例縮小，器件各部分就必須重新設(shè)計而不僅僅是按比例縮小。但溝槽34、35、135、136、137以設(shè)備分辨率按比例縮小，從而方便了以設(shè)備容量來縮小器件25。于是，溝槽34、35、135、136、137提供了工藝靈活性并降低了成本。而且，距離63使得能夠改變層42的厚度而不改變由溝槽34和35提供的低阻襯底接觸。此外，溝槽34、35、135、136、137典型地比注入和隨后的摻雜劑激活所能夠形成的以及由摻雜劑擴散所能夠形成的擴展更深地延伸進(jìn)入到襯底41中。
此外，溝槽34、35、135、136、137收集了可能試圖流過器件25的晶體管與其它元件，例如晶體管26、27、28、二極管145、電容器150、以及電阻器160之間的襯底40的載流子，從而降低了各晶體管之間以及器件25的任何其它有源或無源元件之間耦合的噪聲。由于溝槽34和35環(huán)繞著各個晶體管26和28的外圍，故溝槽34和35進(jìn)一步阻斷了載流子在各晶體管之間的流動，從而降低了各晶體管之間耦合的噪聲。將溝槽34、35、135、136、137延伸通過層42進(jìn)入到襯底41中，便于形成通過襯底41到溝槽34、35、135、136、137的電接觸。襯底41典型地被連接到其中采用器件25的系統(tǒng)的最低電位。在此情況下，襯底41提供了到溝槽34、35、135、136、137的電接觸，以偏置由溝槽34、35、135、136、137所形成的P-N結(jié)。這種偏置改善了溝槽34、35、135、136、137的勢阱和載流子收集能力。在其它實施方案中，溝槽34、35、135、136、137可以具有為頂部，例如借助于省略重疊溝槽的絕緣體部分而形成的，或從側(cè)面，例如用延伸通過層42的區(qū)域來從側(cè)面接觸溝槽而形成的電連接。當(dāng)數(shù)字電路與模擬電路位于同一個半導(dǎo)體器件上時，這種載流子阻斷是特別重要的。在此情況下，諸如溝槽34和35之類的隔離溝槽改善了模擬電路的精度，同時使數(shù)字電路能夠工作于高頻。由于溝槽的寬度64如上所述非常小，故溝槽34和35消耗的面積不很大，從而對集成半導(dǎo)體器件的集成密度沒有負(fù)面影響。
一旦形成了諸如場氧化物51、52、53、54、55、141、142、143之類的場氧化物，就在不高于大約800℃的溫度下執(zhí)行方法中的所有步驟和操作，直至圖12所述的激活雙極晶體管和MOS晶體管中的摻雜劑。僅僅利用一次摻雜劑的激活操作，就改善了器件25的有源和無源元件的性能。而且，由于溝槽34、35、135、136、137的摻雜材料不必被退火，故溝槽34、35、135、136、137能夠在制作器件25的方法中包括形成場氧化物區(qū)之后的任何時間被形成，且甚至能夠被形成為通過場氧化物區(qū)，從而提高器件25的密度。對于典型的現(xiàn)有技術(shù)器件，因為擴散摻雜劑所要求的高溫和長擴散時間對場氧化物區(qū)以及晶體管和其它有源器件的有源區(qū)摻雜劑有不利的影響，故必須在形成場氧化物區(qū)之前形成擴散的隔離區(qū)。因此，有源元件的性能受到了不利影響。
雖然用具體的優(yōu)選實施方案描述了本發(fā)明，但顯然，對于半導(dǎo)體技術(shù)領(lǐng)域的熟練人員來說，各種改變和變化是顯而易見的。而且，有沒有層42，都可以采用層43或44，且層43和44可以具有彼此相同或相反的導(dǎo)電性。在某些實施方案中，層42可以具有與襯底41相同的摻雜類型，或?qū)?2可以完全不存在。在一個這樣的實施方案中，襯底41可以是輕摻雜的P型材料，而層42可以是中等摻雜的P型材料?？梢杂弥T如高能注入，例如Mev的注入方法，將部分層42反摻雜成N型，以便將部分P型層42形成為峰值摻雜分布不小于本發(fā)明所述N型層42的摻雜的N型區(qū)。器件的其余情況如本發(fā)明所述的器件25。在另一相似的實施方案中，可以從襯底41省略層42且用諸如Mev注入摻雜部分襯底41，以便形成此處所述的用來形成襯底41表面上的峰值摻雜分布不小于本發(fā)明所述N型層42的摻雜的N型區(qū)的埋置層。器件的其余情況如本發(fā)明所述的器件25。此外，已經(jīng)對特定的NPN、N溝道、以及P溝道晶體管結(jié)構(gòu)描述了本發(fā)明，但本方法可直接應(yīng)用于其它的雙極晶體管以及其它的MOS晶體管、金屬半導(dǎo)體FET(MESFET)、HFET、以及其它晶體管結(jié)構(gòu)。
權(quán)利要求
1.一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底表面上形成第二導(dǎo)電類型的第一區(qū)；用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)的第一部分；在第一區(qū)的第一部分上形成第一電器件；以及在第一區(qū)第一部分外面的第一區(qū)第二部分上形成第二電器件。
2.權(quán)利要求1的方法，其中，用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)第一部分包括形成從第一區(qū)的表面延伸第一距離而進(jìn)入到襯底中的開口以及在開口內(nèi)形成摻雜的多晶硅，其中，部分摻雜的多晶硅與第一區(qū)形成P-N結(jié)。
3.權(quán)利要求2的方法，其中，形成從第一區(qū)的表面延伸第一距離而進(jìn)入到襯底中的開口包括形成寬度不大于大約1.5微米且深度至少約為寬度3倍的開口。
4.權(quán)利要求1的方法，其中，用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)第一部分包括在襯底表面上形成場隔離區(qū)；形成穿過場隔離區(qū)且進(jìn)入到襯底中的開口；以及在開口內(nèi)形成第二半導(dǎo)體材料。
5.權(quán)利要求1的方法，還包含用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第二隔離溝槽環(huán)繞第一區(qū)第三部分，包括形成在第一區(qū)第一部分外面的第三部分并在第一區(qū)第三部分上至少形成雙極晶體管的一部分以及至少形成作為第一電器件的第一MOS晶體管的一部分。
6.權(quán)利要求5的方法，其中，在第一區(qū)第三部分中形成雙極晶體管的一部分包括在低于用來形成雙極晶體管的一部分的摻雜劑激活溫度的溫度下形成雙極晶體管的一部分，以及隨后激活用來形成雙極晶體管的一部分的摻雜劑和激活用來制作形成在第一區(qū)中的第一MOS晶體管的摻雜劑。
7.權(quán)利要求5的方法，其中，用填充有第二半導(dǎo)體材料的第二隔離溝槽環(huán)繞第一區(qū)第三部分包括形成從第一區(qū)的表面延伸第一距離而進(jìn)入到襯底中的開口以及在開口內(nèi)形成摻雜的多晶硅，其中，摻雜的多晶硅的一部分與第一區(qū)形成P-N結(jié)。
8.一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底表面上形成第二導(dǎo)電類型的第一區(qū)，此第二導(dǎo)電類型與第一導(dǎo)電類型相反；用填充有第一導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞第一區(qū)的第一部分，包括形成延伸穿過場隔離區(qū)的一部分且延伸第一距離而進(jìn)入襯底中的溝槽，其中，至少一部分第二半導(dǎo)體材料與一部分第一區(qū)形成P-N結(jié)；在第一區(qū)的第一部分中形成第一雙極晶體管的至少一部分；在第一區(qū)第一部分外面的第一區(qū)第二部分中形成第一MOS晶體管的至少一部分；在形成第一MOS晶體管的有源區(qū)之后在重疊第一雙極晶體管的該部分的有源區(qū)和第一MOS晶體管的有源區(qū)的第一區(qū)上形成保護(hù)層；以及形成穿過保護(hù)層且暴露一部分第一區(qū)的第一開口，其中，第一開口重疊第一雙極晶體管的該部分且留下重疊第一MOS晶體管有源區(qū)的保護(hù)層。
9.一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的第一半導(dǎo)體材料的襯底；在襯底第一部分的表面上形成場隔離區(qū)；用填充有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞襯底的第一部分，包括形成延伸穿過一部分場隔離區(qū)且延伸第一距離而進(jìn)入到襯底中的溝槽，其中，至少一部分第二半導(dǎo)體材料與一部分襯底形成P-N結(jié)；在襯底的第一部分中形成第一MOS晶體管的至少一部分；以及在襯底第一部分外面的襯底的第二部分中形成第一電器件。
10.權(quán)利要求9的方法，其中，提供襯底包括提供塊材半導(dǎo)體襯底；在塊材半導(dǎo)體襯底的表面上和襯底第一部分內(nèi)形成第一導(dǎo)電類型的第一埋置層區(qū)；以及在襯底第一部分內(nèi)形成重疊第一埋置層區(qū)域的外延層。
11.權(quán)利要求10的方法，還包括用填充有第二導(dǎo)電類型的第二半導(dǎo)體材料的第二隔離溝槽環(huán)繞襯底的第三部分，包括形成延伸第一距離而進(jìn)入襯底中的第二隔離溝槽，其中，至少一部分第二半導(dǎo)體材料與一部分襯底形成P-N結(jié)。
12.權(quán)利要求9的方法，其中，用填充有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的第二半導(dǎo)體材料的第一隔離溝槽環(huán)繞襯底第一部分，包括形成延伸第一距離而進(jìn)入到襯底中的開口以及在開口內(nèi)形成摻雜的多晶硅。
13.一種制作半導(dǎo)體器件的方法，它包含提供第一導(dǎo)電類型的半導(dǎo)體襯底；在半導(dǎo)體襯底的表面上形成與第一導(dǎo)電類型相反的第二導(dǎo)電類型的第一區(qū)；以及采用在溝槽內(nèi)具有第一導(dǎo)電類型的半導(dǎo)體材料的隔離溝槽，隔離第一電器件以免電流經(jīng)過第一區(qū)流到第二電器件。
全文摘要
一種制作半導(dǎo)體器件的方法，它包括形成隔離溝槽，這些隔離溝槽被用來將半導(dǎo)體管芯上諸如晶體管、二極管、電容器、或電阻器之類的電學(xué)元件隔離于半導(dǎo)體管芯上的其它元件。
文檔編號H01L21/76GK1858899SQ20061007730
公開日2006年11月8日 申請日期2006年4月26日 優(yōu)先權(quán)日2005年5月2日
發(fā)明者戈登·M·格里瓦納, 彼德·J·茲德貝爾, 黛安娜·道 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司