專利名稱：圖像感測元件及其制作方法
技術(shù)領域：
本發(fā)明涉及一種圖像感測元件及其制作方法，尤其涉及一種使用鉗制型光電二極管(Pinned photodiode，PPD)的互補式金屬氧化物半導體晶體管圖像傳感器及其制作方法。
背景技術(shù)：
互補式金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)圖像傳感器(image sensor)是采用傳統(tǒng)的CMOS電路工藝制作，具有制作成本較低以及元件尺寸較小的優(yōu)點；此外，CMOS圖像傳感器還具有高量子效率(quantum efficiency)以及低噪聲(read-out noise)等優(yōu)勢，因此，CMOS圖像傳感器已臻普遍的固態(tài)圖像感測元件而取代電荷耦合裝置(charge-coupled device，CCD)。
CMOS圖像感測元件是藉由一光電二極管所產(chǎn)生的光電流來處理信號數(shù)據(jù)，例如光電二極管于受光狀態(tài)所產(chǎn)生的光電流(light current)代表信號(signal)，而光感測區(qū)于不受光狀態(tài)所產(chǎn)生的暗電流(dark current)則代表噪聲(noise)。由于暗電流的存在會降低CMOS圖像感測元件對明暗的區(qū)分能力，因此如何避免暗電流的產(chǎn)生進而影響CMOS圖像感測元件的性能與表現(xiàn)，乃業(yè)者致力解決的一課題。
一般而言，暗電流是與CMOS圖像感測元件工藝中因蝕刻所引起的表面缺陷、等離子體缺陷、晶片不純物等有關(guān)。例如，CMOS圖像感測元件的光電二極管制作完成后，其表面容易因后續(xù)制作其他元件所需的等離子體蝕刻(plasma etching)造成缺陷(defect)，而產(chǎn)生暗電流。因此，現(xiàn)有技術(shù)已提供多種方法用以降低光感測區(qū)暗電流的產(chǎn)生。請參閱圖1，圖1是一現(xiàn)有的CMOS圖像感測元件的示意圖。如圖1所示，圖像感測元件100包括一光電二極管，其是由一P型井102與一N型重摻雜區(qū)104所形成，且該光電二極管是藉由一N型輕摻雜區(qū)106與一柵極108相連接；此外，N型輕摻雜區(qū)106、柵極108與另一N型輕摻雜區(qū)110構(gòu)成一場效應晶體管(filedeffect transistor)。現(xiàn)有技術(shù)是提供一場氧化層(Field oxide，F(xiàn)OX)112，例如一局部硅氧化絕緣層(Local oxidation of silicon isolation layer)，作為一介電隔絕物質(zhì)，用以隔絕光電二極管與其他元件相接觸而發(fā)生短路；并覆蓋部分光電二極管，以期保護該光電二極管的表面不于其他工藝中受到破壞。
請參閱圖2，圖2是美國專利第6,462,365號所揭示的CMOS圖像感測元件的示意圖。其揭示一CMOS圖像感測元件200，其光電二極管202的大部分表面是被一場氧化層，如一局部硅氧化絕緣層204所覆蓋；而其未被局部硅氧化絕緣層204覆蓋的剩余部分則為一柵極206所覆蓋。因為光電二極管202的表面是全部被覆蓋，其表面受損的機率可大幅降低，故因工藝中造成的表面缺陷所導致的暗電流可明顯減少。除此之外，美國專利第6,462,365號專利亦揭示此局部硅氧化絕緣層204可由一淺溝隔離(shallowtrench isolation，STI)取代。
但是，由于LOCOS工藝中產(chǎn)生的局部硅氧化絕緣層所占據(jù)芯片的面積較大，作為隔絕光電二極管與其他元件之用時，容易占據(jù)了芯片可用的空間，而降低對CMOS圖像感測元件集成度的要求，更導致成本增加的問題；而采用STI作為隔絕與保護光電二極管之用時，又涉及光電二極管硅基底的溝渠蝕刻深度、氧化層的填充，以及化學機械拋光(CMP)的平坦化工藝等復雜工藝，其工藝整合的困難度比起LOCOS工藝增加許多，而且在蝕刻淺溝時亦可能會對光電二極管所在的硅基底所造成損壞。

發(fā)明內(nèi)容
因此，本發(fā)明于此提供一圖像感測元件及其制作方法，以提供可有效保護光電二極管表面并降低暗電流產(chǎn)生的圖像感測元件。
根據(jù)本發(fā)明，提供一種圖像感測元件的制作方法，首先提供基底，于該基底內(nèi)形成多個淺溝隔離，用以隔離并定義出多個有源區(qū)域(active areas)，且各該有源區(qū)域內(nèi)分別包括有光感測區(qū)(photo sensing region)，隨后進行局部硅氧化(Local oxidation of silicon，LOCOS)工藝，以于該些光感測區(qū)內(nèi)的基底表面分別形成局部硅氧化絕緣層。接下來，于該些有源區(qū)域內(nèi)分別形成晶體管的柵極，且該柵極覆蓋部分該局部硅氧化絕緣層，最后于該基底中形成多個摻雜區(qū)。
另外，根據(jù)本發(fā)明，提供一種圖像感測元件，其包括有基底、用以定義有源區(qū)域以及用以電性隔離該基底上電子元件的淺溝隔離、設置于該有源區(qū)域內(nèi)的基底中的光電二極管、覆蓋于該光電二極管的表面，用以保護該光電二極管的局部硅氧化絕緣層、設置于該有源區(qū)域內(nèi)的該基底表面，且覆蓋部分該局部硅氧化絕緣層的柵極、以及設置于該基底中的摻雜區(qū)。
由于本發(fā)明的淺溝隔離與局部硅氧化絕緣層是分開制作；且淺溝隔離是作為各有源區(qū)域的電性隔離之用，而局部硅氧化絕緣層則作為光電二極管的保護層以及柵極的柵極絕緣(gate insulator)層，故本發(fā)明可于不影響CMOS圖像感測元件集成度要求的條件下，提供一保護光電二極管表面免受工藝破壞，而可有效降低暗電流發(fā)生的圖像感測元件。更甚者，由于根據(jù)本發(fā)明所提供的制作方法所形成的柵極氧化層具有不同厚度，因此還提供一有效關(guān)閉柵極的機制，而可更降低暗電流的發(fā)生。


圖1是一現(xiàn)有的CMOS圖像感測元件的示意圖；圖2是美國專利第6,462,365號所揭示的CMOS圖像感測元件的示意圖；圖3至圖10是根據(jù)本發(fā)明所提供的圖像感測元件的制作方法的一優(yōu)選實施例示意圖；圖11至圖17是根據(jù)本發(fā)明所提供的圖像感測元件的制作方法的另一優(yōu)選實施例示意圖。
主要元件符號說明100 CMOS圖像感測元件102 P型井104 N型重摻雜區(qū) 106 N型輕摻雜區(qū)108 柵極110 N型輕摻雜區(qū)112 局部硅氧化絕緣層200 CMOS圖像感測元件202 光電二極管204 局部硅氧化絕緣層206 柵極300 基底302 圖案化硬掩模層304 淺溝306 介電層310 淺溝隔離320 有源區(qū)域322 光感測區(qū)330 光電二極管
332 重摻雜層334 輕摻雜層340 局部硅氧化絕緣層342 氧化層350 柵極360 輕摻雜區(qū)362 重摻雜區(qū)400 基底402 圖案化硬掩模層404 淺溝410 淺溝隔離420 有源區(qū)域422 光感測區(qū)430 光電二極管 432 重摻雜層434 輕摻雜層440 局部硅氧化絕緣層442 氧化層 450 柵極460 輕摻雜區(qū)462 重摻雜區(qū)具體實施方式
請參閱圖3至圖8，圖3至圖8是根據(jù)本發(fā)明所提供的圖像感測元件的制作方法的一優(yōu)選實施例示意圖。如圖3所示，首先提供一基底300，并于基底300的表面形成一圖案化硬掩模層302，例如包括有一墊氧化層(padoxide)以及一氮化硅層(silicon nitride layer)的復合層，用以定義出一淺溝隔離310(示于圖5)的位置。接下來進行一干蝕刻工藝，蝕刻未被圖案化硬掩模層302覆蓋的基底300，以形成一深度約為3000至4000埃(angstrom)的淺溝304。
請參閱圖4與圖5。接著利用熱氧化、旋轉(zhuǎn)涂布(SOG)或化學氣相沉積(chemical vapor deposition，CVD)等工藝，于基底300表面形成一介電層306，且介電層306填滿淺溝304。再利用一化學機械拋光法(chemical mechanicalpolishing，CMP)進行平坦化工藝，以去除基底300表面的介電層306，而形成一平整的表面。最后去除基底300表面上的圖案化硬掩模層302，完成淺溝隔離310的制作。同時，淺溝隔離310亦用以定義出一有源區(qū)域320，且有源區(qū)域320內(nèi)包括有一光感測區(qū)322。
請參閱圖6。隨后于光感測區(qū)322內(nèi)分別進行一輕離子注入工藝，以于該基底中形成一輕摻雜層332，然后再進行一重離子注入工藝，以于輕摻雜層332上形成一重摻雜層334。如此，完成一鉗制型光電二極管330的制作。
請參閱圖7。待光電二極管330完成之后，再于基底300的表面形成另一圖案化硬掩模層(圖未示)，例如由墊氧化層及氮化硅層構(gòu)成的復合層，用來定義出一局部硅氧化絕緣層340的位置；并進行一局部硅氧化(LOCOS)工藝，而于光電二極管330表面形成一局部硅氧化絕緣層340。值得注意的是，局部硅氧化絕緣層340覆蓋光電二極管330的部分可用以作為其保護層，其厚度約為100-1000埃。在去除圖案化硬掩模層(圖未示)之后，隨即藉由一熱氧化或化學氣相沉積(CVD)工藝于基底300的表面再形成一氧化層342等的介電層。此外，亦可視需要選擇性地于形成氧化層342之前進行一蝕刻工藝或平坦化工藝，用來去除基底300表面的不純物以形成品質(zhì)較佳的氧化層342，并去除部分的局部硅氧化絕緣層340，以減少局部硅氧化絕緣層340的厚度，進而增加光電二極管330的感光強度，亦可使基底300具有一約略平坦的表面以利后續(xù)的半導體工藝。
請參閱圖8。隨后于基底300上形成一晶體管的柵極350，且柵極350的一側(cè)是跨接于局部硅氧化絕緣層340上。最后，以柵極350為掩模，對基底300進行離子注入，于柵極350未跨接于局部硅氧化絕緣層340側(cè)的下方基底300中形成一輕摻雜區(qū)360與一重摻雜區(qū)362。
值得注意的是，本實施例所揭示的用以制作光電二極管330的輕離子注入工藝與重離子注入工藝等步驟雖進行于該局部硅氧化工藝之前，然而，如圖9所示，該些步驟亦可于局部硅氧化工藝之后，與形成柵極350之前；另外，如圖10所示，該些步驟亦可與形成輕摻雜區(qū)360與重摻雜區(qū)362的步驟同時進行?；蛘哂谳p摻雜區(qū)360與重摻雜區(qū)362皆形成之后始進行光電二極管330的制作步驟。
由于局部硅氧化絕緣層340是作為光電二極管330的保護層，因此后續(xù)在形成部分覆蓋于局部硅氧化絕緣層340上的柵極350等工藝時，光電二極管330表面便不會于蝕刻工藝中受到損害，因此諸如等離子體損害所導致的暗電流可明顯減少。另外，由于被柵極350覆蓋的部分局部硅氧化絕緣層340與部分氧化層342均是用以作為一柵極絕緣層(gate insulator)，且局部硅氧化絕緣層340的厚度大于氧化層342，亦即柵極氧化層具有不同的厚度，故當施加于柵極350的電壓略小于閾值電壓(threshold voltage，Vth)時，柵極350即可立即關(guān)閉，因而更可有效降低暗電流。
請參閱圖11至圖17，圖11至圖17是根據(jù)本發(fā)明所提供的圖像感測元件的制作方法的另一優(yōu)選實施例示意圖。如圖11所示，首先提供一基底400，于基底400的表面形成一圖案化硬掩模層402，例如包括有一墊氧化層及一氮化硅層的復合層，用以定義出一淺溝隔離410(示于圖12)的位置。接下來進行一干蝕刻工藝，蝕刻未被圖案化硬掩模層402覆蓋的基底400，以形成一深度約為3000至4000埃的淺溝404。
請參閱圖12。接下來利用熱氧化、旋轉(zhuǎn)涂布(SOG)或化學氣相沉積等工藝，于基底400表面形成一介電層(圖未示)，且填滿淺溝404。隨后即利用一化學機械拋光法進行平坦化工藝，以去除基底400表面的介電層(圖未示)，得到一約略平整的表面，并形成一淺溝隔離410，且淺溝隔離410定義出一有源區(qū)域420的位置。另外，有源區(qū)域420內(nèi)包括有一光感測區(qū)422。
請參閱圖13，之后進行一光刻暨蝕刻工藝，移除部分的圖案化硬掩模層402，而于光感測區(qū)422內(nèi)定義出一光電二極管430與一局部硅氧化絕緣層440(示于圖14)形成的位置。并以圖案化硬掩模層402作為一掩模，對基底400進行一輕離子注入工藝，而于光感測區(qū)422內(nèi)形成一輕摻雜層432，然后再進行一重離子注入工藝，以于輕摻雜層432上部形成一重摻雜層434，完成一鉗制型光電二極管430的制作。
請參閱圖14與圖15，待光電二極管430完成之后，再利用圖案化硬掩模層402作為掩模，進行一局部硅氧化(LOCOS)工藝，以于有源區(qū)域420內(nèi)的基底400表面形成一局部硅氧化絕緣層440。值得注意的是，局部硅氧化絕緣層440覆蓋光電二極管430，可用以作為光電二極管430的保護層，其厚度約為100-1000埃，最后去除基底400表面的圖案化硬掩模層402。
請參閱圖16與圖17。接下來利用熱氧化或化學氣相沉積(CVD)工藝于基底400表面上再形成一氧化層442等的介電層，亦可視需要選擇性地于形成氧化層442之前進行一蝕刻工藝或平坦化工藝，用來去除基底400表面的不純物以形成品質(zhì)較佳的氧化層442，并去除部分的局部硅氧化絕緣層440，以減少局部硅氧化絕緣層440的厚度，進而增加光電二極管430的感光強度，并可使基底400具有一約略平坦的表面，以利后續(xù)的半導體工藝。之后再形成一晶體管的柵極450，且柵極450的一側(cè)是跨接于局部硅氧化絕緣層440上。最后，以柵極450為掩模，對基底400進行離子注入，于柵極450未跨接于局部硅氧化絕緣層440側(cè)的下方基底400中形成一輕摻雜區(qū)460與一重摻雜區(qū)462。
如前所述，本實施例所揭示的用以制作光電二極管430的輕離子注入工藝與重離子注入工藝等步驟雖進行于該局部硅氧化工藝之前，然而，該些步驟亦可于局部硅氧化工藝之后，與形成柵極450之前；另外，該些步驟亦可與形成輕摻雜區(qū)460與重摻雜區(qū)462的步驟同時進行，或者于輕摻雜區(qū)460與重摻雜區(qū)462皆形成之后始進行光電二極管430的制作步驟。由于該些工藝進行的順序是與圖9與圖10相同，因此不多加贅述。
由于局部硅氧化絕緣層440是作為光電二極管430的保護層，因此后續(xù)在形成部分覆蓋于局部硅氧化絕緣層440上的柵極450等工藝時，光電二極管430表面便不會于蝕刻工藝中受到損害，以有效減少諸如等離子體損害所導致的暗電流。另外，由于被柵極450覆蓋的部分局部硅氧化絕緣層440與部分氧化層442是用以作為柵極絕緣層，且局部硅氧化絕緣層440的厚度大于氧化層442，所以柵極氧化層具有不同的厚度，故當施加于柵極450的電壓略小于閾值電壓(Vth)時，柵極450即可立即關(guān)閉，因而更可有效降低暗電流。
根據(jù)本發(fā)明所提供的CMOS圖像感測元件與其制作方法，可用于制作一4晶體管(4-Transistor)CMOS圖像感測元件。值得注意的是，由于本發(fā)明的淺溝隔離與局部硅氧化絕緣層是分開制作，且淺溝隔離是作為各有源區(qū)域的電性隔離之用，而局部硅氧化絕緣層則是作為光電二極管的保護層以及柵極的柵極氧化層，故本發(fā)明可于不影響CMOS圖像感測元件集成度要求的條件下，提供一有效保護光電二極管表面免受工藝破壞，而可大幅降低暗電流的圖像感測元件。更甚者，由于根據(jù)本發(fā)明所提供的制作方法所形成的柵極氧化層具有不同厚度，因此更提供一有效關(guān)閉柵極的機制，而可更降低暗電流的發(fā)生。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種圖像感測元件的制作方法，包括提供基底；于該基底內(nèi)形成多個淺溝隔離，用以隔離并定義出多個有源區(qū)域，且該些有源區(qū)域內(nèi)分別包括光感測區(qū)；進行局部硅氧化工藝，以于該些光感測區(qū)內(nèi)的基底表面分別形成局部硅氧化絕緣層；于該些有源區(qū)域內(nèi)分別形成晶體管的柵極，且該柵極覆蓋部分該局部硅氧化絕緣層；以及于該基底中形成多個摻雜區(qū)。
2.如權(quán)利要求1所述的方法，其中該淺溝隔離的制作方法包括于該基底表面形成圖案化硬掩模層，用以定義該些淺溝隔離的位置；進行干蝕刻工藝，蝕刻未被該圖案化硬掩模層覆蓋的該基底，以形成多個淺溝；進行化學氣相沉積工藝，以于該基底表面形成介電層，且該介電層填滿該些淺溝；以及進行平坦化工藝，去除該基底表面的介電層。
3.如權(quán)利要求2所述的方法，還包括光刻暨蝕刻工藝，進行于該平坦化工藝之后，用以去除部分的該圖案化硬掩模層，而于該些有源區(qū)域內(nèi)定義出該些局部硅氧化絕緣層形成的位置。
4.如權(quán)利要求3所述的方法，還包括完全移除該圖案化硬掩模層的步驟，進行于該局部硅氧化工藝之后。
5.如權(quán)利要求4所述的方法，還包括形成介電層的步驟，進行于完全移除該圖案化硬掩模層之后，以于該基底表面形成介電層。
6.如權(quán)利要求5所述的方法，其中部分該介電層也為該柵極所覆蓋。
7.如權(quán)利要求6所述的方法，其中被該柵極所覆蓋的該介電層與該局部硅氧化絕緣層是用以作為柵極絕緣層。
8.如權(quán)利要求2所述的方法，其中該些淺溝的深度約為3000至4000埃。
9.如權(quán)利要求1所述的方法，還包括于該光感測區(qū)內(nèi)進行形成光電二極管的步驟，且該步驟包括進行輕離子注入工藝，以于該光感測區(qū)內(nèi)形成輕摻雜層；以及進行重離子注入工藝，以于該輕摻雜層上形成重摻雜層。
10.如權(quán)利要求9所述的方法，其中形成該光電二極管的步驟進行于該局部硅氧化工藝之前。
11.如權(quán)利要求9所述的方法，其中形成該光電二極管的步驟進行于該局部硅氧化工藝之后與形成該柵極之前。
12.如權(quán)利要求9所述的方法，其中形成該光電二極管的步驟與形成該些摻雜區(qū)的步驟同時進行。
13.如權(quán)利要求9所述的方法，其中該光電二極管是鉗制型光電二極管。
14.如權(quán)利要求9所述的方法，其中該局部硅氧化絕緣層覆蓋該光電二極管，且作為該光電二極管的保護層。
15.如權(quán)利要求1所述的方法，其中該局部硅氧化絕緣層的厚度約為100-1000埃。
16.如權(quán)利要求1所述的方法，還包括于形成該局部硅氧化絕緣層后于該基底表面形成介電層。
17.如權(quán)利要求16所述的方法，其中該介電層也為該柵極所覆蓋，用以作為該柵極的柵極絕緣層。
18.如權(quán)利要求1所述的方法，其中被該柵極覆蓋的該局部硅氧化絕緣層是用以作為該柵極的柵極絕緣層。
19.如權(quán)利要求1所述的方法，其中該摻雜區(qū)形成于該柵極未覆蓋該局部硅氧化絕緣層的部分的基底中。
20.如權(quán)利要求1所述的方法，其中該方法是用以制作4晶體管圖像感測元件。
21.一種圖像感測元件，包括基底；淺溝隔離，用以定義出有源區(qū)域；光電二極管，設置于該有源區(qū)域內(nèi)的該基底中；局部硅氧化絕緣層，覆蓋于該光電二極管的表面；柵極，設置于該有源區(qū)域內(nèi)的基底表面，且覆蓋部分該局部硅氧化絕緣層；以及摻雜區(qū)，設置于該基底中。
22.如權(quán)利要求21所述的圖像感測元件，其中該淺溝隔離的深度約為3000至4000埃。
23.如權(quán)利要求21所述的圖像感測元件，其中該光電二極管是鉗制型光電二極管。
24.如權(quán)利要求21所述的圖像感測元件，其中該局部硅氧化絕緣層的厚度約為100至1000埃。
25.如權(quán)利要求21所述的圖像感測元件，還包括覆蓋該基底的介電層，且部分該介電層是為該柵極所覆蓋。
26.如權(quán)利要求25所述的圖像感測元件，其中被該柵極所覆蓋的部分該局部硅氧化絕緣層及該介電層，是用以作為該柵極的柵極絕緣層。
27.如權(quán)利要求21所述的圖像感測元件，其中該摻雜區(qū)形成于該柵極未覆蓋該局部硅氧化絕緣層的部分的基底中。
28.如權(quán)利要求21所述的圖像感測元件，其中該圖像感測元件是4晶體管圖像感測元件。
全文摘要
提供一基底，于該基底內(nèi)形成多個淺溝隔離，用以隔離并定義出多個有源區(qū)域，各該有源區(qū)域內(nèi)分別包括有一光感測區(qū)，于該些光感測區(qū)內(nèi)分別形成一光電二極管后即進行一局部硅氧化(LOCOS)工藝，以形成一局部硅氧化絕緣層。隨后，于該些有源區(qū)域內(nèi)分別形成一晶體管的柵極，且該柵極覆蓋部分該局部硅氧化絕緣層，最后于該基底中形成多個摻雜區(qū)。
文檔編號H01L27/146GK101064279SQ200610077349
公開日2007年10月31日 申請日期2006年4月29日 優(yōu)先權(quán)日2006年4月29日
發(fā)明者施俊吉 申請人:聯(lián)華電子股份有限公司