專利名稱：電子電路、電子電路裝置和制造電子電路的方法
技術領域：
本發(fā)明涉及一種電子電路、一種電子電路裝置以及一種用于制造電子電路的方法。
背景技術：
諸如未來可能應用的鰭式場效應晶體管電路的多柵極場效應晶體管電路尤其是相對由所謂的靜電放電(Electrostatic Discharge，ESD)造成的損壞由于其本身公知的差的熱特性很容易損壞。對于差的熱特性的主要原因一方面在于很小的幾何結構而另一方面在于熱絕緣，所述熱絕緣作為晶體管結構的電絕緣的不利的副作用產(chǎn)生，所述晶體管結構經(jīng)常由薄的并且能導電的硅薄膜構成并且通常被涂敷在不能導電的、所埋入的(buried)氧化層上。
在未來的高技術中，(也)針對很小的驅(qū)動強度的輸出驅(qū)動電路例如應該以這種方式來可靠地防止靜電放電，即與相應的驅(qū)動電路并聯(lián)的靜電放電電流(ESD電流)短路并且因此阻止損害所述驅(qū)動電路的ESD電流，該ESD電流可能流經(jīng)高靈敏的驅(qū)動電路。此外，盡管ESD保護電路應該安全并且可靠地在地電位的方向上將ESD電流脈沖的能量導出(短路)，仍然期望保證ESD保護電路即使在導出ESD電流脈沖時也不被損壞。
由于上述原因，期望ESD保護電路的低的ESD釋放電壓(ESD觸發(fā)電壓)、下面也被稱為ESD擊穿電壓，驅(qū)動電路或者通常任何要借助ESD保護電路來保護的電路還不允許在該ESD釋放電壓處觸發(fā)。這種也被稱為“觸發(fā)競爭(Trigger Competition)”的機制尤其是在多柵極結構中具有特別的意義。
從[1]中公開了一種通用的鰭式場效應晶體管結構，其中在襯底上的絕緣層上構造鰭(橋形接片)?？墒?，[1]未說明ESD機制。
此外，從[2]中公開了一種二極管結構，該二極管結構被用作ESD保護結構的部分并且以鰭式場效應晶體管工藝來構造。根據(jù)[2]的二極管結構尤其是具有這樣的缺點，即由于高摻雜的n區(qū)(n+區(qū))出現(xiàn)極大的漏電流，該高摻雜的n區(qū)直接與高摻雜的p區(qū)(p+區(qū))鄰接。為了減少所述缺點在[2]中建議，在這兩個高摻雜區(qū)之間插入低摻雜的體區(qū)(Body-Bereich)。在那里所說明的二極管結構基本上與如在通用的平面SOI工藝中用于ESD保護的二極管結構沒有區(qū)別。此外指明，這種二極管單獨不提供有效的ESD保護，而是僅僅將ESD電流負載轉(zhuǎn)向能量供應線路，在能量供應線路的位置上還必須總是設置合適的有效的能量供應箝位(電源箝位(power supply clamping))。因此，ESD問題僅僅被轉(zhuǎn)遞給能量供應線路。
在[3]中針對SOI工藝(SOI絕緣體上硅(Silicon onInsulator))和鰭式場效應晶體管工藝說明了一種作為ESD保護電路的電壓箝位電路。在[3]中所說明的電路的主要應用是在電路正常工作期間對信號不完整性(Desintegritaet)的過濾(即夾緊信號過沖或者信號下沖)。
從[4]中公開了一種針對SOI工藝的ESD保護電路?？墒?，該ESD保護電路十分復雜并且具有這樣的附加缺點，即由ESD保護電路影響電路正常工作期間的信號完整性。
此外，在[5]和[6]中說明了基于SCR(SCR可控硅整流器(SiliconControl Rectifier))的ESD保護電路。該電路的缺點一方面是該電路有漏電流，而另一方面是陽極到陰極存在相對大的橫向間距，這導致了SCR的相對長的接通時間。由于這樣的原因，所述結構更確切地說不適于ESD保護，因為在ESD保護電路中必需很短的響應時間。
此外，從[7]中公開了一種其它的ESD保護電路，在所述ESD保護電路中所述響應時間相對于在[5]中所說明的ESD保護電路被縮短，其方式是相互較近地布置陽極和陰極的擴散區(qū)?？墒牵词乖谶@樣的ESD保護電路中，由于那里分別設置的n井到p井的高擊穿電壓，釋放電壓仍相對高。此外從[7]中公開了，借助所謂的低壓閾值(Low VoltageThreshold)SCR減小釋放電壓，可是根據(jù)[7]說明了CMOS體工藝(CMOSBulk Technology)。
和[9]說明了在應用SCR的情況下的其它ESD保護電路，其中通過ESD檢測器和后置的緩沖級減小觸發(fā)電壓。類似于根據(jù)體COMS工藝(Bulk-CMOS-Technology)，根據(jù)[8]使用ESD電流脈沖的上升沿，以便觸發(fā)ESD結構。即使在這樣的ESD保護電路中，陽極區(qū)與陰極區(qū)之間的相對大的間距導致非最佳的觸發(fā)時間。
在[11]中公開了一種具有鰭式場效應晶體管元件的ESD保護電路，其中所述ESD保護電路與所集成的電路的接線端子耦合。
在[12]中說明了一種模型，所述模型用于預測部分耗盡(Partially Depleted，PD)載流子的SOI-MOS場效應晶體管的ESD保護電平(ESD-Schutz-Level)。
在[13]中公開了一種完全耗盡(Fully Depleted，F(xiàn)D)載流子的MOS晶體管和ESD-MOS晶體管，其中FD-MOS晶體管和ESD-MOS晶體管被構造在共同的SOI襯底上。

發(fā)明內(nèi)容
本發(fā)明基于以下問題，即以簡單的方式可靠地防止電子電路由于靜電放電而被損壞。
所述問題通過具有根據(jù)獨立權利要求的特征的電子電路、電子電路裝置以及通過用于制造電子電路的方法來解決。
本發(fā)明的示例性的改進方案由從屬權利要求得到。
所述的本發(fā)明的改進方案不僅涉及電子電路而且涉及電子電路裝置以及用于制造電子電路的方法。
電子電路具有至少一個功能電路，所述功能電路具有至少一個帶有至少兩個柵極的多柵極功能場效應晶體管。此外，設置至少一個ESD保護電路，所述ESD保護電路具有至少一個帶有至少兩個柵極的多柵極ESD保護場效應晶體管。多柵極功能場效應晶體管被構造為完全耗盡電載流子的晶體管(即，完全耗盡型(Fully Depleted)場效應晶體管，F(xiàn)D場效應晶體管)或者被構造為部分耗盡電載流子的晶體管(即，部分耗盡型(Partially Depleted)場效應晶體管，PD場效應晶體管)，而多柵極ESD保護場效應晶體管被構造為部分耗盡電載流子的晶體管(即，部分耗盡型(Partially Depleted)場效應晶體管，PD場效應晶體管)。多柵極保護場效應晶體管的觸發(fā)電壓小于多柵極功能場效應晶體管的觸發(fā)電壓。
所述功能電路具有針對預定的功能被構造在電路裝置內(nèi)的那些電子部件，因此這一般是防止靜電放電的電子電路的部件。
通常，ESD保護電路可被理解為被用于保護功能電路部件的那些部件。
在本說明書的范圍中，多柵極場效應晶體管被理解為具有至少兩個柵極的場效應晶體管，其中至少兩個柵極例如被實現(xiàn)在絕緣體上所涂敷的橋形接片(也稱作鰭)的側壁上。因此，如果例如如在三柵極場效應晶體管中那樣在鰭的兩個側壁上分別布置一個柵極并且在鰭頂上同樣布置一個柵極以及提供所期望的柵極控制效應，則多柵極場效應晶體管例如可以具有兩個柵極或者也可以具有三個柵極。
所述多柵極功能場效應晶體管可被構造為鰭式場效應晶體管。此外，可替換地或者附加地，所述多柵極ESD保護場效應晶體管可被構造為鰭式場效應晶體管。
電子電路裝置具有至少一個焊點端子(Pad-Anschluss)、也就是電子電路裝置的外部接線端子，以及具有與所述焊點端子電耦合的電子電路，所述電子電路就它而言具有上述部件。
在用于制造電子電路的方法中構成至少一個功能電路，所述功能電路具有至少一個帶有至少兩個柵極的多柵極功能場效應晶體管。此外，構成至少一個ESD保護電路，所述ESD保護電路具有至少一個帶有至少兩個柵極的多柵極ESD保護場效應晶體管。所述多柵極功能場效應晶體管被構造為完全耗盡電載流子的晶體管而所述多柵極ESD保護場效應晶體管被構造為部分耗盡電載流子的晶體管。
集中于多柵極場效應晶體管及其ESD保護的本發(fā)明的一個方面是在ESD釋放電壓(ESD觸發(fā)電壓)的與晶體管寬度相關的調(diào)制中，此外由此實現(xiàn)以下優(yōu)點●保證ESD保護電路保護被構造為例如驅(qū)動電路、例如輸入/輸出電路(Input/Output電路，I/O電路)的功能電路安全，其方式是至少一個ESD保護場效應晶體管在出現(xiàn)ESD條件時具有比驅(qū)動場效應晶體管、即功能電路的場效應晶體管低的釋放電壓，由此避免了所謂的“觸發(fā)競爭”問題；●快速接通至少一個ESD保護場效應晶體管；●ESD保護場效應晶體管的大的硅橫截面區(qū)域，由此改善了尤其是用于處理大的ESD電流的熱特性；●在功能電路的MOS驅(qū)動場效應晶體管中每個面具有大的柵極寬度，由此實現(xiàn)最大的驅(qū)動強度；●在電子電路或電子電路裝置內(nèi)不僅功能電路而且ESD保護電路具有簡單的設計和簡單的布局，●本發(fā)明不僅可用于具有被構造為多柵極場效應晶體管的晶體管的雙柵極場效應晶體管而且可用于三柵極場效應晶體管；以及●對功能電路不必與通常的制造多柵極場效應晶體管比較附加的工藝步驟。
將多柵極功能場效應晶體管構造為完全耗盡型場效應晶體管或?qū)⒍鄸艠OESD保護場效應晶體管構造為部分耗盡型場效應晶體管可以通過與多柵極功能場效應晶體管相比較分別不同的多柵極ESD保護場效應晶體管的空間尺寸確定(例如鰭的不同的幾何尺寸、鰭的不同的高度或?qū)挾?或者也可以通過與相應的多柵極功能場效應晶體管相比較不同的利用摻雜原子摻雜多柵極ESD保護場效應晶體管來實現(xiàn)。
因此，明顯地通過不同的幾何設計和/或通過不同的利用摻雜原子的摻雜來確定屬于完全耗盡型多柵極功能場效應晶體管的多柵極功能場效應晶體管的尺寸或?qū)⒍鄸艠OESD保護場效應晶體管構造為相應的部分耗盡型多柵極ESD保護場效應晶體管。
所述多柵極ESD保護場效應晶體管和所述多柵極功能場效應晶體管可被構造為絕緣體上硅場效應晶體管(Silicon-on-Insulator場效應晶體管；SOI場效應晶體管)，其中所述絕緣體層例如可以是(例如所埋入的)二氧化硅層或者其它絕緣體層、例如藍寶石層(藍寶石上硅，Silicon on Sapphire，SoS)。
至少一個多柵極功能場效應晶體管可被構造為驅(qū)動場效應晶體管，例如被構造為輸入/輸出驅(qū)動單元(I/O驅(qū)動單元)中的驅(qū)動場效應晶體管，所述輸入/輸出驅(qū)動單元與所集成的電子電路的外部焊點端子電耦合。
可替換地，作為驅(qū)動晶體管的多柵極功能場效應晶體管例如可被設置在帶有多個不同的電路部件的電子電路內(nèi)，所述多個不同的電路部件必需不同的電源電壓，其中在ESD應力負載期間出現(xiàn)芯片內(nèi)電位降。也明顯地構成不同的電路部件之間的內(nèi)部接口的內(nèi)部驅(qū)動器必需芯片內(nèi)的ESD保護，所述芯片內(nèi)的ESD保護同樣可以通過ESD保護電路來提供。在所述應用領域中，本發(fā)明特別是以很簡單并且低成本的、提供ESD保護(尤其是不會產(chǎn)生附加的制造成本)的可能性出眾。
所述功能電路可以具有多個多柵極功能場效應晶體管，這些多柵極功能場效應晶體管例如相互并行耦合?？商鎿Q地或者附加地，ESD保護電路可以具有多個多柵極ESD保護場效應晶體管，這些多柵極ESD保護場效應晶體管同樣并行耦合(也就是相互并聯(lián))。
例如所述功能場效應晶體管的并聯(lián)電路可以用于，提供所期望的驅(qū)動強度。例如所述ESD保護場效應晶體管的并聯(lián)電路可以用于提供所期望的保護效果。
在被構造為驅(qū)動場效應晶體管的多柵極功能場效應晶體管之前可以連接預驅(qū)動電路。
此外，所述電子電路裝置可以在其功能電路中具有多個相互并行耦合的多柵極功能場效應晶體管和/或在其ESD保護電路中可以具有多個相互并行耦合的多柵極ESD保護場效應晶體管。
多個多柵極功能場效應晶體管的至少兩個多柵極功能場效應晶體管可以具有不同的鰭寬度。因此能夠補償過程非線性并且甚至能夠提供具有多個多柵極功能場效應晶體管的ESD自保護的晶體管裝置。
例如，多個多柵極功能場效應晶體管的至少一個(在本發(fā)明的可替換的改進方案中為多個較外面的)較外面的(例如最外面的或者多個最外面的)多柵極功能場效應晶體管可以具有比內(nèi)部多柵極功能場效應晶體管大的鰭寬度。
多個多柵極保護場效應晶體管的至少兩個多柵極保護場效應晶體管可以具有不同的鰭寬度。因此能夠補償過程非線性并且甚至提供具有多個多柵極保護場效應晶體管的ESD自保護的晶體管裝置。
例如，多個多柵極保護場效應晶體管的至少一個(在本發(fā)明的可替換的改進方案中為多個較外面的)較外面的(例如最外面的或者多個最外面的)多柵極保護場效應晶體管具有比內(nèi)部多柵極保護場效應晶體管大的鰭寬度。
此外，根據(jù)本發(fā)明的改進方案，多柵極功能場效應晶體管和多柵極保護場效應晶體管相互并行地電耦合。
因此，多個多柵極功能場效應晶體管的至少一個較外面的多柵極功能場效應晶體管可以具有比明顯地通過較外面的多柵極功能場效應晶體管構架的多柵極功能場效應晶體管大的鰭寬度?？商鎿Q地或者附加地，多個多柵極ESD保護場效應晶體管的至少一個較外面的多柵極ESD保護場效應晶體管具有比明顯由這些較外面的多柵極ESD保護場效應晶體管所構架的內(nèi)部多柵極ESD保護場效應晶體管大的鰭寬度。
這個或者這些多柵極功能場效應晶體管和這個或者這些多柵極ESD保護場效應晶體管可以利用相同的工藝技術、例如利用同樣的工藝步驟來制造，其中由此不同地一方面實現(xiàn)將多柵極功能場效應晶體管構造為完全耗盡型場效應晶體管而另一方面實現(xiàn)將多柵極ESD保護場效應晶體管構造為部分耗盡型場效應晶體管，即這個或者這些多柵極功能場效應晶體管不同于這個或者這些多柵極ESD保護場效應晶體管地在空間上確定尺寸地來構造(例如利用另一鰭高度或者鰭寬度)和/或不同于這個或者這些多柵極ESD保護場效應晶體管地利用摻雜原子來摻雜。
多柵極功能場效應晶體管的第一源極/漏極端子可以與多柵極保護場效應晶體管的第一源極/漏極端子以及與焊點端子耦合并且多柵極功能場效應晶體管的第二源極/漏極端子可以與多柵極保護場效應晶體管的第二源極/漏極端子以及與預定的參考電位耦合。
多柵極功能場效應晶體管可被構造為ESD自保護的多柵極功能場效應晶體管。
此外，可以設置作為ESD保護場效應晶體管(ESD觸發(fā)場效應晶體管)的部分耗盡電載流子的晶體管，以驅(qū)動ESD自保護的多柵極功能場效應晶體管(換句話說即ESD自保護的多柵極功能場效應晶體管)。


本發(fā)明的實施例在附圖中示出并且在下面被詳細地說明。
在這些附圖中，相同或者相似的部件(只要適宜)配備有相同的參考符號。
其中圖1示出根據(jù)本發(fā)明的第一實施例的電路裝置的橫截面視圖；圖2示出一曲線圖，其中與不同的參數(shù)相關地示出了完全耗盡型場效應晶體管和部分耗盡型場效應晶體管的區(qū)域；圖3示出根據(jù)本發(fā)明的第二實施例的電路裝置的橫截面視圖；圖4示出根據(jù)本發(fā)明的第三實施例的電路裝置的橫截面視圖；圖5示出具有根據(jù)本發(fā)明的實施例的ESD保護電路的輸出驅(qū)動級的電路圖；圖6示出根據(jù)本發(fā)明的其它實施例的驅(qū)動電路的布局圖以及電路圖；圖7A和7B示出具有根據(jù)本發(fā)明的還一個其它的實施例的所集成的ESD保護的驅(qū)動電路的兩種布局圖，其中圖7A示出具有所集成的ESD保護鰭的完全耗盡型驅(qū)動器，并且其中圖7B示出具有所集成的ESD保護鰭的部分耗盡型驅(qū)動器；圖8A至8C示出根據(jù)本發(fā)明的其它實施例的電子電路裝置的電路圖；圖9示出一曲線圖，其中示出根據(jù)本發(fā)明的實施例的電路裝置的實驗結果。
具體實施例方式
圖1以橫截面視圖示出根據(jù)本發(fā)明的第一實施例的電子電路100。
下面，根據(jù)用于保護多柵極工藝中的驅(qū)動場效應晶體管、通常是驅(qū)動電路的ESD保護電路來說明實施例，也就是針對多柵極場效應晶體管來說明實施例。
可是指明，可以采用任何其它合適的應用，在這些應用中適于借助ESD保護電路防止功能電路中的多柵極功能場效應晶體管受到ESD損壞。
在本發(fā)明的范圍中，多柵極場效應晶體管例如應被理解為●帶有至少一個作為雙柵極設備的子類的部分的鰭的場效應晶體管(例如雙柵極場效應晶體管)，所述雙柵極設備在鰭(橋式接片)的兩個縱向側壁上具有控制柵極(Control Gate)，可是不是在所述鰭頂上，換句話說，在這樣的情況下，即例如由于位于所述鰭的上表面上的較厚的柵極氧化物的厚度或者由于附加地涂敷在柵極氧化物上的絕緣體層、例如氮化硅層，在所述鰭的上表面上未出現(xiàn)或者出現(xiàn)減小的柵極控制效應。
●三柵極設備(例如三柵極場效應晶體管)，其中在所述鰭的縱向側上分別設置一控制柵極(Control Gate)以及附加地在所述鰭的上表面上同樣設置一控制柵極(Control Gate)。
下面的實施形式的一個方面在于ESD箝位設備(ESD clampingdevice)中的ESD觸發(fā)電壓(也就是ESD保護場效應晶體管的擊穿電壓)的減小，所述減小通過例如提高箝位設備的單獨段相對驅(qū)動單元中(也就是例如驅(qū)動場效應晶體管中)的相應段的寬度來實現(xiàn)。在將晶體管構造為帶有至少一個鰭的場效應晶體管時，這些段分別是場效應晶體管的鰭，這意味著ESD保護電路的場效應晶體管的鰭的寬度比功能電路的場效應晶體管的鰭的寬度大。
箝位設備中(也就是ESD保護電路中)的鰭的較大的寬度導致根據(jù)實施例的基于SOI的箝位設備(也就是ESD保護電路)的部分耗盡載流子的體區(qū)(部分耗盡型(Partially Depleted，PD)體區(qū))。
與此相對，所述驅(qū)動設備(也就是功能電路的場效應晶體管)具有很窄(薄)的鰭、也就是具有很小的寬度(換句話說，具有很小的鰭厚度)的鰭，以致多柵極功能場效應晶體管的體區(qū)完全耗盡電載流子(Fully Depleted(FD))，如按照標準本來針對多柵極場效應晶體管本身所設置的那樣。
由此，功能電路的多柵極功能場效應晶體管與ESD保護電路的多柵極ESD保護場效應晶體管的區(qū)別尤其是在于，所述多柵極功能場效應晶體管(例如驅(qū)動單元)具有比ESD保護電路的多柵極ESD保護場效應晶體管的擊穿電壓高的擊穿電壓，由此能夠構造ESD保護電路，所述ESD保護電路保證可靠釋放(觸發(fā))箝位設備并且防止ESD電流流經(jīng)靈敏的驅(qū)動單元以及因此流經(jīng)多個靈敏的多柵極功能場效應晶體管或者流經(jīng)該多柵極功能場效應晶體管。
根據(jù)圖1的電子電路100具有作為功能電路的驅(qū)動電路101，其中驅(qū)動電路101具有至少一個驅(qū)動鰭式場效應晶體管102(參見圖1的左側)。
此外，所述電子電路100具有ESD保護電路(ESDElectrostaticDischarge)103，所述ESD保護電路根據(jù)本發(fā)明的實施例具有ESD鰭式場效應晶體管104(參見圖1的右側)。
絕緣體上硅晶片(SOI-Wafer)被用作用于制造鰭式場效應晶體管的輸出材料，針對本發(fā)明的可替換的改進方案，該輸出材料也被用于制造多柵極場效應晶體管并且通常用于制造SOI-MOS單元。
SOI晶片具有由硅制成的第一載體部分層105，在所述載體部分層上嵌入所埋入的氧化層(buried oxide layer)106。在所埋入的二氧化硅層106上以非結構的(unstrukturiert)形式來涂覆薄的硅層。
在這方面應注意，本發(fā)明不限于硅作為半導體材料的硅上而且也不限于應用SOI晶片?？梢允褂萌魏稳我獾陌雽w材料，所述半導體材料適于制造多柵極場效應晶體管，例如如砷化鎵(GaAs)、磷化銦(InP)的化合物半導體材料或者如砷化銦鎵(InGaAs)的三元化合物半導體材料或者四元化合物半導體材料也是合適的。
薄的上面的硅層借助腐蝕這樣來構造，使得為了構成驅(qū)動鰭式場效應晶體管102而構成由硅制成的薄鰭107(也就是具有很小寬度的鰭)。此外，這樣實現(xiàn)所述構造，使得針對ESD保護鰭式場效應晶體管構成相對驅(qū)動鰭式場效應晶體管102的鰭更大寬度的鰭108(即較厚的鰭)。
下面這樣使用名稱，使得驅(qū)動鰭式場效應晶體管102的鰭107具有寬度W鰭，N以及高度H鰭，N。ESD保護鰭式場效應晶體管104的鰭108具有寬度W鰭，W以及高度H鰭，W。
在兩個鰭107、108上，薄的二氧化硅層分別至少被涂覆在鰭107、108的相應兩個縱向側壁上(在制造雙柵極鰭式場效應晶體管時)，必要時也被涂覆在鰭107、108的上表面上(在制造三柵極鰭式場效應晶體管時，也就是在制造具有三個柵極的鰭式場效應晶體管時)。出于簡單表示的原因，圖1中的二氧化硅層分別配備一個參考符號，即為驅(qū)動鰭式場效應晶體管102配備參考符號109或為ESD保護鰭式場效應晶體管104配備參考符號110。
在所述二氧化硅層109、110上，導電的柵極材料、即根據(jù)本發(fā)明的實施例為多晶硅或者金屬連接(例如氮化鈦)被涂敷、例如被沉淀并且借助光學刻蝕被構造，以致構成驅(qū)動鰭式場效應晶體管102的柵極111或ESD保護鰭式場效應晶體管104的柵極112。
根據(jù)在圖1中所示的本發(fā)明的實施例，分別構成三個柵極，也就是說，在鰭107的縱向側壁上，驅(qū)動鰭式場效應晶體管102在鰭107的一個縱向側壁上具有第一柵極而且在位于第一縱向側對面的第二縱向側壁上具有第二柵極以及第三柵極，所述第三柵極被涂覆在鰭107的上表面上(也稱作頂部(Top)柵極電極)。為了簡化圖示，驅(qū)動鰭式場效應晶體管102的所有三個柵極在圖1中配備有參考符號111并且相互耦合地示出。在可替換的改進方案中規(guī)定，相互電解耦并且分別相互獨立地電驅(qū)動這三個柵極中的兩個柵極或者所有三個柵極。以相應的方式并且也在相同的工藝步驟期間，在所述ESD保護鰭式場效應晶體管104處，兩個側面柵極電極被構成在鰭108的兩個縱向側壁上，也就是第一柵極電極被構成在一縱向側壁上而在位于第一縱向側壁對面的第二縱向側壁上構成第二柵極電極以及在鰭108的上表面上構成第三柵極電極。為了簡化圖示，ESD保護場效應晶體管104的所有三個柵極在圖1中配備有參考符號112。在可替換的改進方案中規(guī)定，相互電解耦并且分別相互獨立地電驅(qū)動這三個柵極中的兩個柵極或者所有三個柵極。
借助于在使用光學刻蝕和腐蝕方法的情況下的結構化所構成的薄條明顯以窄的條狀區(qū)域包上所述鰭，所述薄條構成驅(qū)動鰭式場效應晶體管102的柵極電極111以及ESD保護鰭式場效應晶體管104的柵極電極112，其中應注意，鰭107、108的下表面借助于所埋入的氧化層106的直接位于其下的二氧化硅與所述襯底105電絕緣。
此外，借助柵極電極111、112的形狀定義各個鰭式場效應晶體管102、104的溝道長度和溝道寬度。
根據(jù)本發(fā)明的實施例，預定條狀區(qū)域中的柵極材料覆蓋各個鰭107、108的兩個側壁以及鰭107、108的上表面并且由此定義了相應的整個MOS溝道寬度。
根據(jù)所述實施例，這兩個鰭107、108具有相同的高度，即H鰭，N＝H鰭，W成立。ESD保護鰭式場效應晶體管104的鰭108具有兩個鰭式區(qū)域、即也被稱作未耗盡電載流子的體區(qū)(非耗盡型(Non-Depleted)體區(qū))的第一鰭式區(qū)域113以及耗盡電載流子的區(qū)域114(耗盡型(Depleted)體區(qū))，所述耗盡電載流子的區(qū)域114除了非耗盡型區(qū)域113的下側以外完全包圍未耗盡電載流子的區(qū)域113，所述非耗盡型區(qū)域113的下側鄰接所埋入的二氧化硅層106。
在雙柵極場效應晶體管的情況下，所述鰭式場效應晶體管102或者104具有為鰭高度H鰭，N或H鰭，W兩倍大的溝道寬度。在其中所述場效應晶體管102或者104被構造為三柵極場效應晶體管的情況下，整個溝道寬度是包括鰭W鰭，N或W鰭，W的寬度在內(nèi)的鰭高度的兩倍。如果鰭107或者114的寬度變大，則逐漸形成鰭式場效應晶體管明顯地向平面的SOI場效應晶體管的過渡，其中所述結構與實際的平面的SOI場效應晶體管由此區(qū)別，即柵極電極還一直位于鰭的側壁上。
但是，流過鰭的側壁的邊緣區(qū)域中的MOS電流的貢獻相對于總的流經(jīng)所述溝道的電流越來越小。為了在這種“幾乎”平面的SOI場效應晶體管中還可以保證足夠的場效應，有意義的是，作為柵極氧化層的薄的二氧化硅層被涂覆在鰭108的上表面上并且在該鰭108的上表面上涂覆頂部柵極(Top-Gate)。
借助這兩個場效應晶體管102、104的兩個鰭107、108的寬度的不同的尺寸確定來調(diào)整，驅(qū)動鰭式場效應晶體管102被構造為完全耗盡型場效應晶體管而ESD保護場效應晶體管被構造為部分耗盡型場效應晶體管。
以很小的寬度構成鰭的基礎是由此形成的、在40nm及其下的范圍中十分好地標度(Skalierung)柵極長度的可能性，因為在所述非常薄的鰭107、108中抑制所謂的短溝道效應(Short Channel Effect(SCE))，所述短溝道效應在平面晶體管的通用體CMOS場效應晶體管中或者也在部分耗盡型SOI結構中普遍存在。
能通過各個鰭式區(qū)的完全耗盡來抑制短溝道效應，其中耗盡電載流子的區(qū)域完全從場效應晶體管的源極/漏極區(qū)域延伸到體區(qū)中，以致沒有自由的載流子可用。所述設備結構實現(xiàn)很高的MOS驅(qū)動電流。針對較大的鰭寬度(并且也與鰭高度相關)，由鰭構成的體區(qū)不再完全耗盡載流子。因此，如圖1中所示，在ESD保護場效應晶體管104中構成非耗盡型體區(qū)113，在該非耗盡型體區(qū)113中，移動的電載流子是可用的。
與功能場效應晶體管相反，ESD保護場效應晶體管不需高的MOS驅(qū)動電流。ESD保護場效應晶體管中的電流主要作為雙極性電流流過并且所述柵極一般(不是必需地)固定接地，也就是固定地被置于地電位上。ESD保護場效應晶體管從具有或者沒有閉鎖效應(可逆的快反向效應(reversibler snapback-effekt))的臨界的所謂觸發(fā)電壓(釋放電壓)開始轉(zhuǎn)換成雙極性模式，所述閉鎖效應在通常的CMOS體工藝中本身是公知的。通常，所述觸發(fā)電壓被定義為其中流過足夠的雪崩擊穿電流以便接通雙極性晶體管的電壓。
所述觸發(fā)電壓根據(jù)本發(fā)明的實施例通過ESD保護場效應晶體管104中的鰭108的寬度來調(diào)制。對于具有很小的多柵極場效應晶體管的鰭寬度的完全耗盡載流子的場效應晶體管(Fully Depleted)出現(xiàn)較高的觸發(fā)電壓，由此可靠地防止驅(qū)動場效應晶體管101不期望的ESD電流?？墒?，所述ESD箝位裝置、也就是ESD保護場效應晶體管104根據(jù)本發(fā)明的實施例只部分地耗盡電載流子，也就是說，ESD保護場效應晶體管104被構造為部分耗盡型場效應晶體管，并且移動的電載流子在觸發(fā)分別受保護的功能場效應晶體管、例如觸發(fā)驅(qū)動鰭式場效應晶體管102之前能夠在電壓較低時形成雪崩擊穿電壓以及因此以所期望的方式保證ESD保護場效應晶體管104的觸發(fā)。
其它優(yōu)點通過以下事實是明顯的，即ESD保護電路可被用于任何多柵極場效應晶體管工藝，也就是例如被用于帶有兩個柵極的鰭式FET工藝或也被用于三倍柵極場效應晶體管工藝(三柵極場效應晶體管工藝)，也就是不僅被用于帶有頂部柵極電極的鰭式FET工藝而且被用于沒有頂部柵極電極(也就是沒有鰭的上表面上的柵極)的鰭式FET工藝。對于引導大部分ESD放電電流的寄生雙極性電流不需要這種頂部柵極。部分耗盡電載流子的場效應晶體管(部分耗盡型(PartiallyDepleted)場效應晶體管)到完全耗盡電載流子的場效應晶體管(完全耗盡型(Fully Depleted)場效應晶體管)的過渡在例如鰭的通常為10nm至100nm的(與溝道摻雜有關的)層厚tSi處出現(xiàn)。
這在圖2中的曲線圖200中進一步詳細地示出。在所述曲線圖200中，沿著第一軸201示出單位為cm-3的溝道摻雜NA，D。沿著第二軸202涂敷層厚、也就是例如單位為米的各個場效應晶體管的鰭的高度。在位于分界線(Trenngerad)204之下的左下區(qū)203中，與各自的溫度和溝道寬度、也就是例如鰭寬度有關地固定完全耗盡型區(qū)，也就是在這些參數(shù)中所述場效應晶體管構造為完全耗盡電載流子的場效應晶體管。在分界線204的右上方示出所述參數(shù)區(qū)205，該參數(shù)區(qū)205導致部分耗盡電載流子的場效應晶體管。
為了得到帶有雙柵極的完全耗盡型鰭式場效應晶體管，應該滿足下面的條件tSi＜Wdep，其中利用Wdep來表示例如ESD保護場效應晶體管104的耗盡區(qū)114的厚度。
針對完全耗盡型平面的SOI場效應晶體管應該滿足下面的條件tSi＞W(wǎng)dep。
指明，從完全耗盡型場效應晶體管到部分耗盡型場效應晶體管的過渡不僅是硅層厚度(也就是例如亦即鰭高度)的功能，而且此外與場效應晶體管的體容積相關，所述體容積就它而言與溝道長度和鰭寬度相互制約。因此，所述驅(qū)動場效應晶體管102附加地可以具有更大的溝道長度，以便提高ESD觸發(fā)電壓。
應注意，用于提高ESD觸發(fā)電壓的最有效的設計參數(shù)是鰭的寬度，尤其是在共同制造和布置具有高的ESD觸發(fā)電壓的要保護的場效應晶體管和具有低觸發(fā)電壓的ESD保護場效應晶體管的范圍中，該ESD保護場效應晶體管被分配給該要保護的場效應晶體管。
為了影響場效應晶體管的溝道區(qū)域中的可用的移動載流子的數(shù)量的附加的自由度例如在于鰭高度。如果場效應晶體管的鰭例如足夠大，則通過所述鰭防止完全耗盡電載流子的區(qū)域向下延伸到所埋入的氧化物(通常到絕緣體層)，在所述氧化層上布置所述鰭。因此，產(chǎn)生部分耗盡型設備、也就是部分耗盡型場效應晶體管，所述部分耗盡型裝置根據(jù)本發(fā)明的實施形式由于其較低的觸發(fā)電壓被用作ESD保護場效應晶體管。
如果使用用于針對驅(qū)動場效應晶體管102將原始SO I材料的鰭高度下調(diào)到所期望的鰭高度H鰭，N或針對ESD保護場效應晶體管104將原始SOI材料的鰭高度下調(diào)到所期望的鰭高度H鰭，W的不同的氧化過程，則不同的鰭高度在使用相同的工藝技術的情況下被制造。
在這方面應注意，有利的是，針對要構成的ESD保護場效應晶體管104的鰭高度，將原始SOI輸出材料的原始的鰭高度在調(diào)整鰭高度之前保持在結束制造SOI晶片之后的原始SOI材料的高度處，以便由此得到最大的ESD有源場效應晶體管橫截面。
圖3示出電路裝置300的例子，其中帶有多柵極驅(qū)動鰭式場效應晶體管302的驅(qū)動電路301具有其鰭高度H鰭，N不同于ESD保護電路303的多柵極ESD保護鰭式場效應晶體管304的鰭的鰭高度的鰭。在此，多柵極驅(qū)動鰭式場效應晶體管302的鰭107的高度H鰭，N小于ESD保護鰭式場效應晶體管304的鰭108的高度H鰭，W。
由于除了這兩個晶體管302、304的鰭107、108的不同的高度以外單個元件是相同的，所以與根據(jù)本發(fā)明的第一實施例的電路裝置100相比較省略了這些部件的重復說明，并且各個單元配備有與圖1比較相同的參考符號。
在圖4中示出了根據(jù)本發(fā)明的第三實施例的電子電路400，其中充分利用附加自由度，以便改變場效應晶體管的鰭式區(qū)107、108中的可用的移動電載流子的數(shù)量、即溝道區(qū)域中(也就是根據(jù)本發(fā)明的實施形式在ESD保護電路403的多柵極ESD保護鰭式場效應晶體管404的鰭108中)的摻雜原子的摻雜濃度。
根據(jù)本發(fā)明的改進方案規(guī)定，所述溝道區(qū)域中和因此多柵極ESD保護鰭式場效應晶體管404的鰭108中的溝道離子注入、也就是摻雜原子的濃度(NA，D，ESD)大于驅(qū)動電路401的多柵極驅(qū)動鰭式場效應晶體管402的鰭107中的溝道離子注入、也就是摻雜原子的濃度(NA，D，驅(qū)動器)，也就是NA，D，ESD＞1...10×NA，D，驅(qū)動器。
以這樣的方式，多柵極ESD保護鰭式場效應晶體管404被構造為部分耗盡型場效應晶體管并且具有減小的觸發(fā)電壓。
多柵極ESD保護鰭式場效應晶體管404的鰭108在這種情況下不必必需比多柵極驅(qū)動鰭式場效應晶體管402的鰭107寬。例如以用于制造其中使用了不同的溝道離子注入以便制造一套具有不同的閾值電壓的設備的多邏輯設備的工藝，ESD保護設備以及因此多柵極ESD保護鰭式場效應晶體管404以簡單的方式以比多柵極驅(qū)動鰭式場效應晶體管402的鰭107的摻雜原子的濃度高的摻雜原子的濃度在溝道區(qū)域中(也就是鰭108中)來摻雜。
如在圖4中所示，通過多柵極ESD保護鰭式場效應晶體管404中的所規(guī)定的提高的摻雜原子的摻雜濃度相對于本發(fā)明的第一實施例增大非耗盡型體區(qū)113，即換句話說，耗盡載流子的區(qū)域114變小(即Wdep相對于在圖1中所說明的實施形式變小)。
本身公知的是，如果所述箝位設備被設立為NMOS場效應晶體管(因為通常npn型雙極性晶體管在相同的幾何尺寸和相同摻雜的情況下比pnp型場效應晶體管塊)，則被包含在MOS設備中的寄生雙極性晶體管的觸發(fā)針對該情況以特別的方式是足夠快的。以這樣的方式，與具有太長的響應時間的現(xiàn)有技術的SCR裝置相比實現(xiàn)更高的觸發(fā)速度的優(yōu)點。
在下面的表格中，示出多柵極ESD保護場效應晶體管(左列)或多柵極驅(qū)動場效應晶體管(右列)的相應的特性


這指明，在本發(fā)明的可替換的改進方案中，上述自由度可以任意地相互組合，以便構造完全耗盡型場效應晶體管或所屬的部分耗盡型場效應晶體管。
圖5示出根據(jù)本發(fā)明的實施例的電子電路裝置500，所述電子電路裝置500與上述ESD箝位方法和上述ESD箝位電路結合采用。
所述電路裝置500具有輸入/輸出焊盤接線端子501(I/O焊盤接線端子)，在所述輸入/輸出焊盤接線端子501上連接四個場效應晶體管。所述焊盤接線端子501產(chǎn)生在外部到芯片的電連接。
第一多柵極NMOS驅(qū)動場效應晶體管502利用其源極/漏極區(qū)與I/O焊盤接線端子501耦合并且利用其第二源極/漏極區(qū)與地電位503耦合。多柵極NMOS驅(qū)動場效應晶體管502的柵極端子與預驅(qū)動電路504耦合并且由該預驅(qū)動電路504來驅(qū)動。
此外，多柵極PMOS驅(qū)動場效應晶體管505的第一源極/漏極端子與多柵極NMOS驅(qū)動場效應晶體管502的第一源極/漏極區(qū)并且與I/O焊盤接線端子501耦合，所述多柵極PMOS驅(qū)動場效應晶體管505的第二源極/漏極區(qū)與電驅(qū)動電壓VDD506耦合。多柵極PMOS驅(qū)動場效應晶體管505的柵極端子與第二預驅(qū)動電路507耦合并且由該第二預驅(qū)動電路507來驅(qū)動。
此外，設置兩個多柵極ESD保護場效應晶體管并且這兩個多柵極ESD保護場效應晶體管與I/O焊盤接線端子501這樣耦合，使得第一多柵極ESD保護場效應晶體管508這樣被連接在I/O焊盤接線端子501與地電位503之間，使得該第一多柵極ESD保護場效應晶體管508的第一源極/漏極端子與I/O焊盤接線端子501相耦合，而該第一多柵極ESD保護場效應晶體管508的第二源極/漏極端子也如該第一多柵極ESD保護場效應晶體管508的柵極端子那樣與地電位503相耦合。此外，第二多柵極ESD保護場效應晶體管509的第一源極/漏極端子同樣與I/O焊盤接線端子501相耦合，可是根據(jù)本發(fā)明的實施例該第二多柵極ESD保護場效應晶體管509的第二源極/漏極端子與電驅(qū)動電位VDD506相耦合。第二多柵極ESD保護場效應晶體管509的柵極端子與地電位503相耦合。
此外，根據(jù)該實施例還設置第三多柵極ESD保護場效應晶體管510(可選)，該第三多柵極ESD保護場效應晶體管510的第一源極/漏極區(qū)(也如該第三多柵極ESD保護場效應晶體管510的柵極端子那樣)與地電位503相耦合并且該第三多柵極ESD保護場效應晶體管510的第二源極/漏極端子與電驅(qū)動電位VDD506相耦合。
此外，附加的各個邏輯電路(未示出)被分配給預驅(qū)動電路504、507，所述邏輯電路被設置在通用的所集成的I/O電路中。
這兩個多柵極驅(qū)動場效應晶體管502、505是場效應晶體管，該場效應晶體管的鰭具有小(較小)的寬度和/或該場效應晶體管的鰭具有小(較小)的高度和/或該場效應晶體管的鰭配備有低(較低)的摻雜原子的摻雜濃度，如上面結合圖1、圖3和圖4所說明的那樣。多柵極ESD保護場效應晶體管508、509和510是場效應晶體管，所述場效應晶體管的鰭具有大/較大的寬度和/或所述場效應晶體管的鰭具有大/較大的高度和/或所述場效應晶體管的鰭配備有高/較高的摻雜原子的摻雜濃度，以致多柵極ESD保護場效應晶體管508、509和510的觸發(fā)電壓分別大于這兩個多柵極驅(qū)動場效應晶體管502、505的觸發(fā)電壓。以這樣的方式實現(xiàn)，ESD箝位設備比所述驅(qū)動設備更早導通。因此實現(xiàn)，在多柵極驅(qū)動場效應晶體管502、505通過ESD電流脈沖被損壞或不期望地被觸發(fā)之前導通ESD保護箝位設備。
在這些附圖中，較大的鰭寬度或較大的鰭高度和/或具有摻雜原子的鰭中的較高的摻雜濃度通過各個場效應晶體管符號的溝道區(qū)域的黑體來象征性地表示。
(通過多柵極ESD保護場效應晶體管510代表性表示的)第三多柵極ESD保護場效應晶體管510和一個或多個可能的附加的多柵極ESD保護場效應晶體管用于保護能量供應線路之間的器件，第三多柵極ESD保護場效應晶體管510和一個或多個可能的附加的多柵極ESD保護場效應晶體管利用其相應的源極/漏極端子被連接在電驅(qū)動電位506與地電位503之間。
圖6示出布局圖600以及根據(jù)本發(fā)明的其它實施例的電路裝置的所屬的電路圖650。
在本發(fā)明的實施例中僅僅采用NMOS場效應晶體管。
在圖6中示出I/O焊盤接線端子651以及六個多柵極驅(qū)動場效應晶體管652、653、654、655、656、657，這些多柵極驅(qū)動場效應晶體管相互并聯(lián)并且利用其兩個相應的源極/漏極端子被連接在I/O焊盤接線端子651與地接線端子658之間。多柵極驅(qū)動場效應晶體管652、653、654、655、656、657的所有柵極端子與預驅(qū)動電路659和相應的控制邏輯相耦合。
所述多柵極驅(qū)動場效應晶體管652、653、654、655、656、657具有很小的鰭寬度W鰭，N，如象征性地在布局圖600中所闡明的那樣。同樣設置的多個多柵極ESD保護場效應晶體管660、661、662、663、664、665的源極/漏極端子借助接觸孔601被電接觸并且被驅(qū)動。
所述多柵極ESD保護場效應晶體管660、661、662、663、664、665同樣相互并聯(lián)并且與多柵極驅(qū)動場效應晶體管652、653、654、655、656、657并聯(lián)，換句話說，多柵極ESD保護場效應晶體管660、661、662、663、664、665利用各自的第一源極/漏極端子與I/O焊盤接線端子651相耦合并且利用各自的第二源極/漏極端子與地接線端子658相耦合。此外，多柵極ESD保護場效應晶體管660、661、662、663、664、665的所有柵極端子同樣與地接線端子658相耦合。
通過并聯(lián)連接多個相應的多柵極場效應晶體管，一方面針對多個多柵極驅(qū)動場效應晶體管652、653、654、655、656、657提供必需的驅(qū)動強度或針對多柵極ESD保護電路660、661、662、663、664、665提供ESD電流放電范圍中的各自必需的通電容量(Stromfuehr-kapazitaet)。
如在圖6中所示，多柵極驅(qū)動場效應晶體管652、653、654、655、656、657分別具有共同的多晶硅柵極602。多柵極ESD保護場效應晶體管660、661、662、663、664、665也具有共同的多晶硅柵極603，可是所述共同的多晶硅柵極603與多柵極驅(qū)動場效應晶體管652、653、654、655、656、657的多晶硅柵極602電解耦。
如在圖6中所示，多柵極ESD保護場效應晶體管660、661、662、663、664、665的鰭的寬度大于多柵極驅(qū)動場效應晶體管652、653、654、655、656、657的鰭的寬度。多柵極ESD保護場效應晶體管660、661、662、663、664、665的鰭的總寬度確定整個ESD保護承載能力。多柵極ESD保護場效應晶體管660、661、662、663、664、665的鰭的總寬度被計算，其方式是所有多柵極ESD保護場效應晶體管660、661、662、663、664、665的鰭的寬度相加。如上面所說明的那樣，多柵極ESD保護場效應晶體管660、661、662、663、664、665具有共同的多晶硅柵極線603，借助所述多晶硅柵極線603，這些多柵極ESD保護場效應晶體管與地電位相658耦合。
可以在場效應晶體管的布局中十分簡單地調(diào)整并且改變鰭的不同寬度。這些單個場效應晶體管可以具有共同的源極觸點和/或漏極觸點，或者這些單個場效應晶體管可以相互通過不同的金屬化層和被布置在該金屬化層中的金屬印制導線來耦合。
鰭狀分段以及因此設置多柵極驅(qū)動場效應晶體管和多柵極ESD保護場效應晶體管提供了ESD保護范圍中的附加優(yōu)點。
在高質(zhì)量的ESD保護的范圍中，均勻的導電能力在出現(xiàn)ESD條件期間是期望的，以便得到可標度的性能特征。為此，以體工藝在漏極區(qū)和/或在源極區(qū)中規(guī)定添加鎮(zhèn)流電阻，以便達到均勻的電流?？墒牵植康碾娏魈岣呖赡軐е虏豢煽刂频臒崽匦?、差的ESD性能特征和部件可能故障。鎮(zhèn)流電阻的添加通常通過硅化物阻斷(Silizid-Blockierung)來實現(xiàn)，所述硅化物阻斷提高了源極/漏極區(qū)的層電阻。所述硅化物阻斷不僅可被用于保護設備而且可使用要保護的驅(qū)動設備，以便提高內(nèi)在的ESD硬度(ESD可靠性)。
可是，串聯(lián)電阻的很強的提高由于在ESD負載期間由此減小的驅(qū)動電流和/或提高的電壓降是不利的。
在可替換的改進方案中規(guī)定了其它的鎮(zhèn)流技術，所述鎮(zhèn)流技術與針對體CMOS工藝在[9]中所說明的那樣類似地構造，其中根據(jù)該技術將由多晶硅元件制成的窄條分別與漏極區(qū)或源極區(qū)耦合。
利用上面所說明的分段和針對驅(qū)動器或ESD保護設備設置多數(shù)或者多個相應的場效應晶體管的方法內(nèi)在地實現(xiàn)用于實現(xiàn)多柵極ESD保護場效應晶體管中的均勻電流線的鎮(zhèn)流，這說明了本發(fā)明的這個方面的附加的優(yōu)點。
在這種情況下，還不是一次必需針對硅化物阻斷的附加的工藝步驟。因此，在本發(fā)明的實施形式中可以有利的是，限制鰭的寬度并且設置多個相應的多柵極ESD保護場效應晶體管，以便優(yōu)化鎮(zhèn)流效應。
在本發(fā)明的可替換的改進方案中設置既在驅(qū)動場效應晶體管中又在多柵極ESD保護場效應晶體管中只具有PMOS場效應晶體管的電路裝置并且具有與結合圖6所示類似的結構。
針對以下情況，即(例如在將多柵極驅(qū)動場效應晶體管構造為PMOS場效應晶體管和將多柵極ESD保護場效應晶體管構造為NMOS場效應晶體管時，或相反在將多柵極驅(qū)動場效應晶體管構造為NMOS場效應晶體管并且相應地將多柵極ESD保護場效應晶體管構造為PMOS場效應晶體管時)與多柵極ESD保護場效應晶體管相比，多柵極驅(qū)動場效應晶體管在其溝道導電能力方面被不同地構造，應針對源極區(qū)或漏極區(qū)分別設置自己的接觸區(qū)。
本發(fā)明的這個方面的其他的優(yōu)點在于，驅(qū)動設備這樣被布置，使得每個布局區(qū)的薄鰭的最大數(shù)量導致該工藝的很高的驅(qū)動電流區(qū)域效率(Gebieteffizienz)。與此相反，ESD導電能力通過ESD設備段的高的載流能力來限制ESD性能特征。因此，具有較寬的鰭的多柵極ESD保護場效應晶體管也要求滿足這些要求。這些單個段之間(也就是多柵極場效應晶體管的鰭之間以及因此這些段之間)的窄的空隙的面積需求可以被忽略并且?guī)缀醪粨p害整個ESD面積效率。
圖7A和圖7B示出根據(jù)本發(fā)明的附加實施例的電路裝置的兩種布局圖700和750。
根據(jù)圖7A和圖7B的電路裝置700、750示出，各最外面的(可替換地多個較外面的)多柵極場效應晶體管的鰭、也就是較外面的多柵極驅(qū)動場效應晶體管652和657的鰭構造得比內(nèi)部的多柵極場效應晶體管653、654、655、656的鰭厚。
以這樣的方式可能的是，補償可能出現(xiàn)的工藝非線性，所述工藝非線性在光學刻蝕方法期間、在腐蝕期間或者在其它工藝步驟期間可能出現(xiàn)，以致實現(xiàn)各個結構的統(tǒng)一寬度或可以調(diào)節(jié)完全耗盡或者部分耗盡的所定義的狀態(tài)。利用最外面的鰭的厚度可以補償工藝非線性。
電路裝置700示出驅(qū)動多柵極場效應晶體管，所述驅(qū)動多柵極場效應晶體管被構造為完全耗盡型場效應晶體管(也就是具有薄鰭)，以及同時示出與驅(qū)動多柵極場效應晶體管并聯(lián)的多柵極ESD保護場效應晶體管，這些多柵極ESD保護場效應晶體管被構造為部分耗盡型場效應晶體管(也就是具有厚鰭)。針對ESD保護也可以厚地構造多個鰭，并且這不必必需是較外面的鰭。根據(jù)實施形式指明共同集成場效應晶體管和可選不中斷的柵極線，所述柵極線將所有場效應晶體管相互電連接。
所述電路裝置750示出驅(qū)動多柵極場效應晶體管，所述驅(qū)動多柵極場效應晶體管被構造為部分耗盡型場效應晶體管(也就是具有厚鰭)，以及同時示出與驅(qū)動多柵極場效應晶體管并聯(lián)的多柵極ESD保護場效應晶體管，所述多柵極ESD保護場效應晶體管同樣被構造為部分耗盡型場效應晶體管(也就是具有厚鰭，可是其中多柵極ESD保護場效應晶體管的鰭被構造得比驅(qū)動多柵極場效應晶體管的鰭還要厚)。針對ESD保護也可以厚地構造多個鰭，并且這不必必需是較外面的鰭。根據(jù)該實施形式同樣指明共同集成場效應晶體管以及可選不中斷的柵極線，所述柵極線將所有場效應晶體管相互電連接。
根據(jù)該實施形式，也可以為部分耗盡型驅(qū)動器提供(所集成的)ESD保護，其中所述ESD電壓根據(jù)鰭厚度還繼續(xù)被減小。
通常適用的是，如果所有鰭相同厚地示出，則較外面的鰭通過處理變得更厚。如果鰭太厚，則這些鰭應該相應更薄地布局或相反，如果這些鰭太薄(這也可能在處理中發(fā)生)，則這些鰭相應更厚地來布局。
較厚或者較薄的鰭是否更好取決于摻雜，以便調(diào)節(jié)Vth，也就是較外面的鰭和內(nèi)部鰭獨立地被最優(yōu)化(借助離子注入掩模)。
本發(fā)明的其它方面在圖8A、圖8B和圖8C中被示出。
不同的變型被示出，其中將具有寬鰭的設備的低的ESD觸發(fā)電壓用作ESD觸發(fā)元件，以便保護具有窄鰭的大陣列(Array)設備，其方式是均勻地實現(xiàn)ESD導電能力。具有多個鰭的多柵極功能場效應晶體管的這種較大的陣列可例如被設置在較大的輸出驅(qū)動設備中或在較大的輸出驅(qū)動裝置中是必要的，以致有利的是設置用于進行ESD(自)保護的這種設備。
應注意，各個多柵極ESD保護場效應晶體管應該足夠大地確定尺寸，以便不用損害自己地導出整個出現(xiàn)的ESD電流。
根據(jù)圖8A中所示出的第一實施形式，電路裝置800具有多個多柵極驅(qū)動場效應晶體管801，這些多柵極驅(qū)動場效應晶體管801均相互并聯(lián)并且這些多柵極驅(qū)動場效應晶體管801的第一源極/漏極區(qū)與I/O焊盤接線端子802相耦合并且這些多柵極驅(qū)動場效應晶體管801的第二源極/漏極區(qū)與地接線端子803相耦合。多柵極驅(qū)動場效應晶體管801的柵極端子相互耦合以及與預驅(qū)動器804相耦合。此外，歐姆電阻805的第一接線端子被連接在多柵極驅(qū)動場效應晶體管801的柵極上，該歐姆電阻805的第二接線端子與地接線端子803相耦合。此外，多柵極ESD觸發(fā)場效應晶體管806的第一源極/漏極端子被耦合在多柵極驅(qū)動場效應晶體管801的柵極端子上，多柵極ESD觸發(fā)場效應晶體管806的柵極端子同樣被耦合在多柵極驅(qū)動場效應晶體管801的柵極端子上。多柵極ESD保護場效應晶體管806的第二源極/漏極區(qū)與I/O焊盤802以及與多柵極驅(qū)動場效應晶體管801的第一源極/漏極區(qū)相耦合。
預驅(qū)動電路804被連接在地電位803與電驅(qū)動電位VDD807之間。
在根據(jù)本發(fā)明的實施形式的電路裝置800中，只有在出現(xiàn)ESD事件時，部分耗盡型多柵極ESD觸發(fā)場效應晶體管806才開始變成導通。出現(xiàn)預驅(qū)動器804(和通過可選地設置的高阻抗歐姆電阻805)的輸出節(jié)點之間的電壓降并且將偏置信號電平輸送給多柵極驅(qū)動場效應晶體管801的柵極端子。因此，多柵極驅(qū)動場效應晶體管801打開并且在朝向地電位的方向短接ESD電流。歐姆電阻805通常選擇高阻抗值(也就是大于例如10kΩ)，以致該歐姆電阻805在正常工作期間對于預驅(qū)動電路804的輸出不表示基本的負載。
根據(jù)本發(fā)明的其它實施形式的電路裝置810在圖8B中被示出，其中根據(jù)本發(fā)明的實施例附加地設置并且示出，襯底接線端子811與多個多柵極驅(qū)動場效應晶體管801的柵極端子相耦合，同樣如與預驅(qū)動電路804的輸出相耦合那樣。多柵極ESD觸發(fā)場效應晶體管806的柵極端子與其第一源極/漏極端子相耦合以及與可選地設置的歐姆電阻805的第一接線端子相耦合，該可選地設置的歐姆電阻805的第二接線端子與地電位803相耦合?？墒窃谶@種情況下，多柵極ESD觸發(fā)場效應晶體管806的柵極端子和第一源極/漏極端子均不與多柵極驅(qū)動場效應晶體管801的輸出或者與預驅(qū)動電路804的輸出相耦合。
襯底接線端子(也被稱為體接觸)根據(jù)本發(fā)明的實施形式被使用，以便在出現(xiàn)的ESD事件期間接受提高的體電位并且為了在那里繼續(xù)處理而將該電位轉(zhuǎn)遞給多柵極驅(qū)動場效應晶體管801的柵極。如上所述，又將高阻抗電阻805布置在第一源極/漏極端子(源極端子)與多柵極ESD觸發(fā)場效應晶體管806的柵極端子之間，以便在ESD事件期間限制觸發(fā)元件中的電流。此外，從預驅(qū)動電路806的輸出經(jīng)過多柵極ESD觸發(fā)場效應晶體管806的體接觸被導向接地的源極觸點的每個前向二極管電流借助歐姆電阻805來限制。這些實施形式的優(yōu)點是通過觸發(fā)元件(也就是多柵極ESD保護場效應晶體管806)將柵極偏壓值限制為大約0.7V。所述電壓可靠地位于驅(qū)動器的閾值電壓之上，但是還是足夠高，以便在ESD事件期間啟動多柵極驅(qū)動場效應晶體管801中的觸發(fā)器。在這方面指明，如在[10]中所說明的那樣，強的柵極偏壓在不期望的方向上偏移ESD箝位電壓。
圖8C示出根據(jù)本發(fā)明的還一個其它的實施形式的電路裝置820。
在所述電路裝置中，設置附加的觸發(fā)緩沖電路821，所述附加的觸發(fā)緩沖電路821一方面被連接在多柵極驅(qū)動場效應晶體管801的柵極與預驅(qū)動電路804的輸出之間而另一方面被連接在第一源極/漏極端子和多柵極ESD保護場效應晶體管806的柵極端子之間。
此外，本發(fā)明的改進方案與在圖8A中所示出的電路800相對應。
通過電路裝置820實現(xiàn)，觸發(fā)偏壓信號通過(非逆轉(zhuǎn)的)觸發(fā)緩沖電路821被增強。由此，所述預驅(qū)動輸出在正常工作期間沒有加載有歐姆電阻805。所述ESD觸發(fā)緩沖電路821由ESD電壓來供給，所述ESD電壓施加在I/O焊盤接線端子802上，在存在ESD條件期間，所述I/O焊盤接線端子802因此明顯地被偏壓。
在所有情況下，ESD觸發(fā)元件這樣來設立，使得在使用上面所說明的方法的情況下來實現(xiàn)，在多柵極ESD保護場效應晶體管的相應的體區(qū)中由于在體區(qū)中所實現(xiàn)的電載流子的部分耗盡(PartiallyDepletion)來實現(xiàn)低的觸發(fā)電壓。所述ESD觸發(fā)元件可以具有一個或多個鰭并且因此明顯地具有一個或多個多柵極ESD保護場效應晶體管，以便提供必需數(shù)量的觸發(fā)電流。
圖9以電流/電壓曲線圖900示出實驗結果，其中沿著第一軸901標上電壓(V)而沿著第二軸902標上歸一化的電流(I)。針對部分耗盡型(PD)平面場效應晶體管和完全耗盡型多柵極場效應晶體管(在100ns持續(xù)時間的脈沖中)列出脈動的IV特征曲線。這兩個設備具有250nm的多晶硅柵極長度，以便可比較地保持結果。在這兩種情況下，設備的柵極接地。電流在實際的鰭寬度方面被歸一化。如從電壓電流曲線圖900中可看到的那樣，部分耗盡型設備(也就是ESD保護設備)在如上面所解釋的ESD條件下具有實質(zhì)更低的觸發(fā)電壓(在那被稱作Vt1，PD)。
在該文獻中引用以下公開文獻[1]US 6720619；[2]US 2004/0188705；[3]US 6433609；[4]US 5773864；[5]US 6242763；[6]US 6642088；[7]US 5465189；[8]US 6750515；[9]US 6587320；[10]M.G.Khazhinsky et al.，Engineering single n-MOS and p-MOSoutput buffers for maximum failure voltage in advancedCMOS technology，EOS/ESD Symposium，2004[11]WO 2004/051749 A1[12]P.Raha et al.″EOS/ESD Reliability of PartiallyDepleted SOI Technology″.InIEEE Transactions onElectron Devices，Vol.46，No.2，F(xiàn)ebruary 1999，Seiten429bis 431. EP 0 939 439 A1
參考符號列表100 電子電路101 功能電路102 多柵極功能場效應晶體管103 多柵極ESD保護電路104 多柵極ESD保護場效應晶體管105 硅襯底106 二氧化硅層107 鰭式多柵極功能場效應晶體管108 鰭式多柵極ESD保護電路109 多柵極功能場效應晶體管的二氧化硅層110 多柵極ESD保護電路的二氧化硅層111 多柵極功能場效應晶體管的柵極112 多柵極ESD保護電路的柵極113 非耗盡體114 耗盡區(qū)200 曲線圖201 第一軸202 第二軸203 完全耗盡區(qū)204 分離線205 部分耗盡區(qū)300 電子電路301 驅(qū)動電路302 多柵極驅(qū)動場效應晶體管303 ESD保護電路304 多柵極ESD保護場效應晶體管400 電子電路401 驅(qū)動電路
402 多柵極驅(qū)動場效應晶體管403 ESD保護電路404 多柵極ESD保護場效應晶體管500 電子電路裝置501 I/O焊盤接線端子502 第一多柵極驅(qū)動場效應晶體管503 地電位504 第一預驅(qū)動電路505 第二多柵極場效應晶體管506 電驅(qū)動電位507 第二預驅(qū)動電路508 第一多柵極ESD保護場效應晶體管509 第二多柵極ESD保護場效應晶體管510 第二多柵極ESD保護場效應晶體管600 電路裝置601 接觸孔602 第一多晶硅柵極線603 第二多晶硅柵極線650 電路圖651 I/O焊盤接線端子652 多柵極驅(qū)動場效應晶體管653 多柵極驅(qū)動場效應晶體管654 多柵極驅(qū)動場效應晶體管655 多柵極驅(qū)動場效應晶體管656 多柵極驅(qū)動場效應晶體管657 多柵極驅(qū)動場效應晶體管658 地接線端子659 預驅(qū)動電路660 多柵極ESD保護場效應晶體管661 多柵極ESD保護場效應晶體管
662 多柵極ESD保護場效應晶體管663 多柵極ESD保護場效應晶體管664 多柵極ESD保護場效應晶體管665 多柵極ESD保護場效應晶體管700 布局圖800 電路裝置801 多柵極驅(qū)動場效應晶體管802 I/O焊盤接線端子803 地接線端子804 預驅(qū)動電路805 歐姆電阻806 多柵極ESD保護場效應晶體管807 驅(qū)動電位接線端子810 電路裝置811 體接觸多柵極ESD保護場效應晶體管820 電路裝置821 觸發(fā)緩沖電路900 電流/電壓圖901 第一軸902 第二軸。
權利要求
1.電子電路，●具有至少一個功能電路，所述功能電路具有至少一個帶有至少兩個柵極的多柵極功能場效應晶體管，●具有至少一個ESD保護電路，所述ESD保護電路具有至少一個帶有至少兩個柵極的多柵極保護場效應晶體管，●其中，所述多柵極保護場效應晶體管被構造為部分耗盡電載流子的晶體管，其中所述多柵極保護場效應晶體管的觸發(fā)電壓小于所述多柵極功能場效應晶體管的觸發(fā)電壓。
2.根據(jù)權利要求1所述的電子電路，其中，所述多柵極功能場效應晶體管被構造為部分耗盡電載流子的晶體管。
3.根據(jù)權利要求1所述的電子電路，其中，所述多柵極功能場效應晶體管被構造為完全耗盡電載流子的晶體管。
4.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述多柵極功能場效應晶體管被構造為鰭式場效應晶體管，如/或●其中，所述多柵極保護場效應晶體管被構造為鰭式場效應晶體管。
5.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述多柵極保護場效應晶體管不同于所述多柵極功能場效應晶體管在空間上被確定尺寸，和/或●其中，所述多柵極保護場效應晶體管不同于所述多柵極功能場效應晶體管利用摻雜原子來摻雜。
6.根據(jù)權利要求1或2之一所述的電子電路，其中，所述多柵極保護場效應晶體管和所述多柵極功能場效應晶體管被構造為絕緣體上硅晶體管。
7.根據(jù)權利要求1或2之一所述的電子電路，其中所述多柵極功能場效應晶體管被構造為驅(qū)動晶體管。
8.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述功能電路具有多個多柵極功能場效應晶體管，和/或●其中，所述ESD保護電路具有多個多柵極保護場效應晶體管。
9.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述多個多柵極功能場效應晶體管相互并行耦合，和/或●其中，所述多個多柵極保護場效應晶體管相互并行耦合。
10.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述功能電路具有多個相互并行耦合的多柵極功能場效應晶體管，●其中，所述多個多柵極功能場效應晶體管中的至少兩個多柵極功能場效應晶體管具有不同的鰭寬度。
11.根據(jù)權利要求10所述的電子電路，其中，所述多個多柵極功能場效應晶體管中的至少一個較外面的多柵極功能場效應晶體管具有比內(nèi)部的多柵極功能場效應晶體管大的鰭寬度。
12.根據(jù)權利要求1或2之一所述的電子電路，●其中，所述ESD保護電路具有多個相互并行耦合的多柵極保護場效應晶體管，以及●其中，所述多個多柵極功能場效應晶體管中的至少兩個多柵極保護場效應晶體管具有不同的鰭寬度。
13.根據(jù)權利要求12所述的電子電路，其中，所述多個多柵極保護場效應晶體管中的至少一個較外面的多柵極保護場效應晶體管具有比內(nèi)部的多柵極保護場效應晶體管大的鰭寬度。
14.根據(jù)權利要求1或2之一所述的電子電路，其中，所述多柵極功能場效應晶體管和所述多柵極保護場效應晶體管相互并行地電耦合。
15.電子電路裝置，●具有焊點端子，●具有與該焊點端子電耦合的電子電路，所述電子電路具有a)至少一個功能電路，所述功能電路具有至少一個帶有至少兩個柵極的多柵極功能場效應晶體管，b)至少一個ESD保護電路，所述ESD保護電路具有至少一個帶有至少兩個柵極的多柵極保護場效應晶體管，c)其中，該多柵極保護場效應晶體管被構造為部分耗盡電載流子的晶體管，其中，該多柵極保護場效應晶體管的觸發(fā)電壓小于該多柵極功能場效應晶體管的觸發(fā)電壓。
16.根據(jù)權利要求15所述的電子電路裝置，●其中，所述多柵極功能場效應晶體管的第一源極/漏極端子與所述多柵極保護場效應晶體管的第一源極/漏極端子以及與所述焊點端子相耦合，●其中，所述多柵極功能場效應晶體管的第二源極/漏極端子與所述多柵極保護場效應晶體管的第二源極/漏極端子以及與預定的參考電位相耦合。
17.根據(jù)權利要求15或16所述的電子電路裝置，其中，所述多柵極功能場效應晶體管被構造為部分耗盡電載流子的晶體管。
18.根據(jù)權利要求15或16所述的電子電路裝置，其中，所述多柵極功能場效應晶體管被構造為完全耗盡電載流子的晶體管。
19.根據(jù)權利要求15或16之一所述的電子電路裝置，具有預驅(qū)動電路，所述預驅(qū)動電路與所述多柵極功能場效應晶體管相耦合。
20.根據(jù)權利要求15或16之一所述的電子電路裝置，●其中，所述功能電路具有多個多柵極功能場效應晶體管，和/或●其中，所述ESD保護電路具有多個多柵極保護場效應晶體管。
21.根據(jù)權利要求15或16之一所述的電子電路裝置，●其中，所述多個多柵極功能場效應晶體管相互并行耦合，和/或●其中，所述多個多柵極保護場效應晶體管相互并行耦合。
22.根據(jù)權利要求15或16之一所述的電子電路裝置，●其中，所述功能電路具有多個相互并行耦合的多柵極功能場效應晶體管，●其中，所述多個多柵極功能場效應晶體管中的至少兩個多柵極功能場效應晶體管具有不同的鰭寬度。
23.根據(jù)權利要求22所述的電子電路裝置，其中，所述多個多柵極功能場效應晶體管中的至少一個較外面的多柵極功能場效應晶體管具有比內(nèi)部的多柵極功能場效應晶體管大的鰭寬度。
24.根據(jù)權利要求15或16之一所述的電子電路裝置，●其中，所述ESD保護電路具有多個相互并行耦合的多柵極保護場效應晶體管，以及●其中，所述多個多柵極功能場效應晶體管中的至少兩個多柵極保護場效應晶體管具有不同的鰭寬度。
25.根據(jù)權利要求24所述的電子電路裝置，其中，所述多個多柵極保護場效應晶體管中的至少一個較外面的多柵極保護場效應晶體管具有比內(nèi)部的多柵極保護場效應晶體管大的鰭寬度。
26.根據(jù)權利要求15或16之一所述的電子電路裝置，其中，所述多柵極功能場效應晶體管被構造為ESD自保護的多柵極功能場效應晶體管。
27.根據(jù)權利要求26所述的電子電路裝置，其中，部分耗盡電載流子的晶體管被設置為ESD保護場效應晶體管，以驅(qū)動所述ESD自保護的多柵極功能場效應晶體管。
28.用于制造電子電路的方法，●其中，構成至少一個功能電路，所述功能電路具有至少一個帶有至少兩個柵極的多柵極功能場效應晶體管，●其中，構成至少一個ESD保護電路，所述ESD保護電路具有至少一個帶有至少兩個柵極的多柵極保護場效應晶體管，以及●其中，該多柵極保護場效應晶體管被構造為部分耗盡電載流子的晶體管，其中該多柵極保護場效應晶體管的觸發(fā)電壓小于該多柵極功能場效應晶體管的觸發(fā)電壓。
29.根據(jù)權利要求28所述的方法，其中，所述多柵極功能場效應晶體管被構造為部分耗盡電載流子的晶體管。
30.根據(jù)權利要求28所述的方法，其中，所述多柵極功能場效應晶體管被構造為完全耗盡電載流子的晶體管。
31.根據(jù)權利要求28所述的方法，●其中，所述多柵極功能場效應晶體管被構造為多柵極功能鰭式場效應晶體管，和/或●其中，所述多柵極保護場效應晶體管被構造為多柵極保護鰭式場效應晶體管。
32.根據(jù)權利要求28或31之一所述的方法，其中，所述多柵極功能場效應晶體管和所述多柵極保護場效應晶體管利用相同的工藝技術來制造。
33.根據(jù)權利要求32所述的方法，其中，所述多柵極功能場效應晶體管和所述多柵極保護場效應晶體管利用同樣的工藝步驟來制造。
34.根據(jù)權利要求33所述的方法，其中，所述多柵極功能場效應晶體管不同于所述多柵極保護場效應晶體管以在空間上被確定尺寸的方式來構造和/或不同于所述多柵極保護場效應晶體管利用摻雜原子來摻雜。
全文摘要
電子電路具有帶有至少一個多柵極功能場效應晶體管的功能電路和帶有至少一個多柵極ESD保護場效應晶體管的ESD保護電路。多柵極功能場效應晶體管被構造為完全耗盡型場效應晶體管，而多柵極ESD保護場效應晶體管被構造為部分耗盡型場效應晶體管。
文檔編號H01L21/82GK1866521SQ20061008188
公開日2006年11月22日 申請日期2006年5月17日 優(yōu)先權日2005年5月18日
發(fā)明者C·魯斯, T·舒爾茨, N·喬哈里 申請人:英飛凌科技股份公司