專利名稱：高壓半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高壓半導(dǎo)體器件以及制造高壓半導(dǎo)體器件的方法。更具體地，本發(fā)明涉及一種能夠在一個半導(dǎo)體襯底上與互補金屬氧化物半導(dǎo)體(CMOS)器件一起形成的高壓半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體制造技術(shù)持續(xù)不斷的創(chuàng)新正在使半導(dǎo)體器件能夠以更高的集成密度被開發(fā)。例如，可以在一個半導(dǎo)體襯底上與例如互補金屬氧化物半導(dǎo)體(CMOS)器件的邏輯器件一起形成諸如高壓半導(dǎo)體器件的有源器件。
圖1為橫截面圖，示出了在一個半導(dǎo)體襯底上與常規(guī)CMOS器件一起形成的常規(guī)高壓半導(dǎo)體器件。
參考圖1，常規(guī)CMOS器件和常規(guī)高壓半導(dǎo)體器件形成于半導(dǎo)體襯底10上。半導(dǎo)體襯底10被分成CMOS區(qū)和高壓區(qū)。CMOS半導(dǎo)體器件和高壓半導(dǎo)體器件分別形成于CMOS區(qū)和高壓區(qū)中。此外，通過形成隔離層12還把半導(dǎo)體襯底10分成有源區(qū)和場效應(yīng)區(qū)。
形成于半導(dǎo)體襯底10的CMOS區(qū)中的CMOS器件包括具有第一柵極結(jié)構(gòu)19和第一源極/漏極區(qū)14a和14b的第一晶體管。第一柵極結(jié)構(gòu)19包括第一柵極絕緣層圖案16和第一柵極導(dǎo)電層圖案18。第一晶體管還包括形成于第一柵極結(jié)構(gòu)19的側(cè)壁上的第一間隔體21。此外，第一晶體管包括形成于第一柵極導(dǎo)電層圖案18以及第一源極/漏極區(qū)14a和14b的部分14a上的金屬硅化物層20a和20b。
CMOS器件還包括覆蓋CMOS區(qū)中的第一柵極結(jié)構(gòu)19的第一絕緣層圖案24以及經(jīng)由第一絕緣層圖案24形成的第一導(dǎo)電層圖案26。第一絕緣層圖案24包括第一開口23，第一開口23部分地暴露形成于第一源極/漏極區(qū)14a和14b的部分14a上的金屬硅化物層20b。第一導(dǎo)電層圖案26形成于第一絕緣層圖案24上以填滿第一開口23。
形成于半導(dǎo)體襯底10的高壓區(qū)中的高壓半導(dǎo)體器件包括具有第二柵極結(jié)構(gòu)39和第二源極/漏極區(qū)32a和32b的第二晶體管。第二柵極結(jié)構(gòu)39包括第二柵極絕緣層圖案36和第二柵極導(dǎo)電層圖案38。第二晶體管還包括分別包圍第二源極/漏極區(qū)32a和32b的漂移區(qū)(drift region)34a和34b。漂移區(qū)34a和34b具有低于第二源極/漏極區(qū)32a和32b的雜質(zhì)濃度。
第二柵極絕緣層圖案36具有寬于第二柵極導(dǎo)電層圖案38的寬度，使得覆蓋漂移區(qū)34a和34b的第二柵極絕緣層圖案36暴露第二源極/漏極區(qū)32a和32b。
位于半導(dǎo)體襯底10的高壓區(qū)中的第二晶體管還包括第二間隔體41、第二絕緣層圖案44和第二導(dǎo)電層圖案46a和46b。第二間隔體41形成于第二柵極導(dǎo)電層圖案38的側(cè)壁上。第二絕緣層圖案44具有第二開口43a和43b，第二開口43a和43b部分地暴露第二源極/漏極區(qū)32a和32b。第二導(dǎo)電層圖案46a和46b形成于第二絕緣層圖案44上以分別填滿第二開口43a和43b。
第二晶體管還包括形成于第二柵極結(jié)構(gòu)39和第二柵極絕緣層圖案36上的緩沖層48。具體地，緩沖層48位于第二柵極導(dǎo)電層圖案38、第二間隔體41和第二柵極絕緣層圖案36上。當(dāng)充當(dāng)蝕刻停止層或硅化防止層的金屬硅化物層20a和20b形成于CMOS區(qū)中時，緩沖層48位于高壓區(qū)中。
緩沖層48使用氮化硅或氮氧化硅形成。不過，對于上述高壓半導(dǎo)體器件，當(dāng)緩沖層48形成于高壓區(qū)中時，在高壓半導(dǎo)體器件工作期間可能會在緩沖層48和第二柵極絕緣層圖案36之間的界面處產(chǎn)生電荷俘獲點(chargetrapping sites)。例如，在形成電荷俘獲點后，因為漂移區(qū)34a和34b的電阻減小，高壓半導(dǎo)體器件中的電流可能迅速增大，由此導(dǎo)致高壓半導(dǎo)體器件的可靠性劣化。
不過，通過不在當(dāng)前的高壓半導(dǎo)體器件中形成緩沖層并且不在CMOS器件中形成蝕刻停止層，可以克服上述難題。雖然如此，當(dāng)未形成緩沖層和蝕刻停止層時，CMOS器件的設(shè)計規(guī)則可能被劣化。此外，即使可以除去高壓半導(dǎo)體器件中的緩沖層而不同時除去CMOS器件中的蝕刻停止層，這種類型的制造工藝可能是復(fù)雜的，因為就常規(guī)方法而言，可能不能適當(dāng)?shù)卦谝粋€半導(dǎo)體襯底上形成諸如高壓半導(dǎo)體器件的有源器件和諸如CMOS器件的邏輯器件。
于是對于這樣的一種高壓半導(dǎo)體器件存在著需求，這種高壓半導(dǎo)體器件包括緩沖層，可以防止由電荷俘獲點導(dǎo)致的在高壓半導(dǎo)體器件中流動的電流的迅速增大，并可以在一個半導(dǎo)體襯底上與互補金屬氧化物半導(dǎo)體(CMOS)器件一起形成。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的示范性實施例，提供了一種高壓半導(dǎo)體器件。該高壓半導(dǎo)體器件包括半導(dǎo)體襯底和多個形成于所述半導(dǎo)體襯底中的漂移區(qū)。所述多個漂移區(qū)的每個均具有第一雜質(zhì)、第一雜質(zhì)濃度和第一深度。此外，漂移區(qū)彼此隔開以在漂移區(qū)之間界定溝道區(qū)。所述高壓半導(dǎo)體器件還包括形成于所述漂移區(qū)的第一部分的源極區(qū)和漏極區(qū)。所述源極區(qū)和所述漏極區(qū)均具有第二雜質(zhì)、第二雜質(zhì)濃度和第二深度，其中所述源極/漏極區(qū)的所述第二深度基本小于所述第一深度。此外，該高壓半導(dǎo)體器件還包括多個形成于所述漂移區(qū)與所述源極/漏極區(qū)相鄰的第二部分的雜質(zhì)積累區(qū)，所述多個雜質(zhì)積累區(qū)的每個均具有第三雜質(zhì)、第三雜質(zhì)濃度和第三深度。所述雜質(zhì)積累區(qū)的第三深度基本小于所述第一深度。所述高壓半導(dǎo)體器件還包括形成所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)和形成于所述柵極結(jié)構(gòu)上的緩沖層，其中所述柵極結(jié)構(gòu)包括柵極絕緣層圖案和柵極導(dǎo)電層圖案，所述柵極絕緣層圖案形成于所述半導(dǎo)體襯底上以部分地暴露所述源極/漏極區(qū)，所述柵極導(dǎo)電層圖案形成于所述溝道區(qū)所處的所述柵極絕緣層圖案的一部分上。
在本發(fā)明的示范性實施例中，所述高壓半導(dǎo)體器件還可以包括用于將所述半導(dǎo)體襯底分成有源區(qū)和場效應(yīng)區(qū)的隔離層。所述溝道區(qū)、漂移區(qū)和柵極結(jié)構(gòu)可以位于有源區(qū)上。
在本發(fā)明的示范性實施例中，所述第一、第二和第三雜質(zhì)可以包括基本相同的元素。例如，所述第一、第二和第三雜質(zhì)包括III族元素或V族元素。
在本發(fā)明的示范性實施例中，第二雜質(zhì)濃度可以基本大于所述第三雜質(zhì)濃度。此外，所述第三雜質(zhì)濃度可以基本大于所述第一雜質(zhì)濃度。
在本發(fā)明的示范性實施例中，所述第二深度可以基本深于所述第三深度。
在本發(fā)明的示范性實施例中，所述源極/漏極區(qū)可以與所述溝道區(qū)隔開。
在本發(fā)明的示范性實施例中，所述雜質(zhì)積累區(qū)可以與所述源極/漏極區(qū)相鄰而所述雜質(zhì)積累區(qū)可以與所述溝道區(qū)隔開。
在本發(fā)明的示范性實施例中，所述柵極絕緣層圖案可以包括氧化硅或金屬氧化物層，且所述柵極導(dǎo)電層圖案可以包括金屬、金屬氮化物或摻有雜質(zhì)的多晶硅。此外，所述緩沖層可以包括氮化硅或氮氧化硅。
在本發(fā)明的示范性實施例中， 高壓半導(dǎo)體器件還可以包括深阱區(qū)，所述深阱區(qū)通過以基本小于第一雜質(zhì)濃度的第四雜質(zhì)濃度摻雜不同于第一雜質(zhì)的第四雜質(zhì)形成于所述半導(dǎo)體襯底中以包圍溝道區(qū)和漂移區(qū)。該深阱區(qū)可以具有基本大于所述第一深度的第四深度。
根據(jù)本發(fā)明的另一示范性實施例，提供了一種制造高壓半導(dǎo)體器件的方法。所述方法包括通過將具有第一雜質(zhì)濃度的第一雜質(zhì)摻入半導(dǎo)體襯底中在所述半導(dǎo)體襯底中形成多個漂移區(qū)，使得所形成的所述多個漂移區(qū)的每個均具有第一雜質(zhì)、第一雜質(zhì)濃度和第一深度，且其中所述漂移區(qū)彼此隔開以在所述漂移區(qū)之間界定溝道區(qū)。所述方法還包括通過將具有第二雜質(zhì)濃度的第二雜質(zhì)摻入所述漂移區(qū)的第一部分中在所述漂移區(qū)的所述第一部分形成源極區(qū)和漏極區(qū)，使得所形成的所述源極區(qū)和所述漏極區(qū)均具有第二雜質(zhì)、第二雜質(zhì)濃度和第二深度，且其中所述源極/漏極區(qū)的所述第二深度基本小于所述第一深度。此外，所述方法包括通過將具有第三雜質(zhì)濃度的第三雜質(zhì)摻入與所述源極/漏極區(qū)相鄰的所述漂移區(qū)的第二部分中在所述漂移區(qū)的所述第二部分形成多個雜質(zhì)積累區(qū)，使得所形成的所述多個雜質(zhì)積累區(qū)的每個均具有第三雜質(zhì)、第三雜質(zhì)濃度和第三深度，且其中所述雜質(zhì)積累區(qū)的所述第三深度基本小于所述第一深度。此外，所述方法包括在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)具有部分地暴露所述源極漏極區(qū)的開口；在所述溝道區(qū)所處的所述柵極絕緣層圖案的一部分上形成柵極導(dǎo)電層圖案；以及在所述柵極絕緣層圖案和所述柵極導(dǎo)電層圖案上形成緩沖層。
在本發(fā)明的示范性實施例中，可以在所述半導(dǎo)體襯底的上部形成隔離層以界定有源區(qū)和場效應(yīng)區(qū)。此外，可以通過以基本小于所述第一雜質(zhì)濃度的雜質(zhì)濃度摻雜不同于所述第一雜質(zhì)的雜質(zhì)在所述半導(dǎo)體襯底中形成深阱區(qū)以包圍所述溝道區(qū)和漂移區(qū)。該深阱區(qū)可以具有基本大于所述第一深度的第四深度。
在本發(fā)明的示范性實施例中，所述漂移區(qū)、源極/漏極區(qū)和雜質(zhì)積累區(qū)可以以特定順序形成。
在本發(fā)明的示范性實施例中，可以在將用于調(diào)節(jié)閾值電壓的雜質(zhì)摻入與高壓半導(dǎo)體器件相鄰的半導(dǎo)體襯底的一部分中的時候形成雜質(zhì)積累區(qū)。
在本發(fā)明的示范性實施例中，可以在和高壓半導(dǎo)體器件相鄰的半導(dǎo)體襯底的一部分上形成蝕刻停止層或硅化防止層時形成緩沖層。
根據(jù)本發(fā)明的示范性實施例，高壓半導(dǎo)體器件包括與源極/漏極區(qū)相鄰的雜質(zhì)積累區(qū)，使得所述雜質(zhì)積累區(qū)可以防止由電荷俘獲點導(dǎo)致的高壓半導(dǎo)體器件中流動的電流的迅速增大。因此，可以容易地在一個半導(dǎo)體襯底上形成互補金屬氧化物半導(dǎo)體(CMOS)器件和高壓半導(dǎo)體器件。


當(dāng)結(jié)合附圖考慮時，參考以下詳細說明，本發(fā)明的上述和其他優(yōu)點將變得更容易顯見，附圖中圖1為橫截面圖，示出了在一個半導(dǎo)體襯底上形成的常規(guī)高壓半導(dǎo)體器件和互補金屬氧化物半導(dǎo)體(CMOS)器件；圖2為橫截面圖，示出了根據(jù)本發(fā)明的示范性實施例的CMOS器件和高壓半導(dǎo)體器件；圖3到7為橫截面圖，示出了根據(jù)本發(fā)明的示范性實施例的制造高壓半導(dǎo)體器件的方法；以及圖8為曲線圖，示出了在常規(guī)高壓半導(dǎo)體器件和根據(jù)本發(fā)明的示范性實施例的高壓半導(dǎo)體器件中電流相對于時間的變化。
具體實施例方式
將參考附圖描述本發(fā)明的示范性實施例。不過，本發(fā)明可以以許多不同的形式實施，不應(yīng)被視為受限于此處所述的示范性實施例。
圖2為橫截面圖，示出了根據(jù)本發(fā)明的示范性實施例的CMOS器件和高壓半導(dǎo)體器件。
參考圖2，互補金屬氧化物半導(dǎo)體(CMOS)器件和高壓半導(dǎo)體器件形成于一個半導(dǎo)體襯底100上。半導(dǎo)體襯底100包括CMOS區(qū)和高壓區(qū)。CMOS器件和高壓半導(dǎo)體器件分別形成于CMOS區(qū)和高壓區(qū)上。
根據(jù)半導(dǎo)體襯底100上隔離層104的形成半導(dǎo)體襯底100被分成有源區(qū)和場效應(yīng)區(qū)。隔離層104可以利用淺溝槽隔離(STI)工藝形成。
在具有CMOS和高壓區(qū)的半導(dǎo)體襯底100的整個上部形成深阱區(qū)102。亦即，深阱區(qū)102形成于CMOS和高壓區(qū)中。深阱區(qū)102可以通過將雜質(zhì)摻入半導(dǎo)體襯底100的整個上部中形成，使得深阱區(qū)102可以具有較低的雜質(zhì)濃度。
摻入深阱區(qū)102的雜質(zhì)可以根據(jù)半導(dǎo)體器件(例如形成于深阱區(qū)102上的晶體管)的類型而變化。例如，當(dāng)在深阱區(qū)102上形成N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管時，可以將P型雜質(zhì)摻入深阱區(qū)102中。另一方面，當(dāng)在深阱區(qū)102上形成P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管時，可以將N型雜質(zhì)摻入深阱區(qū)102中。P型雜質(zhì)可以包括例如硼(B)或銦(In)，N型雜質(zhì)可以包括例如磷(P)或砷(As)。
在本發(fā)明的一些示范性實施例中，可以通過離子注入工藝將雜質(zhì)摻入半導(dǎo)體襯底100的整個上部中以形成深阱區(qū)102。例如，深阱區(qū)102可以具有大約1.0×1010ions/cm2的雜質(zhì)濃度。
形成于半導(dǎo)體襯底100的CMOS區(qū)中的CMOS器件包括具有第一柵極結(jié)構(gòu)108和第一源極/漏極區(qū)109a和109b的第一晶體管。
第一柵極結(jié)構(gòu)108包括第一柵極絕緣層圖案105和第一柵極導(dǎo)電層圖案106。第一柵極絕緣層圖案105形成于CMOS區(qū)的有源區(qū)上。第一源極/漏極區(qū)109a和109b形成于CMOS區(qū)中有源區(qū)的上部。第一源極/漏極區(qū)109a和109b可以均分別具有輕摻雜漏極(LDD)結(jié)構(gòu)。
第一晶體管還包括形成于第一柵極結(jié)構(gòu)108的側(cè)壁上的第一間隔體110。此外，第一晶體管包括形成于第一柵極導(dǎo)電層圖案106以及第一源極/漏極區(qū)109a和109b的部分109a上的金屬硅化物層112a和112b。
第一絕緣層圖案114形成于半導(dǎo)體襯底100的CMOS區(qū)上以覆蓋第一柵極結(jié)構(gòu)108。第一絕緣層圖案114具有第一開口115，第一開口115部分地暴露金屬硅化物層圖案112b所在的、第一源極/漏極區(qū)109a和109b的部分109a。亦即，金屬硅化物層圖案112b通過第一開口115而暴露。
第一導(dǎo)電層圖案116形成于第一絕緣層圖案114上以填滿第一開口115。第一導(dǎo)電層圖案116與金屬硅化物層圖案112b電接觸。
形成于半導(dǎo)體襯底100的高壓區(qū)中的高壓半導(dǎo)體器件包括第二晶體管。第二晶體管包括第二柵極結(jié)構(gòu)208和第二源極/漏極區(qū)209a和209b。
第二柵極結(jié)構(gòu)208包括第二柵極絕緣層圖案205和第二柵極導(dǎo)電層圖案206。第二柵極絕緣層圖案205可以具有基本寬于第二柵極導(dǎo)電層圖案206的寬度。亦即，第二柵極絕緣層圖案205可以延長超過第二柵極導(dǎo)電層圖案206。第二柵極絕緣層圖案205可以形成于除第二源極/漏極區(qū)209a和209b之外的高壓區(qū)的整個有源區(qū)上。
第二晶體管還包括僅形成于第二柵極導(dǎo)電層圖案206的側(cè)壁上的第二間隔體220。即，第二間隔體220可以不覆蓋第二柵極絕緣層圖案205的側(cè)壁且第二間隔體220的底部位于第二柵極絕緣層圖案205上，因為第二柵極絕緣層圖案205可以具有如上所述的擴大的寬度。
在本發(fā)明的一些示范性實施例中，第二源極/漏極區(qū)209a和209b可以與溝道區(qū)211隔開，溝道區(qū)211形成于第二柵極導(dǎo)電層圖案206下方的半導(dǎo)體襯底100的高壓區(qū)中的有源區(qū)的上部。
第二晶體管還包括包圍第二源極/漏極區(qū)209a和209b的漂移區(qū)210a和210b，使得第二源極/漏極區(qū)209a和209b可以與溝道區(qū)211有效地隔開。由于可以將高電壓直接施加到高壓半導(dǎo)體器件的第二源極/漏極區(qū)209a和209b，第二源極/漏極區(qū)209a和209a與半導(dǎo)體襯底100之間的穿通(punch-through)電壓可以基本大于該高電壓。此外，第二源極/漏極區(qū)209a和209b與半導(dǎo)體襯底100之間或者第二源極/漏極區(qū)209a和209b與深阱區(qū)102之間的擊穿(breakdown)電壓可以基本大于該高電壓。為此，漂移區(qū)210a和210b形成于高壓區(qū)中以包圍第二源極/漏極區(qū)209a和209b。
在本發(fā)明的一些示范性實施例中，高壓半導(dǎo)體雜質(zhì)積累區(qū)213a和213b分別形成于和第二源極/漏極區(qū)209a和209b相鄰的漂移區(qū)210a和210b的上部。與第二源極/漏極區(qū)209a和209b相鄰的雜質(zhì)積累區(qū)213a和213b與溝道區(qū)211隔開。雜質(zhì)積累區(qū)213a和213b可以在第二柵極導(dǎo)電層圖案206下方延伸。
此外，在本發(fā)明的一些示范性實施例中，第一雜質(zhì)可以被摻入半導(dǎo)體襯底100的高壓區(qū)的上部中，由此形成漂移區(qū)210a和210b。漂移區(qū)210a和210b可以利用離子注入工藝形成。漂移區(qū)210a和210b的每者都可以具有第一雜質(zhì)濃度和第一深度。當(dāng)漂移區(qū)210a和210b形成于高壓區(qū)的上部時，溝道區(qū)211可以通過漂移區(qū)210a和210b界定。第二雜質(zhì)可以被摻入漂移區(qū)210a和210b的上部以分別在漂移區(qū)210a和210b的上部形成第二源極/漏極區(qū)209a和209b。第二源極/漏極區(qū)209a和209b可以利用離子注入工藝形成。第二源極/漏極區(qū)209a和209b可以分別具有第二雜質(zhì)濃度和第二深度。可以通過離子注入工藝將第三雜質(zhì)摻入與第二源極/漏極區(qū)209a和209b相鄰的漂移區(qū)210a和210b的上部中來形成雜質(zhì)積累區(qū)213a和213b。雜質(zhì)積累區(qū)213a和213b的每者都可以具有第三雜質(zhì)濃度和第三深度。
此外，在本發(fā)明的一些示范性實施例中，第二源極/漏極區(qū)209a和209b的第二雜質(zhì)濃度可以基本大于雜質(zhì)積累區(qū)213a和213b的第三雜質(zhì)濃度。此外，雜質(zhì)積累區(qū)213a和213b的第三雜質(zhì)濃度可以基本大于漂移區(qū)210a和210b的第一雜質(zhì)濃度。例如，第一雜質(zhì)濃度可以約為1.0×1012ions/cm2，第二雜質(zhì)濃度可以約為1.0×1015ions/cm2，且第三雜質(zhì)濃度可以約為1.0×1013ions/cm2。
當(dāng)雜質(zhì)積累區(qū)213a和213b的第三深度基本深于第二源極/漏極區(qū)209a和209b的第二深度時，可能會增大第二源極/漏極區(qū)209a和209b處的接觸電阻。于是，在本示范性實施例中，第二源極/漏極區(qū)209a和209b的第二深度基本深于雜質(zhì)積累區(qū)213a和213b的第三深度。
此外，在本發(fā)明的一些示例實施例中，第一雜質(zhì)、第二雜質(zhì)和第三雜質(zhì)可以包括基本相同的元素。當(dāng)?shù)诙w管對應(yīng)于PMOS晶體管時，第一到第三雜質(zhì)可以包括例如III族中的元素，例如硼(B)或銦(In)，使得第一到第三雜質(zhì)分別可以具有P型。當(dāng)?shù)诙w管對應(yīng)于NMOS晶體管時，第一到第三雜質(zhì)可以包括例如V族中的元素，例如磷(P)或砷(As)，使得第一到第三雜質(zhì)可以具有N型。
高壓半導(dǎo)體器件還包括位于半導(dǎo)體襯底100的高壓區(qū)中的第二絕緣層圖案224和第二導(dǎo)電層圖案226a和226b。第二絕緣層圖案224形成于高壓區(qū)中以覆蓋第二柵極結(jié)構(gòu)208。第二開口225a和225b經(jīng)由第二絕緣層圖案224形成以分別部分地暴露第二源極/漏極區(qū)209a和209b。第二導(dǎo)電層圖案226a和226b形成于第二絕緣層圖案224上以填滿第二開口225a和225b。
在本發(fā)明的一些示范性實施例中，高壓半導(dǎo)體器件還包括形成于第二柵極結(jié)構(gòu)208和第二柵極絕緣層圖案205上的緩沖層215。亦即，緩沖層215形成于第二柵極導(dǎo)電層圖案206、第二間隔體220和擴大的第二柵極絕緣層圖案206上。在用于形成CMOS器件的工藝期間緩沖層215可以與形成于CMOS區(qū)中的蝕刻停止層或硅化防止層一起形成。
此外，在本發(fā)明的一些示例實施例中，高壓區(qū)中的第二柵極絕緣層圖案205以及第一柵極絕緣層圖案105可以利用諸如氧化硅或金屬氧化物的氧化物形成。第一和第二柵極導(dǎo)電層圖案106和206可以使用例如多晶硅、金屬或金屬氮化物形成，且第一和第二間隔體110和220可以使用例如氮化硅或氮氧化硅形成。此外，緩沖層215可以使用例如氮化硅或氮氧化硅形成。此外，第一和第二絕緣層圖案114和224可以使用諸如氧化硅的氧化物形成，第一和第二導(dǎo)電層圖案116、226a和226b可以使用諸如金屬的導(dǎo)電材料形成。
根據(jù)本發(fā)明的一些示范性實施例，高壓半導(dǎo)體器件包括雜質(zhì)積累區(qū)213a和213b，使得即使在緩沖層215和第二柵極絕緣層圖案205之間的界面產(chǎn)生電荷俘獲點，在高壓半導(dǎo)體器件中流動的電流也可以不迅速增大。換言之，由于雜質(zhì)積累區(qū)213a和213b具有基本高于漂移區(qū)210a和210b的第三雜質(zhì)濃度，高壓半導(dǎo)體器件可以對電荷俘獲點導(dǎo)致的電流增加變得遲鈍，由此防止高壓半導(dǎo)體器件中的電流迅速增大。
如上所述，根據(jù)本發(fā)明的示范性實施例的高壓半導(dǎo)體器件包括與源極/漏極區(qū)相鄰的雜質(zhì)積累區(qū)，由此防止由電荷俘獲點導(dǎo)致的高壓半導(dǎo)體器件中流動的電流的迅速增大。
在下文中，將參考附圖描述根據(jù)本發(fā)明的示范性實施例的高壓半導(dǎo)體器件的制造方法。
圖3到7為橫截面圖，示出了根據(jù)本發(fā)明的示范性實施例的制造高壓半導(dǎo)體器件的方法。在圖3到7中，高壓半導(dǎo)體器件對應(yīng)于NMOS型高壓半導(dǎo)體器件。不過，根據(jù)本發(fā)明的示范性實施例的方法也可以應(yīng)用于其他高壓半導(dǎo)體器件，例如PMOS型高壓半導(dǎo)體器件。
參考圖3，為了形成高壓半導(dǎo)體器件，通過離子注入工藝將雜質(zhì)摻入半導(dǎo)體襯底100的高壓區(qū)中，從而在半導(dǎo)體襯底100的高壓區(qū)中形成深阱區(qū)102。例如，可以以大約1.0×1010ions/cm2的濃度摻入諸如二氟化硼(BF2)的雜質(zhì)以形成深阱區(qū)102。
隔離層104形成于半導(dǎo)體襯底100上以將半導(dǎo)體襯底100的高壓區(qū)分成有源區(qū)和場效應(yīng)區(qū)。隔離層104可以通過STI工藝使用氧化物形成。
參考圖4，在高壓區(qū)的有源區(qū)上執(zhí)行第一離子注入工藝，從而在上部有源區(qū)形成漂移區(qū)210a和210b。例如，可以通過以大約1.0×1012ions/cm2的第一雜質(zhì)濃度注入例如磷(P)的第一雜質(zhì)來形成漂移區(qū)210a和210b。漂移區(qū)210a和210b通過高壓半導(dǎo)體器件的溝道區(qū)211而彼此隔開。亦即，高壓半導(dǎo)體器件的溝道區(qū)211形成于漂移區(qū)210a和210b之間。在用于形成漂移區(qū)210a和210b的第一離子注入工藝中，可以將第一光致抗蝕劑圖案用作離子注入掩模，且可以在第一光致抗蝕劑圖案下方的有源區(qū)中形成溝道區(qū)211。
在本發(fā)明的示范性實施例中，在執(zhí)行用于形成漂移區(qū)210a和210b的第一離子注入工藝之后，可以在大約1000℃到大約1200℃的溫度下對具有漂移區(qū)210a和210b的半導(dǎo)體襯底100進行熱處理。
執(zhí)行第二離子注入工藝以分別在漂移區(qū)210a和210b中形成雜質(zhì)積累區(qū)213a和213b。雜質(zhì)積累區(qū)213a和213b具有基本窄于漂移區(qū)210a和210b的寬度，并具有基本淺于漂移區(qū)210a和210b的深度?？梢酝ㄟ^以大約1.0×1013ions/cm2的第二雜質(zhì)濃度注入如磷(P)的第二雜質(zhì)來形成雜質(zhì)積累區(qū)213a和213b。在用于形成雜質(zhì)積累區(qū)213a和213b的第二離子注入工藝中，可以使用第二光致抗蝕劑圖案作為離子注入掩模，其具有基本寬于溝道區(qū)211的寬度的寬度。于是，雜質(zhì)積累區(qū)213a和213b可以與溝道區(qū)211隔開預(yù)定間距。
在本發(fā)明的示范性實施例中，可以在將雜質(zhì)摻入半導(dǎo)體襯底100的CMOS區(qū)以調(diào)節(jié)形成于CMOS區(qū)上的晶體管的閾值電壓時同時形成雜質(zhì)積累區(qū)213a和213b。在這種情況下，可以不需要用于形成雜質(zhì)積累區(qū)213a和213b的額外的工藝。
在本發(fā)明的示范性實施例中，雜質(zhì)積累區(qū)213a和213b可以形成于高壓區(qū)的有源區(qū)中，然后漂移區(qū)210a和210b可以形成于高壓區(qū)的有源區(qū)中。
參考圖5，柵極絕緣層和柵極導(dǎo)電層依次形成于半導(dǎo)體襯底100上。
在本發(fā)明的示范性實施例中，可以使用諸如氧化硅的氧化物形成柵極絕緣層，且可以使用摻有雜質(zhì)的多晶硅形成柵極導(dǎo)電層。
此外，在本發(fā)明的另一示范性實施例中，可以分別使用金屬氧化物和金屬氮化物形成柵極絕緣層和柵極導(dǎo)電層。例如，柵極絕緣層可以使用氧化鈦、氧化鉭、氧化鋯、氧化鋁和/或氧化鉿形成，柵極導(dǎo)電層可以使用氮化鈦、氮化鉭、氮化鋯、氮化鋁和/或氮化鉿形成。
通過第一光刻工藝部分地蝕刻柵極導(dǎo)電層以在柵極絕緣層上形成柵極導(dǎo)電層圖案206。柵極導(dǎo)電層圖案206位于溝道區(qū)211上方。在用于形成柵極導(dǎo)電層圖案206的第一光刻工藝中，在直接位于溝道區(qū)211上方的柵極導(dǎo)電層的一部分上形成光致抗蝕劑圖案之后，使用光致抗蝕劑圖案作為蝕刻掩模形成柵極導(dǎo)電層圖案206。
在半導(dǎo)體襯底100上形成氮化硅層以覆蓋包括柵極導(dǎo)電層圖案206的所得結(jié)構(gòu)。整個地蝕刻氮化硅層以在柵極導(dǎo)電層圖案206的側(cè)壁上形成間隔體220。在用于整個蝕刻氮化硅層的蝕刻工藝中，可以不在形成間隔體220期間蝕刻柵極絕緣層，因為柵極絕緣層具有相對于氮化硅層的蝕刻選擇性。
在柵極絕緣層、間隔體220和柵極導(dǎo)電層圖案206上形成緩沖層215。緩沖層215可以使用氮化硅或氮氧化硅形成。此外，可以在于CMOS區(qū)上形成蝕刻停止層或硅化防止層的同時在高壓區(qū)上形成緩沖層215。當(dāng)在CMOS區(qū)上形成蝕刻停止層或硅化防止層而不在高壓區(qū)上同時形成緩沖層215時，用于形成高壓半導(dǎo)體器件的工藝可能會復(fù)雜。于是，可以與在CMOS區(qū)上形成蝕刻停止層或硅化防止層的同時在高壓區(qū)上形成緩沖層215。
在本發(fā)明的示范性實施例中，在高壓區(qū)中形成緩沖層215之后，可以在CMOS區(qū)上執(zhí)行用于形成金屬硅化物層的熱處理工藝或者用于形成接觸的蝕刻工藝。
隨后蝕刻緩沖層215和柵極絕緣層，從而暴露用于源極/漏極區(qū)209a和209b的高壓區(qū)的有源區(qū)的部分(參見圖6)。于是，柵極絕緣層圖案205形成于除源極/漏極區(qū)209a和209b之外的高壓區(qū)的有源區(qū)上。柵極絕緣層圖案205可以具有基本寬于第二柵極導(dǎo)電層圖案206的寬度。亦即，柵極絕緣層圖案205可以延長以基本長于柵極導(dǎo)電層圖案206的長度。結(jié)果，當(dāng)將高電壓施加到源極/漏極區(qū)209a和209b時，高壓半導(dǎo)體器件可以具有改善的穩(wěn)定性。
如上所述，包括柵極絕緣層圖案205和擴大的柵極導(dǎo)電層圖案206的柵極結(jié)構(gòu)208形成于半導(dǎo)體襯底100上。在柵極絕緣層圖案205和柵極導(dǎo)電層圖案206上形成緩沖層215。此外，在柵極導(dǎo)電層圖案206的側(cè)壁上形成間隔體220。
參考圖6，執(zhí)行第三離子注入工藝，以在高壓區(qū)的有源區(qū)中形成源極/漏極區(qū)209a和209b。使用柵極結(jié)構(gòu)208和緩沖層215作為離子注入掩模執(zhí)行第三離子注入工藝。例如，可以以大約1.0×1015ions/cm2的雜質(zhì)濃度摻入諸如磷(P)的第三雜質(zhì)以形成源極/漏極區(qū)209a和209b。源極/漏極區(qū)209a和209b可以具有基本窄于雜質(zhì)積累區(qū)213a和213b的寬度。不過，源極/漏極區(qū)209a和209b可以形成為具有基本深于雜質(zhì)積累區(qū)213a和213b的深度，因為，當(dāng)源極/漏極區(qū)209a和209b的深度淺于雜質(zhì)積累區(qū)213a和213b時，高壓半導(dǎo)體器件的接觸電阻可能會劣化。
源極/漏極區(qū)209a和209b與雜質(zhì)積累區(qū)213a和213b相鄰，而源極/漏極區(qū)209a和209b與溝道區(qū)211隔開預(yù)定間隔。
而且，在本發(fā)明的示范性實施例中，可以在高壓區(qū)的有源區(qū)中形成源極/漏極區(qū)209a和209b，然后可以將雜質(zhì)積累區(qū)213a和213b形成為與源極/漏極區(qū)209a和209b相鄰。
此外，在本發(fā)明的另一示范性實施例中，可以先在高壓區(qū)的有源區(qū)中形成漂移區(qū)210a和210b、雜質(zhì)積累區(qū)213a和213b以及源極/漏極區(qū)209a和209b的任一區(qū)域，然后可以在高壓區(qū)的有源區(qū)中形成其他區(qū)域。
參考圖7，在半導(dǎo)體襯底100上形成絕緣層以覆蓋包括柵極結(jié)構(gòu)208和緩沖層215的所得結(jié)構(gòu)。該絕緣層可以充當(dāng)絕緣夾層。該絕緣層可以通過等離子體增強的化學(xué)氣相淀積(PECVD)工藝使用諸如硼磷硅酸鹽玻璃(BPSG)的氧化硅形成。該絕緣層可以通過包括化學(xué)機械拋光(CMP)工藝和/或回蝕工藝的平面化工藝進行平面化。
部分地除去絕緣層以形成具有開口225a和225b的第二絕緣層圖案224，開口225a和225b部分地暴露源極/漏極區(qū)209a和209b。絕緣層圖案224可以使用光致抗蝕劑圖案作為蝕刻掩模通過光刻工藝形成。
導(dǎo)電層形成于絕緣層圖案224上以填滿開口225a和225b。部分地蝕刻導(dǎo)電層以在絕緣層圖案224上形成填滿開口225a和225b的導(dǎo)電層圖案226a和226b。導(dǎo)電層圖案226a和226b可以分別對應(yīng)于金屬線。導(dǎo)電層圖案226a和226b可以通過光刻工藝形成。此外，導(dǎo)電層圖案226a和226b的每者均可以包括阻擋金屬層圖案(barrier metallayer pattern)、接觸插塞和連接到接觸插塞的金屬線。
此外，根據(jù)本發(fā)明的示范性實施例，可以在導(dǎo)電層圖案226a和226b以及絕緣層圖案224上形成多種絕緣和導(dǎo)電結(jié)構(gòu)，由此在半導(dǎo)體襯底100的高壓區(qū)中制成高壓半導(dǎo)體器件。
在根據(jù)本發(fā)明的一些示范性實施例形成高壓半導(dǎo)體器件期間，可以在半導(dǎo)體襯底100的CMOS區(qū)中形成CMOS器件。CMOS器件可以包括，例如柵極絕緣層圖案、柵極導(dǎo)電層圖案、絕緣層圖案和導(dǎo)電層圖案。CMOS器件的元件可以與高壓半導(dǎo)體器件的對應(yīng)元件同時形成。
盡管本發(fā)明的上述示范性實施例描述了制造對應(yīng)于NMOS型高壓半導(dǎo)體器件的高壓半導(dǎo)體器件，也可以例如通過將P型雜質(zhì)摻入深阱區(qū)102、漂移區(qū)210a和210b以及源極/漏極區(qū)209a和209b中在根據(jù)本發(fā)明的示范性實施例的半導(dǎo)體襯底100的高壓區(qū)中形成諸如PMOS型高壓半導(dǎo)體器件的其他高壓半導(dǎo)體器件。
對電流隨時間變化的測試圖8為曲線圖，示出了在常規(guī)高壓半導(dǎo)體器件和根據(jù)本發(fā)明的示范性實施例的高壓半導(dǎo)體器件中電流相對于時間的變化。
在圖8中，第一條曲線I展示了在本發(fā)明的示范性實施例的高壓半導(dǎo)體器件中電流隨時間的變化。第一條曲線I是通過將約30V的電壓施加到高壓半導(dǎo)體器件的源極區(qū)并將約30V的電壓施加到高壓半導(dǎo)體器件的柵極導(dǎo)電層圖案而獲得的。第二條曲線II表示在常規(guī)高壓半導(dǎo)體器件中電流隨時間的變化。第二條曲線II是通過將約30V的電壓施加到常規(guī)高壓半導(dǎo)體器件的源極區(qū)并將約30V的電壓施加到常規(guī)高壓半導(dǎo)體器件的柵極導(dǎo)電層圖案而獲得的。
如圖8所示，常規(guī)高壓半導(dǎo)體器件中的電流隨著時間流逝而迅速增大。于是，常規(guī)高壓半導(dǎo)體器件的電流保持飽和值。不過，本發(fā)明的本示范性實施例的高壓半導(dǎo)體器件中的電流具有與時間無關(guān)的基本恒定的值。因此，本發(fā)明的本示范性實施例的高壓半導(dǎo)體器件可以防止由電荷俘獲點導(dǎo)致的電流的迅速增大。
根據(jù)本發(fā)明的示范性實施例，高壓半導(dǎo)體器件包括與源極/漏極區(qū)相鄰的雜質(zhì)積累區(qū)，其中所述雜質(zhì)積累區(qū)具有基本小于源極/漏極區(qū)的雜質(zhì)濃度。于是，即使在緩沖層和柵極絕緣層圖案之間的界面產(chǎn)生電荷俘獲點，流動于高壓半導(dǎo)體器件中的電流也可能不迅速增大。結(jié)果，當(dāng)半導(dǎo)體襯底的高壓區(qū)中的緩沖層與形成于半導(dǎo)體襯底的CMOS區(qū)中的蝕刻停止層或硅化防止層一起形成時，與常規(guī)高壓半導(dǎo)體器件相比，高壓半導(dǎo)體器件的電學(xué)可靠性可以得到顯著改善。
此外，對本發(fā)明的示范性實施例而言，可以在一個半導(dǎo)體襯底上形成電學(xué)可靠性得到改善的高壓半導(dǎo)體器件和具有細微結(jié)構(gòu)的CMOS器件。
已經(jīng)描述了本發(fā)明的示范性實施例，還要指出，對于本領(lǐng)域的普通技術(shù)人員來說顯然的是，可以做出許多改變而不背離由權(quán)利要求所限定的本發(fā)明的精神和范圍。
本申請要求于2005年5月13日提交的韓國專利申請No.2005-39934的優(yōu)先權(quán)，其公開全文引入于此以做參考。
權(quán)利要求
1.一種高壓半導(dǎo)體器件，其包括半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底中的多個漂移區(qū)，所述多個漂移區(qū)的每個均具有第一雜質(zhì)、第一雜質(zhì)濃度和第一深度，其中所述漂移區(qū)彼此分開以在所述漂移區(qū)之間界定溝道區(qū)；形成于所述漂移區(qū)的第一部分的源極區(qū)和漏極區(qū)，所形成的所述源極區(qū)和所述漏極區(qū)均具有第二雜質(zhì)、第二雜質(zhì)濃度和第二深度，其中所述源極/漏極區(qū)的所述第二深度基本小于所述第一深度；多個雜質(zhì)積累區(qū)，形成于和所述源極/漏極區(qū)相鄰的所述漂移區(qū)的第二部分，所形成的所述多個雜質(zhì)積累區(qū)的每個均具有第三雜質(zhì)、第三雜質(zhì)濃度和第三深度，其中所述雜質(zhì)積累區(qū)的所述第三深度基本小于所述第一深度；形成所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括柵極絕緣層圖案和柵極導(dǎo)電層圖案，所述柵極絕緣層圖案形成于所述半導(dǎo)體襯底上以部分地暴露所述源極/漏極區(qū)，所述柵極導(dǎo)電層圖案形成于所述溝道區(qū)所處的所述柵極絕緣層圖案的一部分上；以及形成于所述柵極結(jié)構(gòu)上的緩沖層。
2.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述半導(dǎo)體器件還包括用于將所述半導(dǎo)體襯底分成有源區(qū)和場效應(yīng)區(qū)的隔離層，其中所述溝道區(qū)、所述漂移區(qū)和所述柵極結(jié)構(gòu)位于所述有源區(qū)上。
3.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括基本相同的元素。
4.如權(quán)利要求3所述的高壓半導(dǎo)體器件，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括III族元素。
5.如權(quán)利要求3所述的高壓半導(dǎo)體器件，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括V族元素。
6.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述第二雜質(zhì)濃度基本大于所述第三雜質(zhì)濃度，且所述第三雜質(zhì)濃度基本大于所述第一雜質(zhì)濃度。
7.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述第二深度基本大于所述第三深度。
8.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述源極/漏極區(qū)與所述溝道區(qū)隔開。
9.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述雜質(zhì)積累區(qū)與所述源極/漏極區(qū)相鄰，而所述雜質(zhì)積累區(qū)與所述溝道區(qū)隔開。
10.如權(quán)利要求1所述的高壓半導(dǎo)體器件，其中所述柵極絕緣層圖案包括氧化硅或金屬氧化物層，所述柵極導(dǎo)電層圖案包括金屬、金屬氮化物或摻有雜質(zhì)的多晶硅，且所述緩沖層包括氮化硅或氮氧化硅。
11.如權(quán)利要求1所述的高壓半導(dǎo)體器件，還包括形成于所述半導(dǎo)體襯底中以包圍所述溝道區(qū)和所述漂移區(qū)的深阱區(qū)，所述深阱區(qū)具有不同于所述第一雜質(zhì)的第四雜質(zhì)以及基本小于所述第一雜質(zhì)濃度的第四雜質(zhì)濃度，其中所述深阱區(qū)具有基本大于所述第一深度的第四深度。
12.一種制造高壓半導(dǎo)體器件的方法，所述方法包括通過將具有第一雜質(zhì)濃度的第一雜質(zhì)摻入半導(dǎo)體襯底中在所述半導(dǎo)體襯底中形成多個漂移區(qū)，使得所形成的所述多個漂移區(qū)的每個均具有第一雜質(zhì)、第一雜質(zhì)濃度和第一深度，且其中所述漂移區(qū)彼此隔開以在所述漂移區(qū)之間界定溝道區(qū)；通過將具有第二雜質(zhì)濃度的第二雜質(zhì)摻入所述漂移區(qū)的第一部分中在所述漂移區(qū)的所述第一部分形成源極區(qū)和漏極區(qū)，使得所形成的所述源極區(qū)和所述漏極區(qū)均具有第二雜質(zhì)、第二雜質(zhì)濃度和第二深度，且其中所述源極/漏極區(qū)的所述第二深度基本小于所述第一深度；通過將具有第三雜質(zhì)濃度的第三雜質(zhì)摻入與所述源極/漏極區(qū)相鄰的所述漂移區(qū)的第二部分中在所述漂移區(qū)的所述第二部分形成多個雜質(zhì)積累區(qū)，使得所形成的所述多個雜質(zhì)積累區(qū)的每個均具有第三雜質(zhì)、第三雜質(zhì)濃度和第三深度，且其中所述雜質(zhì)積累區(qū)的所述第三深度基本小于所述第一深度；在所述半導(dǎo)體襯底上形成柵極絕緣層圖案，其中所述柵極絕緣層圖案具有部分地暴露所述源極/漏極區(qū)的開口；在所述溝道區(qū)所處的所述柵極絕緣層圖案的一部分上形成柵極導(dǎo)電層圖案；以及在所述柵極絕緣層圖案和所述柵極導(dǎo)電層圖案上形成緩沖層。
13.如權(quán)利要求12所述的方法，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括基本相同的元素。
14.如權(quán)利要求13所述的方法，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括III族元素。
15.如權(quán)利要求13所述的方法，其中所述第一雜質(zhì)、所述第二雜質(zhì)和所述第三雜質(zhì)包括V族元素。
16.如權(quán)利要求12所述的方法，其中所述第二雜質(zhì)濃度基本大于所述第三雜質(zhì)濃度，且所述第三雜質(zhì)濃度基本大于所述第一雜質(zhì)濃度。
17.如權(quán)利要求12所述的方法，其中所述第二深度基本大于所述第三深度。
18.如權(quán)利要求12所述的方法，其中所述源極/漏極區(qū)與所述溝道區(qū)隔開。
19.如權(quán)利要求12所述的方法，其中所述雜質(zhì)積累區(qū)與所述源極/漏極區(qū)相鄰，而所述雜質(zhì)積累區(qū)與所述溝道區(qū)隔開。
20.如權(quán)利要求12所述的方法，其中所述柵極絕緣層圖案包括氧化硅或金屬氧化物層，所述柵極導(dǎo)電層圖案包括金屬、金屬氮化物或摻有雜質(zhì)的多晶硅，且所述緩沖層包括氮化硅或氮氧化硅。
21.如權(quán)利要求12所述的方法，還包括在所述半導(dǎo)體襯底的上部形成隔離層，以界定有源區(qū)和場效應(yīng)區(qū)；以及通過以基本小于所述第一雜質(zhì)濃度的雜質(zhì)濃度摻雜不同于所述第一雜質(zhì)的雜質(zhì)在所述半導(dǎo)體襯底中形成深阱區(qū)以包圍所述溝道區(qū)和所述漂移區(qū)，其中所述深阱區(qū)具有基本大于所述第一深度的第四深度。
22.如權(quán)利要求12所述的方法，其中與將用于調(diào)節(jié)閾值電壓的雜質(zhì)摻入與所述高壓半導(dǎo)體器件相鄰的所述半導(dǎo)體襯底的一部分中一起執(zhí)行所述雜質(zhì)積累區(qū)的形成。
23.如權(quán)利要求12所述的方法，其中與在所述半導(dǎo)體襯底與所述高壓半導(dǎo)體器件相鄰的一部分上形成蝕刻停止層或硅化防止層一起執(zhí)行所述緩沖層的形成。
全文摘要
提供了一種高壓半導(dǎo)體器件以及制造該高壓半導(dǎo)體器件的方法。例如，對上述器件和方法而言，通過摻入第一雜質(zhì)在半導(dǎo)體襯底中形成具有第一深度的漂移區(qū)。漂移區(qū)彼此隔開以在漂移區(qū)之間界定溝道區(qū)。通過摻雜第二雜質(zhì)在所述漂移區(qū)的第一部分形成具有第二深度的源極/漏極區(qū)。通過摻雜第三雜質(zhì)在與所述源極/漏極區(qū)相鄰的漂移區(qū)的第二部分形成具有第三深度的雜質(zhì)積累區(qū)。在半導(dǎo)體襯底上形成柵極絕緣層圖案以部分地暴露源極/漏極區(qū)。在溝道區(qū)所處的柵極絕緣層圖案的一部分上形成柵極導(dǎo)電層圖案。在柵極結(jié)構(gòu)和柵極絕緣層圖案上形成能夠防止電流迅速增大的緩沖層。
文檔編號H01L27/088GK1862832SQ20061008273
公開日2006年11月15日 申請日期2006年5月15日 優(yōu)先權(quán)日2005年5月13日
發(fā)明者金容燦, 金容頓, 李準珩 申請人:三星電子株式會社